JPS59188694A - 記憶型アクテイブパネル - Google Patents
記憶型アクテイブパネルInfo
- Publication number
- JPS59188694A JPS59188694A JP6326883A JP6326883A JPS59188694A JP S59188694 A JPS59188694 A JP S59188694A JP 6326883 A JP6326883 A JP 6326883A JP 6326883 A JP6326883 A JP 6326883A JP S59188694 A JPS59188694 A JP S59188694A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pixel
- display
- image data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、文字列ごと表示を送るスクロール表示を行な
うのに適した記憶型アクティブパネルに関するものであ
る。
うのに適した記憶型アクティブパネルに関するものであ
る。
高性能・高品質表示のドノトマ) IJノクス表示の実
現を目的として、いろいろな表示体の研究が成されて来
ている。液晶をその表示媒体とした表示パネルでは、ド
ツトマトリックス表示の実現を目ざし大きく分けて2つ
の方法が試みられている。
現を目的として、いろいろな表示体の研究が成されて来
ている。液晶をその表示媒体とした表示パネルでは、ド
ツトマトリックス表示の実現を目ざし大きく分けて2つ
の方法が試みられている。
ひとつは直交する透明電極間に液晶をはさみ、これらの
直交電極に複雑な波形を持つ信号を印加し、その実効電
圧により液晶を表示させようとするものであり、液晶の
特性の改善あるいは電極構造の工夫(多重マ) IJン
クス)等に進展しつつある。
直交電極に複雑な波形を持つ信号を印加し、その実効電
圧により液晶を表示させようとするものであり、液晶の
特性の改善あるいは電極構造の工夫(多重マ) IJン
クス)等に進展しつつある。
他方このようなドツトマトリックス表示のアドレツシン
グの問題を全く伴なわないアクティブパネル方式がある
。この方式は各表示単位(画素)に非線型素子を設け、
各画素の電位を直接設定しようとするもので、各画素に
1個の電界効果トランジスタと1個のコンデンサーを用
いたテレビ等の動画表示を目的としたアクティブパネル
と、各画素にランチ回路7・メモリー回路等のスタティ
ックな記憶回路を持つ文字・図形等の表示を目的と1゜
た記憶型アクティブパネル等がある。
グの問題を全く伴なわないアクティブパネル方式がある
。この方式は各表示単位(画素)に非線型素子を設け、
各画素の電位を直接設定しようとするもので、各画素に
1個の電界効果トランジスタと1個のコンデンサーを用
いたテレビ等の動画表示を目的としたアクティブパネル
と、各画素にランチ回路7・メモリー回路等のスタティ
ックな記憶回路を持つ文字・図形等の表示を目的と1゜
た記憶型アクティブパネル等がある。
記憶型、ア、クチイブパネルは1、低電圧駆動・低消費
電力であるという大きな特長を持ち、特に携帯用機器へ
の応用ということで、使用できるCPU、RAM等の制
御回路の性能には限界が存在し・特に動画の処理ではC
PHの命令の実行時間が長くなり過ぎ追いつけないとい
う状況が生じて来る。
電力であるという大きな特長を持ち、特に携帯用機器へ
の応用ということで、使用できるCPU、RAM等の制
御回路の性能には限界が存在し・特に動画の処理ではC
PHの命令の実行時間が長くなり過ぎ追いつけないとい
う状況が生じて来る。
本発明はこのような動画処理の内特によく使用される文
字列ごと表示を送るスクロール表示について取り上げ、
このような表示形態に適した記憶型アクティブパネルの
回路構成を実現することを目的とする。
字列ごと表示を送るスクロール表示について取り上げ、
このような表示形態に適した記憶型アクティブパネルの
回路構成を実現することを目的とする。
第1図に記憶型アクティブマトリックスパネルの画素の
回路の例を掲げた。1が1個の画素であり、これはこの
画素での表示内容のデータを記憶する記憶回路2と、当
該記憶回路のデータにより液晶駆動信号を制御する制御
回路乙によって構成されている。画素の表示データ4は
、画素選択信号5により、クロックドインバータ6.7
及びインバータ8によって構成されるランチ回路へ書き
込まれる。低周波数方形波の液晶駆動信号9は、記憶回
路2の情報io、iiを用いてクロックドインバータ1
2.13の開閉(ON、0FF)により制御され、液晶
を駆動する画素電極14に印加される信号15は信号9
と同じ信号であり、パネルの上ガラス上に形成された透
明電極に印加される。16はこれらの間に封入された液
晶であるOさて、記憶回路からの信号io、1iにより
、クロックドインバータ12がOFF状態であり、クロ
ックドインバータ16がON状態のときには画素電極1
4には信号15と同じ信号が印加される為、液晶には実
効的な電圧は印加されない0逆に、クロックドインバー
タ12がON状態であり、クロックドインバータ13が
OFF状態のときには、画素電極14には信号9の反転
された信号が印加される為、液晶に実効的な電圧が印加
される0この2状態の実効電圧の差を利用して、液晶に
表示を行なわせることができる。
回路の例を掲げた。1が1個の画素であり、これはこの
画素での表示内容のデータを記憶する記憶回路2と、当
該記憶回路のデータにより液晶駆動信号を制御する制御
回路乙によって構成されている。画素の表示データ4は
、画素選択信号5により、クロックドインバータ6.7
及びインバータ8によって構成されるランチ回路へ書き
込まれる。低周波数方形波の液晶駆動信号9は、記憶回
路2の情報io、iiを用いてクロックドインバータ1
2.13の開閉(ON、0FF)により制御され、液晶
を駆動する画素電極14に印加される信号15は信号9
と同じ信号であり、パネルの上ガラス上に形成された透
明電極に印加される。16はこれらの間に封入された液
晶であるOさて、記憶回路からの信号io、1iにより
、クロックドインバータ12がOFF状態であり、クロ
ックドインバータ16がON状態のときには画素電極1
4には信号15と同じ信号が印加される為、液晶には実
効的な電圧は印加されない0逆に、クロックドインバー
タ12がON状態であり、クロックドインバータ13が
OFF状態のときには、画素電極14には信号9の反転
された信号が印加される為、液晶に実効的な電圧が印加
される0この2状態の実効電圧の差を利用して、液晶に
表示を行なわせることができる。
第2図には、このようなラッチ回路を各画素の画像デー
タの記憶回路とし、画素選択信号により画素を選択し画
像データを入力する場合の、一時にデータの入力される
画面内での転送領域について示した。17はこの表示体
の画面を表わし、画素選択信号18.19は画面内を左
右に走り、この信号により画面の横一列20.21の画
素が選択されるように構成されており、この画素選択信
号を画面上部から下部へ順次(22、23)ON状態に
し、画像データを転送することにより画像を構成する。
タの記憶回路とし、画素選択信号により画素を選択し画
像データを入力する場合の、一時にデータの入力される
画面内での転送領域について示した。17はこの表示体
の画面を表わし、画素選択信号18.19は画面内を左
右に走り、この信号により画面の横一列20.21の画
素が選択されるように構成されており、この画素選択信
号を画面上部から下部へ順次(22、23)ON状態に
し、画像データを転送することにより画像を構成する。
このような方式では、画素の横の列20.21の間で相
互にデータの転送が行なわれるというようなことは無く
、パネル内においてこれらの隣り合う画素は全く独立し
ていると言える。
互にデータの転送が行なわれるというようなことは無く
、パネル内においてこれらの隣り合う画素は全く独立し
ていると言える。
表示体は、その使用目的によって種々の表示形態が要求
され、固定化された画面で十分であるもの、画面の1部
分のみを任意に変更し得るもの、文字等を上下、左右に
スクロールできるもの等、その表示形態に合わせてパネ
ルの転送方式、回路構成を工夫する必要がある。すなわ
ち、固定化さ−た画面を順次表示するものでは、表示の
更新は全画面の書き換えによるものが多く、画像データ
の転送回路の構成には特に工夫は不要であるが、画面内
の1部分の領域を書き換えることの必要な表示であれば
、その部分のみの画像データの変更が適切に実行できる
ように周辺回路を工夫する必要がある。画面の部分的な
変更において画面内の全くランダムな領域において任意
に実行できることが要求される場合には、より自由度の
高い転送方式が必要である。また、文字列ごとのスクロ
ールという画一的な動きのあるパネルにおいては、パネ
ル内にこのような機能を作り込むことにより周辺回路・
制御回路の負担を低減することができる0 第6図には、文字列24が画面25において、行ごとに
下から上へ(26)へスクロールする場合について示し
た。このように文字をスクロールさせることにより、限
られた大きさの表示スペースで長い文章を表示すること
ができるという利点があり、またこのような動的表示は
見る人の注意を喚起し、表示形態としてもおもしろいも
のである0 しかしながらこのような表示を第1図に示したような各
画素にラッチ回路を持ち外部からこれらの画素内の記憶
回路に画像データを書き込んだ方式では、その処理は複
雑となり実行時間も長くなる。たとえば、表示パネルの
画素内の記憶回路と1対1に対応したRAM(V−RA
M)を画像データの記憶領域として確保し、cPUにお
いてプロクラムに従って演算処理を行なうことにより、
このV−RAM内に画像データを構成し、その後これを
パネルに転送し表示を行なう方式を用いる場合には、上
記のような文字列ごとのスクロールを行なうには、V−
RAMのデータを読み出し、そのアドレスに関し演算処
理を行ない画像データを画面の上方へずらし、V−RA
Mの新たな領域にこれを入れる、あるいは画像の新しい
データを付は加える等の処理を行ない、V−RAMにお
いて一担画像データを構成し、この構成の完了とともに
V−RAMのデータをパネルに転送し表示させるという
複雑な処理が必要とされる。また上記のような画素内の
記憶回路を、読み出し可能なメモリー回路に変更しても
、V−RAMからパネルへの転送時間の短縮は可能とな
るが、依然としてCPUにおける複雑な演算処理は必要
であり、大巾な効率化の実現はむずかしい。
され、固定化された画面で十分であるもの、画面の1部
分のみを任意に変更し得るもの、文字等を上下、左右に
スクロールできるもの等、その表示形態に合わせてパネ
ルの転送方式、回路構成を工夫する必要がある。すなわ
ち、固定化さ−た画面を順次表示するものでは、表示の
更新は全画面の書き換えによるものが多く、画像データ
の転送回路の構成には特に工夫は不要であるが、画面内
の1部分の領域を書き換えることの必要な表示であれば
、その部分のみの画像データの変更が適切に実行できる
ように周辺回路を工夫する必要がある。画面の部分的な
変更において画面内の全くランダムな領域において任意
に実行できることが要求される場合には、より自由度の
高い転送方式が必要である。また、文字列ごとのスクロ
ールという画一的な動きのあるパネルにおいては、パネ
ル内にこのような機能を作り込むことにより周辺回路・
制御回路の負担を低減することができる0 第6図には、文字列24が画面25において、行ごとに
下から上へ(26)へスクロールする場合について示し
た。このように文字をスクロールさせることにより、限
られた大きさの表示スペースで長い文章を表示すること
ができるという利点があり、またこのような動的表示は
見る人の注意を喚起し、表示形態としてもおもしろいも
のである0 しかしながらこのような表示を第1図に示したような各
画素にラッチ回路を持ち外部からこれらの画素内の記憶
回路に画像データを書き込んだ方式では、その処理は複
雑となり実行時間も長くなる。たとえば、表示パネルの
画素内の記憶回路と1対1に対応したRAM(V−RA
M)を画像データの記憶領域として確保し、cPUにお
いてプロクラムに従って演算処理を行なうことにより、
このV−RAM内に画像データを構成し、その後これを
パネルに転送し表示を行なう方式を用いる場合には、上
記のような文字列ごとのスクロールを行なうには、V−
RAMのデータを読み出し、そのアドレスに関し演算処
理を行ない画像データを画面の上方へずらし、V−RA
Mの新たな領域にこれを入れる、あるいは画像の新しい
データを付は加える等の処理を行ない、V−RAMにお
いて一担画像データを構成し、この構成の完了とともに
V−RAMのデータをパネルに転送し表示させるという
複雑な処理が必要とされる。また上記のような画素内の
記憶回路を、読み出し可能なメモリー回路に変更しても
、V−RAMからパネルへの転送時間の短縮は可能とな
るが、依然としてCPUにおける複雑な演算処理は必要
であり、大巾な効率化の実現はむずかしい。
第6図のような文字列ごとのスクロールは、長い文章等
の表示によく用いられる表示形態であるが、見かけに反
しそのデータの処理は上述したように簡単とは言えない
、特に携帯用機器等の演算処理の遅いものでは、このよ
うなスクロール表示を行なうこともむずかしくなる。
の表示によく用いられる表示形態であるが、見かけに反
しそのデータの処理は上述したように簡単とは言えない
、特に携帯用機器等の演算処理の遅いものでは、このよ
うなスクロール表示を行なうこともむずかしくなる。
本発明は、記憶型アクティブパネルにおいて、パネル自
体に文字列を行ごとにスクロールすることの可能な機能
を内蔵し、簡単な制御により速やかなスクロールを実行
することのできるパネルを提供しようとするものである
。
体に文字列を行ごとにスクロールすることの可能な機能
を内蔵し、簡単な制御により速やかなスクロールを実行
することのできるパネルを提供しようとするものである
。
第4図に本発明の構成より成る記憶型アクティブパネル
の画面の1部分を示した。27が1個1個の画素であり
、ここでは簡単のため横4列の画素28を文字1列分と
してその構成を示した。
の画面の1部分を示した。27が1個1個の画素であり
、ここでは簡単のため横4列の画素28を文字1列分と
してその構成を示した。
29は各画素内に形成される記憶回路でシフトレジスタ
の1ビット分のレジスタ回路で構成されており、これは
各行の同一の位置にある画素間で結ばれ、下行の対応す
る画素内のレジスタから表示データを転送し、保持する
ことができる。すなわち図の一番左側、おいて、クロッ
ク信号の制御にあり、30のレジスタ回路は51のレジ
スタ回路から画像データを受けとり、32は66から、
64は35から、ろ6は67からそれぞれ表示データを
受けとり、また同様に30.32.ろ4゜36は上の行
の対応する画素内のレジスタ回路に画像データを転送す
る。信号38は外部から入力される表示データ信号であ
り、本発明のパネルでは文字1列分(画素4行分)のデ
ータが並列に入力される。第1図に掲げた画素の回路と
同様に、各画素においてレジスタ回路に保持されている
データは、液晶駆動信号の制御回路に送られ、画素電極
に印加される信号を制御し液晶に表示を行なわせる。
の1ビット分のレジスタ回路で構成されており、これは
各行の同一の位置にある画素間で結ばれ、下行の対応す
る画素内のレジスタから表示データを転送し、保持する
ことができる。すなわち図の一番左側、おいて、クロッ
ク信号の制御にあり、30のレジスタ回路は51のレジ
スタ回路から画像データを受けとり、32は66から、
64は35から、ろ6は67からそれぞれ表示データを
受けとり、また同様に30.32.ろ4゜36は上の行
の対応する画素内のレジスタ回路に画像データを転送す
る。信号38は外部から入力される表示データ信号であ
り、本発明のパネルでは文字1列分(画素4行分)のデ
ータが並列に入力される。第1図に掲げた画素の回路と
同様に、各画素においてレジスタ回路に保持されている
データは、液晶駆動信号の制御回路に送られ、画素電極
に印加される信号を制御し液晶に表示を行なわせる。
第5図には、本発明の記憶型アクティブパネルに用いら
れる、1個の画素内に形成されるシフトレジスタの1ビ
ット分のレジスタの回路の例を示した。これは0M08
回路によって構成されるスタティックなレジスタの代表
例であり、インバータ44.45及びクロックドインバ
ータ46゜47.48.49によって構成されている。
れる、1個の画素内に形成されるシフトレジスタの1ビ
ット分のレジスタの回路の例を示した。これは0M08
回路によって構成されるスタティックなレジスタの代表
例であり、インバータ44.45及びクロックドインバ
ータ46゜47.48.49によって構成されている。
50は下の文字列の対応する画素(または外部)からの
入力データ、51は転送りロック、52は次の文字列の
対応する画素への出力データ、53及び54は液晶駆動
信号の制御回路への信号である。
入力データ、51は転送りロック、52は次の文字列の
対応する画素への出力データ、53及び54は液晶駆動
信号の制御回路への信号である。
本回路ではクロック信号51がLowでデータを保持し
ており、クロック信号をLow−+H1gh−+Low
とすることにより画像データは上の文字列へ出力され、
下の行からのデータを読み込み保持する◇このようにク
ロック信号のみで文字列ごとに順次データを転送するこ
とができる。
ており、クロック信号をLow−+H1gh−+Low
とすることにより画像データは上の文字列へ出力され、
下の行からのデータを読み込み保持する◇このようにク
ロック信号のみで文字列ごとに順次データを転送するこ
とができる。
第6図には、本発明の記憶型アクティブパネルの画像デ
ータの入力及び転送の様子を示した。画面55の下部か
ら文字1列分の画像データ56が並列に入力される。5
7が文字1列分の領域であリ、クロック信号により下の
文字列の画像データは順次上の文字列へ送られる。すな
わち58の横1行の画素における画像データは、その上
の文字列の対応した領域59へ、59の画像データはそ
の上の文字列の対応した領域60へ順次送られる。
ータの入力及び転送の様子を示した。画面55の下部か
ら文字1列分の画像データ56が並列に入力される。5
7が文字1列分の領域であリ、クロック信号により下の
文字列の画像データは順次上の文字列へ送られる。すな
わち58の横1行の画素における画像データは、その上
の文字列の対応した領域59へ、59の画像データはそ
の上の文字列の対応した領域60へ順次送られる。
61.62.63の画素についても同様である。
以上述べて来たように、本発明のようなシフトレジスタ
により画面内において行ごとに順次データを転送し保持
することのできる機能を持つことにより、文字列の行ご
とのスクロールを主な表示形態とする表示体において、
周辺回路・制御回路の大巾な簡略化が実現できる。上述
した例においては、画面下部から文字1行分の画像デー
タを並列に入力することにより、クロック信号とこれに
同期した入力画像データの信号の設定の2つの操作によ
り行ごとのスクロール表示が可能となる。
により画面内において行ごとに順次データを転送し保持
することのできる機能を持つことにより、文字列の行ご
とのスクロールを主な表示形態とする表示体において、
周辺回路・制御回路の大巾な簡略化が実現できる。上述
した例においては、画面下部から文字1行分の画像デー
タを並列に入力することにより、クロック信号とこれに
同期した入力画像データの信号の設定の2つの操作によ
り行ごとのスクロール表示が可能となる。
第1図は、各画素にラッチ回路を持つ記憶型アクティブ
パネルの画素の回路図である。 第2図は、第1図のような画素によって構成されるパネ
ルの画像データの転送領域を示す図面である。 第6図は、本発明のパネルに適した文字列の行ごとのス
クロール表示の列を示す図である。 第4図は、本発明のシフトレジスタによって構成きれる
記憶型アクティブパネルの画面の1部分を示す図面であ
る。 第5図は、本発明の記憶型アクティブパネルに使用され
るソフトレジスタ回路の例を示す図である0 第6図は、本発明の記憶型アクティブパネルの画像デー
タの入力及び転送の様子を示す図面である0 以 上 出願人 株式会社諏訪精工舎 第1図 第2図 第3図 第4図 801− 第6 図
パネルの画素の回路図である。 第2図は、第1図のような画素によって構成されるパネ
ルの画像データの転送領域を示す図面である。 第6図は、本発明のパネルに適した文字列の行ごとのス
クロール表示の列を示す図である。 第4図は、本発明のシフトレジスタによって構成きれる
記憶型アクティブパネルの画面の1部分を示す図面であ
る。 第5図は、本発明の記憶型アクティブパネルに使用され
るソフトレジスタ回路の例を示す図である0 第6図は、本発明の記憶型アクティブパネルの画像デー
タの入力及び転送の様子を示す図面である0 以 上 出願人 株式会社諏訪精工舎 第1図 第2図 第3図 第4図 801− 第6 図
Claims (1)
- 【特許請求の範囲】 半導体基板上に形成さ婁た電気回路路よって構成され、
各画素に該画素の画像データを記憶する記憶回路と該記
憶回路のデータにより液晶駆動信号を制御する制御回路
を有する記憶型アクティブパネルにおいて、 各画素内の画像データの記憶回路が、各文字列の対応す
る画素を直列につなげたソフトレジスタ回路の1ビット
分のレジスフ回路によって構成され、各ソフトレジスタ
に入力されるクロック信号により、表示を上下又は左右
に文字列ごと送ることの可能な記憶型アクティブパネル
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6326883A JPS59188694A (ja) | 1983-04-11 | 1983-04-11 | 記憶型アクテイブパネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6326883A JPS59188694A (ja) | 1983-04-11 | 1983-04-11 | 記憶型アクテイブパネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59188694A true JPS59188694A (ja) | 1984-10-26 |
Family
ID=13224371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6326883A Pending JPS59188694A (ja) | 1983-04-11 | 1983-04-11 | 記憶型アクテイブパネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59188694A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011152121A1 (ja) * | 2010-06-01 | 2011-12-08 | シャープ株式会社 | 表示装置 |
-
1983
- 1983-04-11 JP JP6326883A patent/JPS59188694A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011152121A1 (ja) * | 2010-06-01 | 2011-12-08 | シャープ株式会社 | 表示装置 |
JP5414894B2 (ja) * | 2010-06-01 | 2014-02-12 | シャープ株式会社 | 表示装置 |
US9299302B2 (en) | 2010-06-01 | 2016-03-29 | Sharp Kabushiki Kaisha | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9613578B2 (en) | Shift register unit, gate driving circuit and display device | |
JP2006023705A (ja) | アレイ基板とこれを有する表示装置と、その駆動装置及び方法 | |
JP3436478B2 (ja) | 液晶表示装置および計算機システム | |
JPS6337394A (ja) | マトリクス表示装置 | |
JP2000227608A (ja) | 液晶表示装置 | |
JP5736666B2 (ja) | 電気光学装置、電気光学装置の駆動方法、電気光学装置の制御回路、電子機器 | |
JP3338259B2 (ja) | 液晶表示装置 | |
JPS59187395A (ja) | 記憶型アクテイブパネル | |
JP2009069562A (ja) | 液晶表示装置 | |
JP2003108056A (ja) | 表示メモリ、ドライバ回路、及びディスプレイ | |
JP5271383B2 (ja) | 液晶表示パネル及び電子機器 | |
JP2009205707A (ja) | シフトレジスタ回路および表示装置ならびに電子機器 | |
JPS59188694A (ja) | 記憶型アクテイブパネル | |
JPS6363093A (ja) | 表示装置 | |
JP5454246B2 (ja) | 電気光学装置、電気光学装置の駆動方法、電気光学装置の制御回路、電子機器 | |
JP3849433B2 (ja) | 表示装置および電子機器 | |
CN101770757B (zh) | 液晶显示设备 | |
JP2599359B2 (ja) | 表示制御装置 | |
JPS59154493A (ja) | メモリ−型アクテイブパネル用集積回路基板 | |
JPH07199864A (ja) | 表示装置 | |
JP2001174788A (ja) | 液晶表示装置及びその駆動方式 | |
JPS59214898A (ja) | 記憶型アクテイブパネルの表示システム | |
JP2003302945A (ja) | 表示装置 | |
JPS60209790A (ja) | 表示装置 | |
JP5962109B2 (ja) | 駆動回路、電気光学装置、電子機器、及び駆動方法 |