JPS59183565A - デ−タ・クロツク同期回路 - Google Patents
デ−タ・クロツク同期回路Info
- Publication number
- JPS59183565A JPS59183565A JP58056843A JP5684383A JPS59183565A JP S59183565 A JPS59183565 A JP S59183565A JP 58056843 A JP58056843 A JP 58056843A JP 5684383 A JP5684383 A JP 5684383A JP S59183565 A JPS59183565 A JP S59183565A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- output
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（利用分野）
本発明は、４相ＰＳＫ（以下、ＱＰ８にと記も）復調回
路で復調されたデータに同期したクロックを再生する回
路に係シ、特にデータ誤り率（エラーレイト）を向上さ
せるのに好適なデータ・クロック同期回路に関する。
路で復調されたデータに同期したクロックを再生する回
路に係シ、特にデータ誤り率（エラーレイト）を向上さ
せるのに好適なデータ・クロック同期回路に関する。
（背 景）
放送衛星を用いたテレビジ璽ン放送サービスが国内外で
具現化するのに伴い、デジタル副搬送波を用いたＰＣＭ
音声伝送システムが検討されている。上記副搬送波の変
調方式の一例としてＱＰＳＫ変調がある。このＱＰ８に
変調された信号を復調し、デジタル信号データを取り込
むためには、データに同期したクロックを再生する必要
がある。
具現化するのに伴い、デジタル副搬送波を用いたＰＣＭ
音声伝送システムが検討されている。上記副搬送波の変
調方式の一例としてＱＰＳＫ変調がある。このＱＰ８に
変調された信号を復調し、デジタル信号データを取り込
むためには、データに同期したクロックを再生する必要
がある。
第１図にＱＰＳＫの復調回路、及び復調されたロック同
期回路の従来例を示す。図において、１はＱＰＳＫ変調
された搬送波が加わる入力端子、２及び３は直交同期検
波を行なうためのアナログ乗算器、４は入力端子１に加
わる搬送波から基準となる直交したキャリアを再生する
キャリア再生回路・ ５，６はＱＰＳＫ復調信号を得る
ためのローパスフィルタ、７，８は復調信号されたアナ
ログ信号を基準値と比較し、１，０のデジタル信号とす
るコンパレータである。また９及び１０ はデータラッ
チ回路、１１ はコンパレータ８の出力データからデー
タに同期したタロツクを再生するデータ・クロック再生
回路、１２ 、１３ はクロックに同期したデータを出
力する出力端子、１４ はクロックの出力端子である
。
期回路の従来例を示す。図において、１はＱＰＳＫ変調
された搬送波が加わる入力端子、２及び３は直交同期検
波を行なうためのアナログ乗算器、４は入力端子１に加
わる搬送波から基準となる直交したキャリアを再生する
キャリア再生回路・ ５，６はＱＰＳＫ復調信号を得る
ためのローパスフィルタ、７，８は復調信号されたアナ
ログ信号を基準値と比較し、１，０のデジタル信号とす
るコンパレータである。また９及び１０ はデータラッ
チ回路、１１ はコンパレータ８の出力データからデー
タに同期したタロツクを再生するデータ・クロック再生
回路、１２ 、１３ はクロックに同期したデータを出
力する出力端子、１４ はクロックの出力端子である
。
上記第１図の回路動作を第２図のタイミングチャートを
用いて説明する。第２図は、第１図のフィルタ５．６の
出力５Ａ、６Ａ、データ・クロック再生回路１１の出力
１１Ａ１及びデータの出力端子 １２．１３ に現れ
る信号１２Ａ、１３Ａのタイミングを示したものである
。
用いて説明する。第２図は、第１図のフィルタ５．６の
出力５Ａ、６Ａ、データ・クロック再生回路１１の出力
１１Ａ１及びデータの出力端子 １２．１３ に現れ
る信号１２Ａ、１３Ａのタイミングを示したものである
。
入力端子１に入力してきたＱＰＳＫ変調された搬送波は
アナログ乗算器２，３およびキャリア再生回路４に入力
する。キャリア再生回路４はＱＰＳＫ復調に必要な基準
位相をもつ信号を生成する。アナログ乗算器２，３のそ
れぞれでは、前記搬送波が前記キャリア再生回路４から
送られてきた基準位相信号によって同期検波され、検波
された信号はフィルタ５ 、６ ｉ（送出される。
アナログ乗算器２，３およびキャリア再生回路４に入力
する。キャリア再生回路４はＱＰＳＫ復調に必要な基準
位相をもつ信号を生成する。アナログ乗算器２，３のそ
れぞれでは、前記搬送波が前記キャリア再生回路４から
送られてきた基準位相信号によって同期検波され、検波
された信号はフィルタ５ 、６ ｉ（送出される。
フィルタ５，６の出力は、第２図５Ａ、６Ａに示されて
いるように、ＱＰＳＫ復調されたアナログ信号状のデー
タとなる。このフィルタ出力５Ａ。
いるように、ＱＰＳＫ復調されたアナログ信号状のデー
タとなる。このフィルタ出力５Ａ。
６人のデータＤ１〜ＤＩＧは、コンパレータ７．８に加
わシ１，０のデジタル信号に波形整形される。
わシ１，０のデジタル信号に波形整形される。
このデジタル信号は、データ・クロック再生回路１１で
生成された第２図１１Ａのクロックで、ラッチ回路９，
１０に取シ込まれる。
生成された第２図１１Ａのクロックで、ラッチ回路９，
１０に取シ込まれる。
したがって、出力端子１２．１３には、第２図に示され
ているようにクロックに同期したデータＤＩ ”−ＤＩ
Ｇが現れる。
ているようにクロックに同期したデータＤＩ ”−ＤＩ
Ｇが現れる。
従来の第１図の回路構成によれば、乗算器２゜フィルタ
５．コンパレータ７で生じるデータ遅延と、乗算器３．
フィルタ６、コンパレータ８で生じるデータ遅延を一致
させるには、回路素子のばらつきを十分少なくする必要
がある。しかしながら、このようにすることは非常に困
難であシ、データ遅延の差が往々に発生する。データ遅
延に差が発生すると、第２図の５Ａ、６人に示されてい
るように、データの変化点が異なることとなる。
５．コンパレータ７で生じるデータ遅延と、乗算器３．
フィルタ６、コンパレータ８で生じるデータ遅延を一致
させるには、回路素子のばらつきを十分少なくする必要
がある。しかしながら、このようにすることは非常に困
難であシ、データ遅延の差が往々に発生する。データ遅
延に差が発生すると、第２図の５Ａ、６人に示されてい
るように、データの変化点が異なることとなる。
このような状態で、データ・クロック再生回路１１で再
生されたクロックＩＩＡでデータを取シ込むと、フィル
タ６の出力６Ａは、信号のピークでデータを取υ込むこ
とが出来る。
生されたクロックＩＩＡでデータを取シ込むと、フィル
タ６の出力６Ａは、信号のピークでデータを取υ込むこ
とが出来る。
しかし、フィルタ５の出力５Ａは、第２図の５人に点線
で示されているように、取り込まれる点が信号のピーク
値からずれ、信号レベルの低Ｇ）ところになる。このた
め、ＱＰＳＫ音調波が伝送されてくる時に重畳してくる
雑音に対して、フィルタ５の出力は、信号レベルが小さ
いところでデータの取シ込みが行なわれることになる。
で示されているように、取り込まれる点が信号のピーク
値からずれ、信号レベルの低Ｇ）ところになる。このた
め、ＱＰＳＫ音調波が伝送されてくる時に重畳してくる
雑音に対して、フィルタ５の出力は、信号レベルが小さ
いところでデータの取シ込みが行なわれることになる。
したがって、従来の回路は、雑音余裕が少なく、データ
を誤る確率が大きいという欠点があった。
を誤る確率が大きいという欠点があった。
（目 的）
本発明の目的は、ＱＰＳＫ復調されたデータに対して、
雑音余裕の劣化をなくした最適なデータ・クロック同期
回路を提供するにある。
雑音余裕の劣化をなくした最適なデータ・クロック同期
回路を提供するにある。
（概 要）
本発明の特徴は、ＱＰＳＫ復調された２ビツトの並列デ
ータに個別にデータ・クロック再生回路を設け、それぞ
れのクロックでデータを一度ラッチし、そのラッチ出力
のデータを上記２個のデータ・タロツク再生回路の一方
のクロックの１．０反転したクロックで再度ラッチする
ことにより、雑音余裕の劣化をなくしたデータ・クロッ
ク同期回路を構成した点にある。
ータに個別にデータ・クロック再生回路を設け、それぞ
れのクロックでデータを一度ラッチし、そのラッチ出力
のデータを上記２個のデータ・タロツク再生回路の一方
のクロックの１．０反転したクロックで再度ラッチする
ことにより、雑音余裕の劣化をなくしたデータ・クロッ
ク同期回路を構成した点にある。
（実施例）
以下（〔、本発明の一実施例を第３図によシ説明する。
図において、１５はコンパＬ／−夕７の出力からクロッ
クを再生するデータクロック再生回路、１６はコンパレ
ータ８の出力からクロックを再生するデータ・タロツク
再生回路、１７ 及び１８はラッチ回路、１９ はイン
バータである。なお、その他の符号は、第１図の同符号
のものと同じ物又は同等物を示す。
クを再生するデータクロック再生回路、１６はコンパレ
ータ８の出力からクロックを再生するデータ・タロツク
再生回路、１７ 及び１８はラッチ回路、１９ はイン
バータである。なお、その他の符号は、第１図の同符号
のものと同じ物又は同等物を示す。
また、第４図は、第３図のフィルタ５の出力５Ａ。
フィルタ６の出力６Ａ、データクロック再生回路１５の
出力であるクロック１５人、データ・クロック再生回路
１６の出力であるクロック１６Ａ、ラッチ回路９の出力
であるデータ９Ａ、ラッチ回路１０の出力であるデータ
１０Ａ、ならびに出力端子１２．１３．１４に現れるデ
ータ１２Ａ、１３Ａおよびクロック１４ Ａのタイミン
グチャートに示す。
出力であるクロック１５人、データ・クロック再生回路
１６の出力であるクロック１６Ａ、ラッチ回路９の出力
であるデータ９Ａ、ラッチ回路１０の出力であるデータ
１０Ａ、ならびに出力端子１２．１３．１４に現れるデ
ータ１２Ａ、１３Ａおよびクロック１４ Ａのタイミン
グチャートに示す。
次に、本実施例の動作を説明する。６入力端子１からコ
ンパレータ７．８までの動作は第１図の従来回路と同じ
であるので、説明を省略する。データ・クロック再生回
路１５は、フィルタ５の出力からクロック１５ Ａを再
生する。このタロツク１５Ａは、第４図に示されている
ように、フィルタ５の出力信号５Ａの最大レベルの所で
データを取り込む動作を行なう。一方、データ・クロッ
ク再生回路１６は、フィルタ６の出力６Ａの信号レベル
が最大の時にデータを取シ込む動作を行なう。
ンパレータ７．８までの動作は第１図の従来回路と同じ
であるので、説明を省略する。データ・クロック再生回
路１５は、フィルタ５の出力からクロック１５ Ａを再
生する。このタロツク１５Ａは、第４図に示されている
ように、フィルタ５の出力信号５Ａの最大レベルの所で
データを取り込む動作を行なう。一方、データ・クロッ
ク再生回路１６は、フィルタ６の出力６Ａの信号レベル
が最大の時にデータを取シ込む動作を行なう。
したがって、復調されたフィルタ５，６の出力５人、６
Ａに現れたデータＤ、んＤＩＯは、クロック１５Ａ、１
６Ａｌζよってラッチ回路９，１０に第４図のデータ９
Ａ、ＩＯＡのように保持される。このラッチ回路９，１
０のデータ９Ａ、ＩＯＡは、さらにデータ・タロツク再
生回路１６の出力であるクロック１６Ａをインバータ１
９で反転したクロック１４Ａによって、ラッチ回路１７
、１８に取シ込まれる。このようにして、クロック１
４Ａ及びそれと同期したデータ１２人、１３Ａ が出力
端子１４及び１２．１３に出力することが可能になる。
Ａに現れたデータＤ、んＤＩＯは、クロック１５Ａ、１
６Ａｌζよってラッチ回路９，１０に第４図のデータ９
Ａ、ＩＯＡのように保持される。このラッチ回路９，１
０のデータ９Ａ、ＩＯＡは、さらにデータ・タロツク再
生回路１６の出力であるクロック１６Ａをインバータ１
９で反転したクロック１４Ａによって、ラッチ回路１７
、１８に取シ込まれる。このようにして、クロック１
４Ａ及びそれと同期したデータ１２人、１３Ａ が出力
端子１４及び１２．１３に出力することが可能になる。
以上のように、本実施例によれば、ＱＰＳＫ復調された
２ビット並列データ間に素子のばらつきにより遅延差が
生じた場合においても、第４図に示されているように、
それぞれの信号のレベルが最大の所でデータをラッチす
ることができる。また、該ラッチに使った一方のクロッ
クを反転したタロツクで再度、前記ラッチしたデータを
ラッチすることにより、データとクロックの同期をとる
ことができる。
２ビット並列データ間に素子のばらつきにより遅延差が
生じた場合においても、第４図に示されているように、
それぞれの信号のレベルが最大の所でデータをラッチす
ることができる。また、該ラッチに使った一方のクロッ
クを反転したタロツクで再度、前記ラッチしたデータを
ラッチすることにより、データとクロックの同期をとる
ことができる。
（効 果）
本発明によれば、２ビット並列データのそれぞれの最大
信号レベルの所で該データをラッチすることができるの
で、雑音余裕の劣化がないとＧ）う効果がある。
信号レベルの所で該データをラッチすることができるの
で、雑音余裕の劣化がないとＧ）う効果がある。
第１図は従来のデータ・クロック同期回路のブロック図
、第２図は第１図の主要部の信号のタイミングチャート
、第３図は本発明の一実施例のブロック図、第４図は、
第３図のブロック図の主要部の信号のタイミングチャー
トを示す。 １５．１６・・・データ・クロック再生回路１ ９゜１
０．１７．１８・・・ラッチ回路 代理人弁理士 平 木 道 人
、第２図は第１図の主要部の信号のタイミングチャート
、第３図は本発明の一実施例のブロック図、第４図は、
第３図のブロック図の主要部の信号のタイミングチャー
トを示す。 １５．１６・・・データ・クロック再生回路１ ９゜１
０．１７．１８・・・ラッチ回路 代理人弁理士 平 木 道 人
Claims (1)
- （１）４相ＰＳＫ復調回路で復調された２ビット並列デ
ータに同期したクロックを再生し、データとクロックを
同期させるデータ・クロック同期回路において、該４相
ＰＳＫ復調回路で復調された２ビット並列データのそれ
ぞれ憂ζ同期したクロックを再生する手段と、該クロッ
ク再生手段によシ得られた２つのクロックで上記２ビッ
ト並列データをそれぞれ保持する手段と、該データを保
持する手段の出力を上記クロック再生手段の一方のクロ
ックの極性反転クロックで保持する手段とを具備
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056843A JPS59183565A (ja) | 1983-04-02 | 1983-04-02 | デ−タ・クロツク同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58056843A JPS59183565A (ja) | 1983-04-02 | 1983-04-02 | デ−タ・クロツク同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59183565A true JPS59183565A (ja) | 1984-10-18 |
Family
ID=13038684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58056843A Pending JPS59183565A (ja) | 1983-04-02 | 1983-04-02 | デ−タ・クロツク同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183565A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4871150A (en) * | 1987-01-20 | 1989-10-03 | Automobiles Peugeot | Elastically yieldable support in particular for the suspension of a vehicle engine |
| US4893797A (en) * | 1987-07-07 | 1990-01-16 | Automobiles Peugeot | Hydroelastic support, in particular for the suspension of a motor in a vehicle |
-
1983
- 1983-04-02 JP JP58056843A patent/JPS59183565A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4871150A (en) * | 1987-01-20 | 1989-10-03 | Automobiles Peugeot | Elastically yieldable support in particular for the suspension of a vehicle engine |
| US4893797A (en) * | 1987-07-07 | 1990-01-16 | Automobiles Peugeot | Hydroelastic support, in particular for the suspension of a motor in a vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0626353B2 (ja) | 復調装置 | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPS6231238A (ja) | 復調装置 | |
| JPH04172840A (ja) | 復調装置 | |
| JPS59183565A (ja) | デ−タ・クロツク同期回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JPS58194450A (ja) | 復調装置 | |
| JPH05344093A (ja) | スペクトラム拡散通信用復調装置 | |
| JP3134442B2 (ja) | 復調装置 | |
| JPS62102636A (ja) | クロツク再生回路 | |
| JPH04347944A (ja) | スペクトル拡散復調装置 | |
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| JPH07235956A (ja) | バースト信号復調回路 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JPS5846597Y2 (ja) | パルス信号再生装置 | |
| JP2689806B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPS6159579B2 (ja) | ||
| JPS6124355A (ja) | 同期搬送波再生方式 | |
| JPH0479183B2 (ja) | ||
| JP2553643B2 (ja) | キャリア同期装置 | |
| JPH03135252A (ja) | 同期検波回路 | |
| JPH0467382B2 (ja) | ||
| JPH0818614A (ja) | 同期用符号検出回路 | |
| JPH0644771B2 (ja) | オフセツト４相位相変調波復調器のクロツク制御方法 | |
| JPH0591150A (ja) | Ｍｓｋ信号復調回路 |