JPS59178038A - Phase synchronizing circuit - Google Patents
Phase synchronizing circuitInfo
- Publication number
- JPS59178038A JPS59178038A JP58051894A JP5189483A JPS59178038A JP S59178038 A JPS59178038 A JP S59178038A JP 58051894 A JP58051894 A JP 58051894A JP 5189483 A JP5189483 A JP 5189483A JP S59178038 A JPS59178038 A JP S59178038A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- data
- pulse
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
発明の技術分管
本発明は入力データに同期したクロ、りを出方する位相
同期回路の改良に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to an improvement in a phase-locked circuit that outputs clock signals synchronized with input data.
従来技術及び問題点
従来の位相同期回路は入力データの変化点と、内部で作
成したクロ、りの変化点の位相を比較し、180°の位
相差を保持するようにクロックの位相を直ちに変化させ
る方式と1、カウンタをもうけ、一定のスレッン′ヨル
ドをこえたものにおいてクロ7りの位相を変化させる方
式かあったが前者は、データの外乱(雑音)によって、
直ちにクロ、りがみたれるという欠点があり、後者は、
回路規模が大きく彦るという欠点があった。Conventional technology and problems Conventional phase synchronization circuits compare the phase of the change point of input data with the phase of the change point of the internally created clock signal, and immediately change the phase of the clock to maintain a 180° phase difference. There are two methods: one is to create a counter, and the other is to create a counter and change the phase of the black 7 when it exceeds a certain threshold value.
It has the disadvantage that black and glaze appear immediately, and the latter is
The disadvantage was that the circuit size was large.
発明の目的
本発り力の目的はデータの変化点全検出するだめのウィ
ンドウをもうけることによって、雑音に影響されず、デ
ータ自身のジッタにも強い位相同期回路を比較的mJ止
な回路構成で提供することにある。Purpose of the Invention The purpose of this invention is to create a window capable of detecting all data change points, thereby creating a phase-locked circuit that is unaffected by noise and strong against the jitter of the data itself, with a circuit configuration that is relatively low in mJ. It is about providing.
発明の構成
本発明は、上記目的の達成のために内部クロックを分周
したデータの周波数に近いクロ、りと、そのクロ、りに
同期したウィンドウパルスをもうけ、データの変化点が
そのウィンドウ中にある時には、クロックの位相を1.
1−1定し、データの変化点がウィンドウから外れると
、内部クロ、りの】クロック分又は数クロ、り分はどク
ロックの位相を変化させるようにしたものである。Structure of the Invention In order to achieve the above object, the present invention provides a window pulse that is close to the frequency of the data obtained by dividing the internal clock, and a window pulse that is synchronized with the frequency of the data. , the clock phase is set to 1.
1-1, and when the data change point deviates from the window, the phase of the internal clock is changed by one or several clocks.
発明の実施例
以下、本発明を実施例に基づいて説明する。第1図は、
不発明の実施例を、M2iどi(・寸、そのクイムチヤ
ードである。図中1はイ絞分回路、2は比ζ文回路、3
は分周回路、4はタイミング発生i:、i16.5は内
部発据器である。又第1jンIにおける各部の1^号i
al〜Ielを第2図に同一符号で示している。人力デ
ータfa)は微分回路1に入力し、その変化点が検出さ
れる。そして微分パルス(1))が比較回路2に入力す
る。一方向部発振器5の出力に暴ついて、タイミング発
生部4で、ウィンドウパルス1d)とデータクロックt
elを生成する。EXAMPLES OF THE INVENTION Hereinafter, the present invention will be explained based on examples. Figure 1 shows
The non-inventive embodiment is M2i doi(・sun, its quimchard. In the figure, 1 is an aperture circuit, 2 is a ratio circuit, and 3 is a ratio circuit.
4 is a frequency dividing circuit, 4 is a timing generator i:, and i16.5 is an internal generator. Also, 1^ of each part in 1j-I
al to Iel are indicated by the same reference numerals in FIG. The human input data fa) is input to the differentiation circuit 1, and its change point is detected. Then, the differential pulse (1)) is input to the comparator circuit 2. Based on the output of the one-way oscillator 5, the timing generator 4 generates a window pulse 1d) and a data clock t.
Generate el.
ウィンドウパルス((i)は比較回路2に入力するので
、入力データの位相と周波数が一致しているか否かチェ
ックされる。ずなわち、穢分パルス山)がウィンドパル
スjd)の ゛0″レベルの位置にある場合には、デー
タクロ、りte)は入力データと位相、周波数が一致し
た状Q’l’、を示している−1微分パルス(1))が
ウィンドウパルス1、〔l゛)の゛′0″レベルの位置
にない場合に(衝、ウィンドウパルスid)の句相を少
なくとも1ヒツト変化させる。第3図、第4図、第5図
1により、本発明を更に詳細(lこ説明する。カ13図
は具体例を承L 、図において、FF、〜FF、はフリ
、ブフロ、ブ、A1−A4はアンドゲート、LAはロー
ド信号発生ン享、CTはカウンタ、copi〜C0P3
tは比解回路、TII+はスl/7ンヨルド設定i61
路、1−’Sはプリセット回路である一第4図はカウン
タの動作を示す図、第5]ヌ:は第3図のタイムチャー
トである。Since the window pulse ((i) is input to the comparator circuit 2, it is checked whether the phase and frequency of the input data match. In other words, the peak of the subtraction pulse) is ゛0'' of the window pulse jd). When the data is at the level position, the data clock (rete) indicates a state Q'l' in which the phase and frequency match the input data. If it is not at the "'0" level position of (), the phrase phase of (opposition, window pulse id) is changed by at least one hit. The present invention will be explained in more detail with reference to FIGS. 3, 4, and 5. FIG. 13 shows a specific example. A1-A4 are AND gates, LA is a load signal generator, CT is a counter, copi to C0P3
t is ratio circuit, TII+ is sl/7njord setting i61
1-'S is a preset circuit; FIG. 4 is a diagram showing the operation of the counter; and 5] is a time chart of FIG. 3.
以下動作について説明すると、入力信号け、フリ、プフ
ロ、プFF、、FF2.アンドゲートA1より成る微分
回路1に入力し、ここから第5図121)に示す入力デ
ータの立上りパルスか出力される。一方向部発振器5は
、入力信号の16倍の速度のクロックを出力しており、
カウンタCTfd、とのクロックを第4図に示す如くカ
ウントしている。The operation will be explained below.The input signals are FF, FF, FF, FF2. The signal is input to a differentiating circuit 1 consisting of an AND gate A1, from which a rising pulse of the input data shown in FIG. 5 (121) is output. The one-way oscillator 5 outputs a clock that is 16 times faster than the input signal.
The clocks of the counter CTfd are counted as shown in FIG.
コンパレータC0P1idカウンタCTのカウント値が
、3〜13である場合(でフリ、プフロ、ブFF3をセ
ットし、コンパレータC0P2はカウント値が14〜2
である場合に7リツプフロ、プFF3 tリセ、トする
。If the count value of the comparator C0P1id counter CT is 3 to 13 (set FF3, then the comparator C0P2 has a count value of 14 to 2).
If so, the FF3 resets after 7 cycles.
従って、フリップフロ、プFF3から!ri、 jet
51図(clに示す様に、カウント値が“3″の町に
立下り、” 14 ″になると立下るウィンドパルスが
イ41られる。Therefore, Flip Flo, from FF3! ri, jet
As shown in FIG. 51 (cl), the wind pulse falls at the town where the count value is "3" and falls when it reaches "14".
このフリ、プフロ、プFF3からのウィンドパルスと、
微分回路1からのパルスは共にアントゲートA2に入力
される。This Furi, Pufuro, Wind Pulse from FF3,
Both pulses from the differentiating circuit 1 are input to the ant gate A2.
従って、ウィンドウパルスが低レベルの時に、入力デー
タの立上りパルスがアントケートAIに入力すると、こ
の時(dアンドゲートA2は虜」かない。Therefore, when the window pulse is at a low level, if a rising pulse of input data is input to the anchor AI, at this time (the d-AND gate A2 is not captured).
この時は、入力信号と、データクロックと(弓、位相が
一致しているので、カウンタCTば、第4図の6正常時
″で示す様に” o o o o ”から’ ]j−1
,1″′斗で順にカウントする。一方第5図(a) +
!cl) l (elで示す本rに、ウィンドウパル
スが高レベルの時、立上りパルスが入力すると、アンド
ゲートA、が1「1き、アンドゲートA3.A4の一方
の入力にパルスが入力する。At this time, since the input signal and the data clock (bow and phase are in agreement with each other, the counter CT changes from "o o o o" to ' ]j-1 as shown in 6 "normal time" in Fig. 4).
, 1''' doto in order. On the other hand, Figure 5 (a) +
! cl) l (When a rising pulse is input to the main r indicated by el when the window pulse is at a high level, the AND gate A is set to 1, and a pulse is input to one input of the AND gates A3 and A4.
又、カウンタCTのカラントイpはコンパレータC0P
3にも入力されており、スレ、ショルド設定回路SET
出力と比Wiれる。この例では、スレ7ゾヨルド設定回
路SETのイ[Gは、”8”に設定しである。そして、
A<BであるのでアンドゲートA4が開き、フリ、ブフ
ロ、プFF、がセットされる。Also, the currant p of the counter CT is the comparator C0P.
3 is also input, and the thread and shoulder setting circuit SET
The output is compared to Wi. In this example, I[G of thread 7 Zojord setting circuit SET is set to "8". and,
Since A<B, AND gate A4 is opened and FRI, BUFFLO, and FF are set.
この時は、データクロ、りの位相が進んでいるので、デ
ータクロ、りを遅らせる必要がある。このため、ノリ、
ブフロップFF、の出力により、プリセット回路PSに
より、カウンタCTに”oooo”となるべき時T、に
1111 ”をセノ)する。これによし、1ビ、ト分遅
延される。又T2の時刻でも同様のことを行ない、更に
1ビ、ト遅延する。以上のことを位相が一致するまで行
なう、史に第5図121 l tfl l iglのl
ul係の如く、A>B (A−=13 、 B=8)と
なった時は、アンドゲートA3が開き、フリップフロッ
グFF、がセットされる。この時はデータクロックの位
相が遅れているので、位相を進ませる必要がある。At this time, the data clocking phase is ahead, so it is necessary to delay the data clocking. For this reason, Nori,
By the output of the block FF, the preset circuit PS sets the counter CT to 1111'' at the time T when it should be ``oooo''.This causes a delay of 1 bit.Also, even at the time T2. Do the same thing and delay another bit. Repeat the above until the phases match.
As in the case of ul, when A>B (A-=13, B=8), AND gate A3 opens and flip-frog FF is set. At this time, the phase of the data clock is delayed, so it is necessary to advance the phase.
このため、フリップフロ、プFF4の出力により、によ
り1ビ、ト位相が進む。Therefore, the output of the flip-flop FF4 advances the phase by one bit.
発明の効果
以」−の如く、本発明によれば、ウィンドウパルスと、
立上りが一致している時は、位;FtI?1ill 御
を行なわないので、データ自体のシックの影響を受ける
ことが少なくなる。According to the present invention, the window pulse and
When the rising edges match, the position; FtI? Since 1ill control is not performed, it is less affected by thick data itself.
第1図は、本発明の概幾を示す図、第2区j+dそのタ
イムチャー・ト、第3図は、具体例を示すFス1、第4
図はカウンタの計数状態を示す[ゾ第5図は、第312
]のタイムチャートである。
図1は徹分回路、2は比較回路、3は分周回路、4はタ
イミング発生部、5は内部発振器でめる。
代理人 弁理士 松 岡 宏四部Fig. 1 is a diagram showing the outline of the present invention, Section 2 j+d is its time chart, and Fig. 3 is a diagram showing a specific example of Section 1, Section 4
The figure shows the counting status of the counter [Fig.
] is a time chart. 1 is a thorough dividing circuit, 2 is a comparison circuit, 3 is a frequency dividing circuit, 4 is a timing generator, and 5 is an internal oscillator. Agent Patent Attorney Hiroshi Matsuoka
Claims (1)
グクロ、クカ・ら生吸したクコツクのり・化点を比較し
該クロックの位相と周波数を変化きせて、該入力データ
に同期させたりr3./りを得る反相同期回路にち・い
て、該クコツクに)、ir41Lri L、、たウィン
ドウをもうけ、データの変化点がウィンド゛つ中にある
場合クロ、りを変化させず、ウィンドウ中からはずれた
場合、ザンプリングクcj7りとウィンドウの位相を変
化さぜ該入力データとの位相、周波数の同期をとること
を特徴とする位相同期回路。Compare the change point of the input data with the internal or external sample ring clock, or the change point of the Kukotsukku glue obtained from Kuka, and change the phase and frequency of the clock to synchronize it with the input data.r3. (Due to the anti-phase synchronous circuit that obtains /), create a window with ir41Lri L, etc.), and if the data change point is within the window, the clock will not change and the window will be changed from inside the window. A phase synchronized circuit characterized in that when the deviation occurs, the phase of the window is changed to synchronize the phase and frequency with the input data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58051894A JPS59178038A (en) | 1983-03-28 | 1983-03-28 | Phase synchronizing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58051894A JPS59178038A (en) | 1983-03-28 | 1983-03-28 | Phase synchronizing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59178038A true JPS59178038A (en) | 1984-10-09 |
JPH0220023B2 JPH0220023B2 (en) | 1990-05-07 |
Family
ID=12899580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58051894A Granted JPS59178038A (en) | 1983-03-28 | 1983-03-28 | Phase synchronizing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59178038A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154929A (en) * | 1985-12-27 | 1987-07-09 | Nec Corp | Receiving destuff circuit |
JPS63229934A (en) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | Timing pll system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5110468A (en) * | 1974-07-15 | 1976-01-27 | Hitachi Ltd | GOMIDATSUSUIKI |
-
1983
- 1983-03-28 JP JP58051894A patent/JPS59178038A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5110468A (en) * | 1974-07-15 | 1976-01-27 | Hitachi Ltd | GOMIDATSUSUIKI |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154929A (en) * | 1985-12-27 | 1987-07-09 | Nec Corp | Receiving destuff circuit |
JP2580564B2 (en) * | 1985-12-27 | 1997-02-12 | 日本電気株式会社 | Receiver circuit |
JPS63229934A (en) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | Timing pll system |
Also Published As
Publication number | Publication date |
---|---|
JPH0220023B2 (en) | 1990-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7970092B2 (en) | Phase comparator and regulation circuit | |
JP2909740B2 (en) | Phase matching circuit | |
JPH10270998A (en) | Digital pll circuit | |
US10691074B2 (en) | Time-to-digital converter circuit | |
US5271040A (en) | Phase detector circuit | |
US7084679B2 (en) | Method and apparatus for ensuring synchronization of clocks in a multiple clock system | |
US6982575B2 (en) | Clock ratio data synchronizer | |
JPS62245814A (en) | Pulse circuit | |
KR100303781B1 (en) | DL Clock Generator with Unlock Compensation Circuit for Solving Unlock Problems in Register-Controlled Digital DLs | |
JPS59178038A (en) | Phase synchronizing circuit | |
JP2008541685A (en) | Arrival time synchronization loop | |
US7359468B2 (en) | Apparatus for synchronizing clock and data between two domains having unknown but coherent phase | |
KR100548552B1 (en) | Circuit for preventing probability lock-in fail in Delay Locked Loop | |
US4806870A (en) | Phase comparator and data separator | |
JPH0282812A (en) | Clock switching system | |
JPH01154625A (en) | Pll synchronizing detection circuit | |
JP2919153B2 (en) | Digital PLL circuit | |
JPH04337924A (en) | Synchronizing detection circuit | |
KR100271635B1 (en) | Clock phase comparator | |
JPH02162834A (en) | Pll circuit | |
JPH06104739A (en) | Phase-fixed loop of state machine | |
KR950007458B1 (en) | Clock syncronous circuit | |
JPS62227234A (en) | Synchronizing system for asynchronizing signal | |
JPS6238737B2 (en) | ||
JPS5918894B2 (en) | digital phase synchronization circuit |