JPS59163872A - ＧａＡｓ電界効果装置 - Google Patents
ＧａＡｓ電界効果装置Info
- Publication number
- JPS59163872A JPS59163872A JP3738483A JP3738483A JPS59163872A JP S59163872 A JPS59163872 A JP S59163872A JP 3738483 A JP3738483 A JP 3738483A JP 3738483 A JP3738483 A JP 3738483A JP S59163872 A JPS59163872 A JP S59163872A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- concentration
- sio2
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000007786 electrostatic charging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＧａＡＳ電界効果トランジスタおよびその乗積
回路の信頼性向上に係り、特にゲート破壊電圧を高めた
構造を提供するものである。
回路の信頼性向上に係り、特にゲート破壊電圧を高めた
構造を提供するものである。
〔背景技術」
従来のＧａＡｓ半導体素子は、そのほとんどがアナログ
回路用高周波単体トランジスタとして使用されていたた
め、特に静電ザージによるゲート電極破壊に注意が払わ
れておらず、高耐圧化の工夫が行なわれていなかった。
回路用高周波単体トランジスタとして使用されていたた
め、特に静電ザージによるゲート電極破壊に注意が払わ
れておらず、高耐圧化の工夫が行なわれていなかった。
このため、公知のように衣服等に蓄積された大きな静電
チャージが入出力端子に印加されると、ゲート電極に高
電圧がかがシ、ゲート電極が破壊されるという事故がし
ばしば生じた。
チャージが入出力端子に印加されると、ゲート電極に高
電圧がかがシ、ゲート電極が破壊されるという事故がし
ばしば生じた。
本発明の目的は、このような静電チャージがゲート電極
に印加されても、ゲート電極が破壊されることがない高
耐圧のＧａＡｓ電界効果トランジスタ（ＦＥＴと略す）
およびその集積回路を提供することにある。
に印加されても、ゲート電極が破壊されることがない高
耐圧のＧａＡｓ電界効果トランジスタ（ＦＥＴと略す）
およびその集積回路を提供することにある。
従来のＧａＡＳＦＥＴは第１図に示すような断面構造を
している。ゲート電極１に静電チャージ等により高電圧
が印加されると、能動層４のうちゲート電極周辺部分の
直下の能動層部分Ａ、Ａ’に電界が集中し、ゲート破壊
がしばしば生じた。本発明はＡ、Ａ’近傍の不純物濃度
を他の能動層領域Ｂよす低くして電界集中をやわらげ、
ケート破壊電圧を高めた構造の素子を提供するものであ
る。
している。ゲート電極１に静電チャージ等により高電圧
が印加されると、能動層４のうちゲート電極周辺部分の
直下の能動層部分Ａ、Ａ’に電界が集中し、ゲート破壊
がしばしば生じた。本発明はＡ、Ａ’近傍の不純物濃度
を他の能動層領域Ｂよす低くして電界集中をやわらげ、
ケート破壊電圧を高めた構造の素子を提供するものであ
る。
以下、不発明の一実施例を第２図により説明する。半絶
縁性ＧａＡＳ基板５に加速エネルギーｂ＝１２５ＫｅＶ
、 ドース１Ｄ＝５ Ｘｉ ０１２ｖｎ−２の８１イ
オンを能動層領域４に打込む。続いて、ＣＶＤ法で８１
０２膜を８１表面に形成し、写真蝕刻法で６，６′の上
部以外の８１０２を除去し、この８１０２をマスクとし
て、Ｅ ＝ ５０ Ｋ ｅ Ｖ 、 ］） ＝３ Ｘ
１０１２ｃｍ””のＳＩイオンを能動層領域４に打込む
。８１０２全除去後、ソース２．ゲート１．ドレイン電
極３を形成し、ＦＥＴを作成した。
縁性ＧａＡＳ基板５に加速エネルギーｂ＝１２５ＫｅＶ
、 ドース１Ｄ＝５ Ｘｉ ０１２ｖｎ−２の８１イ
オンを能動層領域４に打込む。続いて、ＣＶＤ法で８１
０２膜を８１表面に形成し、写真蝕刻法で６，６′の上
部以外の８１０２を除去し、この８１０２をマスクとし
て、Ｅ ＝ ５０ Ｋ ｅ Ｖ 、 ］） ＝３ Ｘ
１０１２ｃｍ””のＳＩイオンを能動層領域４に打込む
。８１０２全除去後、ソース２．ゲート１．ドレイン電
極３を形成し、ＦＥＴを作成した。
第１回目の高エネルギーのイオン打込みによシロ、６′
の下部の最高濃度は３ Ｘ １０１７ｃｍ−”であるが
、６．６′の表面部は１．５ Ｘ １０ ’１ｒｎ−３
と低濃度になっている。６，６′以外の能動層の表面の
濃度は第２回目の低エネルギー打込みにより３Ｘ １０
”ｃｍ−”となり、６，６′の部分よシ高くなってい
る。
の下部の最高濃度は３ Ｘ １０１７ｃｍ−”であるが
、６．６′の表面部は１．５ Ｘ １０ ’１ｒｎ−３
と低濃度になっている。６，６′以外の能動層の表面の
濃度は第２回目の低エネルギー打込みにより３Ｘ １０
”ｃｍ−”となり、６，６′の部分よシ高くなってい
る。
本発明によるＱａＡｓＦＥＴのゲート耐圧は３゜Ｖと高
く、第１図の従来構造のもの３倍以上高耐圧化できた。
く、第１図の従来構造のもの３倍以上高耐圧化できた。
しかし、ｎ一層６′の存在によシ、ソース・ゲート間の
抵抗１％ ｓが高くなシ、素子特性として重要な相互コ
ンダクタンスｇ□が従来構造より低下した。
抵抗１％ ｓが高くなシ、素子特性として重要な相互コ
ンダクタンスｇ□が従来構造より低下した。
高耐圧でかつ、ｇｍの低下しない素子として、６′の存
在しない第２の実施例、第３図の構造のものが有効であ
る。
在しない第２の実施例、第３図の構造のものが有効であ
る。
第２の実施例では、低濃度領域を第３図の如く、６のみ
とした。ゲート耐圧は２５Ｖと、従来構造のものよシ大
幅に高耐圧化できた。また、素子特性として重要な相互
コンダクタンスｇｍを測定したところ、従来構造のもの
と遜色なく、はぼ同じ値を示した。ソース電極側にｎ一
層を設けず、ソース・ゲート間抵抗を低くおさえたため
、ｇｍの低下を防ぐことができた。
とした。ゲート耐圧は２５Ｖと、従来構造のものよシ大
幅に高耐圧化できた。また、素子特性として重要な相互
コンダクタンスｇｍを測定したところ、従来構造のもの
と遜色なく、はぼ同じ値を示した。ソース電極側にｎ一
層を設けず、ソース・ゲート間抵抗を低くおさえたため
、ｇｍの低下を防ぐことができた。
本発明による低濃度領域６，６′と能動層４を形成する
には上述した２重イオン打込み法を用いるのが有効であ
る。
には上述した２重イオン打込み法を用いるのが有効であ
る。
ソース、ドレイン電極２，３の下部にｎ＋層を設けた構
造においても、本発明が有効であることは明らかである
。
造においても、本発明が有効であることは明らかである
。
以上説明したように、本発明によりＧａＡｓＦＥＴおよ
びその集積回路において、ゲート破壊電圧を高めること
ができ、静電サージ保護としての効果も太きい。
びその集積回路において、ゲート破壊電圧を高めること
ができ、静電サージ保護としての効果も太きい。
なお、ｎ形能動層を有するＧａＡｓＦＥＴの実施例を述
べたが、第２図及び第３図で４がｐ形能動層テロ、 ６
’がｐ一層のＧａＡｓＦＥＴおよび、その集積回路にも
本発明が有効であることは明らかである。
べたが、第２図及び第３図で４がｐ形能動層テロ、 ６
’がｐ一層のＧａＡｓＦＥＴおよび、その集積回路にも
本発明が有効であることは明らかである。
第１図は従来構造のＧａＡ３ＦＥＴの断面図、第２図、
第３図は本発明による異なる実施例の（）ａＡｓＦＥＴ
の断面図である。
第３図は本発明による異なる実施例の（）ａＡｓＦＥＴ
の断面図である。
Claims (1)
- 【特許請求の範囲】 １、半絶縁性ＧａＡｓ基板上に形成されたＧａＡｓｔ界
効果トランジスタおよびその集積回路において、ゲート
電極の周辺部の直下近傍の能動層の不純物濃度を、他の
能動層領域の不純物濃度より低くしたことを特徴とする
ＧａＡＳ電界効実装置。 ２、特許請求の範囲第１項のＧａＡｓ電界効実装置にお
いて、低濃度領域をドレイン電極に対向する部分のみと
することを特徴とするＧａＡｓ電界効実装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3738483A JPS59163872A (ja) | 1983-03-09 | 1983-03-09 | ＧａＡｓ電界効果装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3738483A JPS59163872A (ja) | 1983-03-09 | 1983-03-09 | ＧａＡｓ電界効果装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59163872A true JPS59163872A (ja) | 1984-09-14 |
Family
ID=12496027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3738483A Pending JPS59163872A (ja) | 1983-03-09 | 1983-03-09 | ＧａＡｓ電界効果装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163872A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578844A (en) * | 1993-09-07 | 1996-11-26 | Murata Manufacturing Co., Ltd. | Semiconductor element and process for production for the same |
-
1983
- 1983-03-09 JP JP3738483A patent/JPS59163872A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578844A (en) * | 1993-09-07 | 1996-11-26 | Murata Manufacturing Co., Ltd. | Semiconductor element and process for production for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01205470A (ja) | 半導体装置およびその製造方法 | |
| JPH0210678Y2 (ja) | ||
| JPH01258470A (ja) | 半導体装置 | |
| KR950012705A (ko) | 정전방전 보호회로의 트랜지스터 및 그 제조방법 | |
| US5744840A (en) | Electrostatic protection devices for protecting semiconductor integrated circuitry | |
| TW466704B (en) | Integrated circuit | |
| JPS59163872A (ja) | ＧａＡｓ電界効果装置 | |
| JPH01196176A (ja) | Ｍｉｓ型半導体装置 | |
| JPS64765A (en) | Semiconductor device | |
| JPH0515069B2 (ja) | ||
| JPS6118349B2 (ja) | ||
| JP3064003B2 (ja) | 半導体装置の製造方法 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JP2743402B2 (ja) | 化合物電界効果トランジスタ | |
| JPS58139471A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPS60137053A (ja) | 半導体容量素子 | |
| JPH09129856A (ja) | 半導体装置及びその製造方法 | |
| JP2000188389A (ja) | 半導体装置及びその製造方法 | |
| JPS63102378A (ja) | 静電破壊防止用ダイオ−ド | |
| JP2526795B2 (ja) | Ｍｅｓ型半導体装置およびその製造方法 | |
| JPH0719846B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS634668A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0320047A (ja) | 半導体装置 | |
| JPS594082A (ja) | 半導体集積回路 | |
| JPH0319212A (ja) | 半導体装置の製造方法 |