JPS59161655U - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59161655U JPS59161655U JP5567983U JP5567983U JPS59161655U JP S59161655 U JPS59161655 U JP S59161655U JP 5567983 U JP5567983 U JP 5567983U JP 5567983 U JP5567983 U JP 5567983U JP S59161655 U JPS59161655 U JP S59161655U
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- impurity region
- semiconductor equipment
- region
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案に係るダイオードの使用に適した保護回
路を有するCMOSインバータの回路図である。 Ql・・・・・・Pチャンネルトランジスタ、Q2・・
・・・・Nチャンネルトランジスタ、Dl、 D2.
Dl3゜D4.D5・・・・・・低耐圧ダイオード、D
B、 D?。 DB、 D9. DI O・・・・・・高耐圧ダイオー
ド、Dll。 Di 2.Di 3・・・・・・CMO3構造に寄生す
るダイオード。 第2図は本考案の第1の実施例を示す平面図、第3図は
第2図のx−x’線に沿った断面図、第4図は第2の実
施例の断面図である。 1・・・・・・シリコン酸化膜、2・・・・・・P+型
不純物領域、3・・・・・・電極接続部、4・・・・・
・N型不純物領域、5・・・・・・電極、6・・・・・
・N型基板、7・曲・ウェル。
路を有するCMOSインバータの回路図である。 Ql・・・・・・Pチャンネルトランジスタ、Q2・・
・・・・Nチャンネルトランジスタ、Dl、 D2.
Dl3゜D4.D5・・・・・・低耐圧ダイオード、D
B、 D?。 DB、 D9. DI O・・・・・・高耐圧ダイオー
ド、Dll。 Di 2.Di 3・・・・・・CMO3構造に寄生す
るダイオード。 第2図は本考案の第1の実施例を示す平面図、第3図は
第2図のx−x’線に沿った断面図、第4図は第2の実
施例の断面図である。 1・・・・・・シリコン酸化膜、2・・・・・・P+型
不純物領域、3・・・・・・電極接続部、4・・・・・
・N型不純物領域、5・・・・・・電極、6・・・・・
・N型基板、7・曲・ウェル。
Claims (1)
- P+型不純物領域と該P+型不純物領域の一部と接する
不純物濃度が2X10”cm ”以上IXIQ18c
m 、”以下のN十型不純物領域と、前記P+型不純物
領域の他の部分と接するより不純物濃度の低いN型不純
物領域と、前記P+型不純物領域の前記能の部分の近傍
に形成された電極とを有することを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5567983U JPS59161655U (ja) | 1983-04-14 | 1983-04-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5567983U JPS59161655U (ja) | 1983-04-14 | 1983-04-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59161655U true JPS59161655U (ja) | 1984-10-29 |
Family
ID=30186011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5567983U Pending JPS59161655U (ja) | 1983-04-14 | 1983-04-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59161655U (ja) |
-
1983
- 1983-04-14 JP JP5567983U patent/JPS59161655U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59161655U (ja) | 半導体装置 | |
US5497011A (en) | Semiconductor memory device and a method of using the same | |
JPS6467972A (en) | Power mosfet | |
JPS59161653U (ja) | 半導体装置 | |
JPS59161654U (ja) | 半導体装置 | |
JPS5856457U (ja) | 半導体装置 | |
JPH0722182B2 (ja) | 相補形半導体装置 | |
EP0921619A3 (en) | A power source circuit of a semiconductor integrated circuit | |
JPH0414929Y2 (ja) | ||
JPH0124939Y2 (ja) | ||
JPS60149149U (ja) | Cmos集積回路 | |
JPS59119045U (ja) | 高出力高周波トランジスタ | |
JPH0440867B2 (ja) | ||
JPS5885362U (ja) | 半導体集積装置 | |
JPH02214164A (ja) | 入力保護回路を備えたmosfet | |
JPS6345007Y2 (ja) | ||
JPS63128746A (ja) | 半導体記憶装置 | |
JPH01231361A (ja) | 半導体装置 | |
JPS60153157A (ja) | バイポ−ラ集積回路 | |
JPH02133965A (ja) | ゲート保護装置 | |
JPS6016559U (ja) | 半導体装置 | |
JPS59161643U (ja) | 半導体集積回路装置 | |
JPH07131010A (ja) | 半導体集積回路 | |
JPH0770609B2 (ja) | 相補型mis集積回路の保護回路 | |
JPH0474464A (ja) | 半導体装置 |