JPS59158407A - シ−ケンス制御装置 - Google Patents

シ−ケンス制御装置

Info

Publication number
JPS59158407A
JPS59158407A JP3233483A JP3233483A JPS59158407A JP S59158407 A JPS59158407 A JP S59158407A JP 3233483 A JP3233483 A JP 3233483A JP 3233483 A JP3233483 A JP 3233483A JP S59158407 A JPS59158407 A JP S59158407A
Authority
JP
Japan
Prior art keywords
program
external memory
sequence
unit
memory unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3233483A
Other languages
English (en)
Inventor
Kenichi Yoda
与田 健一
Masahiko Kitamura
昌彦 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3233483A priority Critical patent/JPS59158407A/ja
Publication of JPS59158407A publication Critical patent/JPS59158407A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はシーケンスプログラムを記憶させた外部メモリ
ユニットを本体に装着し、シーケンスづログラムに従っ
て外部機器をシーケシス制間できるようにしたシーケン
ス開−装置に関するものである。
〔背景技術〕
従来、実願昭57−356eja号や実願昭57−35
669号に記載されているように、シーリ゛ンスづ0ジ
ラムを記憶させる内紙RAMと、内d Rk Mにシー
ケンスづ0タラムを入力するづ[1クラム装置と、シー
ケンスプログラムに従って外部機器をシーケンス制(財
)するシーケンス制(財)部とを有し、外部メモリユニ
ットが差し込まれたときには内蔵RNMのプロダラムよ
りも優先して外部メモリュニ1ソト内のl(OtViに
入っているプロダラムによりシーケンス制−を行なつよ
つにしたRAM/ll、0M兼用型のシーケンス制御耳
装置が提案されている。しかるにかかる従来例にあって
は、外部メモリユニットの中にa溶8PR(JMが入っ
ており、づ0タラム装置によって内蔵BkMに書き込ん
だシーケンスづOグラムを直接外部メ’[1−IJユニ
・ソト内のEPftOMに書き込むことはできず、一旦
カセットイシターフエイスを介してオーディオカセット
にづOグラムをセーブし、このづロクラムを本体とは別
のf?、0Mライタによって外部メモリユニットに書き
込む必要があり、また外部メモリユニットの記憶内容を
消去する際にも一旦外部メtリュニ・ソトを本体から外
して市販の紫外mR,OM消去器によって時間をかけて
消去する必要があり、著しく使い勝手が悪いという問題
があった。
〔発明の目的〕
本発明は上述のような問題点を解決するために為された
ものであり、外部メモリユニットを本体に装着したまま
で内蔵RAMに記憶されたつ0ジラムをセーづしたり、
外部メモリユニットを本体に装着したま捷でその記憶内
容を消去したりできるようにして、使い勝手を良好にし
たシーケンス制御装置を提出することを目的とするもの
である。
〔発明の開示〕
第1図は本発明の%許請求の範囲に記載された構成を示
すいわゆるクレーム対応づ099図であり、同図に示す
ように本発明は、シーケンスプロクラムを記憶させる内
蔵RA M illと、内蔵RA M ulにシーケン
スプログラムを入力するづロクうム装置(2)と、シー
ケンスづ0クラ乙に従って外部機器:3)をシーケンス
開側するシーケンス制倒部(4)と、電気的に書込、読
出、および消去が可能で側倒装置本体から外しても記憶
内容が消えない着脱自在の外部メ[リユニット(5)と
、内gt(A、M++1に記憶されたシーケンスプログ
ラムを外部メモリユニット(5)にセーブするプロクラ
ムセーブ手段(6)と、外部メモリユニット(5)の記
憶内容を読み出す外部メtり読出手段(7)と、外部メ
モリユニット(5)の記憶内容を消去する外部メ七り消
去手段18)とを有するものであり、づ0タラム装置(
2)によって内Jil!R,A M ++lに人力され
たシーケンスプロクラムをそのま一士外部メ[リユニッ
ト(5)にセーっできるようにし、また外部メtリュニ
一リト(5)を制菌装置本体に装着したままの状態でそ
の記憶内容を消去できるようにしたものである。外部メ
モリユニット(6)としては、電気的に消去可能なEE
PROMや電池バ$ソクアッづ付きの凡人Mなどか使用
されるものである。
以下本発明の実癩例を図面により詳述する。第2図は本
発明の一実施例に係するシーケシス制−装置の外観を示
す斜視図であり、83図はその概略構成を示すブロック
図である。上記各図に示すように、シーケクス制im装
蓋はコシトロールユニット(9)とプロクラム装置(2
)とから構成されている。コシトロールユニット(9)
は演、薄側(財)部(CPU)(+0)、シーケシサt
ニタ″joタラムが記憶された七ニタメtす(o)、 
内蔵RAMII+、外部メモリユニット(5)、および
入カイジターフェイスu21と出力インターフェイス(
1(至)等から構成されている。入力インターフェイス
(1匂には、セシサ(14)やタイマ(16)などが接
続され、出力インターフェイス州には被制仰負荷たる外
部機器+31が接続されるものである。コント0−ルユ
ニット(9)の上面には偏平なづOクラム装置(2)を
着脱自在としている。またコシトロールユニット(9)
の上部には入カイジターフェイスi12や出力インター
フェイス(13)を含むインターフェイスユニット幀を
設け、上面の一端部には外部メモリユニット(6)を着
脱自在としている。また外部メモリユニット(5)の両
側上部には着脱操作をし易いように鍔部、1′6を形成
している。づ0ジラム装置(2)の上面には+−ボード
(国及び″joプログラム容を表示する表示部(19)
が設けられているa 120)は力セ・υトイジターフ
ェイス用のジャック、el)はスじ−hである。コシト
ロールユニット(9)の上部にはづOクラム装置(2)
との接続用のコネクタ(図示せず)が濾膜し、である。
第壬図はコント0−ルユニット(9)と外部メモリユニ
ット(6)との接続構造を示す斜視図である。同図に示
すように、コシトロールユニット(9)の上面の一端部
に囲壁でかこまれたくぼみ(2功を設けてこのくぼみ嗅
の中に雄型の差込ヒシ(23)を突設し、外部メ’f:
 IJ +51の底面には差込ヒ−7(23)と対応す
る雌型のコネクタ例を設けである。外部メモリユニット
(5)の中には上述のように、EEP1(OMや′電池
バックアップ付きのR,AMなどが内蔵されており、し
たがってコシトロールユニ・ソト(9)から外部メモリ
ユニット(5)を外しても外部メモリュニ・ソトi51
の記憶内容が消えることはないものである。なお本実捲
例にあっては、CP U LIOIと七二タメ七り(1
すに5己憶されているシーケンサ七ニタjoクラムとに
よって、上述のシーケンス制御部14)やづロクラムセ
ーづ手段(6)、外部メ七り読出手段(7)、および外
部メtり消去手段1′8)などの機能を実現しているも
のである。
しかして従来例にあっては、外部メモリユニット(6)
内には紫外線消去型のEPROMが内蔵されていただけ
であるから、タイマやカウンタの設定;直の変更?シー
ケンスづロジラムの一部変更を行なうためには、一旦E
PROMを辺外線により消去してf(0Mライタにより
もう一度−、iFキ直す必要があったが、不発明にあっ
てはり(部メtリュニ゛ソト16)の内に眠気的に消去
可能なgEpH,OMや電池バックアップ付きの1tA
Mなどを備えているので、シーケンスプロジラムの一部
変更などを容易に行なうことができるものである。
ところで外部メモリユニット(5)内のメtりが上述の
従来例のように眠気的には消去できないROMである場
合でも、ROMの一部を内蔵RA M i1+に転送し
てl(OMで動く部分とR,AMで動く部分とを混在さ
せ、ROMで動く部分はユーザづロクラムの書き換え禁
止領域とし、RAMで動く部分はユーザづロクラムの誓
き換え許可領域として、1(、AMで勅〈部分について
はユーザが必要に応じて内容を若干変更できるようにし
ておけば、シーケンスづロクラムの内容をある程度は流
動性のあるものとすることができ、しかもユーザづ0グ
ラムの一部き換え禁止禎域となる部分については、RO
M上に騎駐するために、CP U IQIの暴走やノイ
ズ等によって書き換えられることはなくなって好都合な
ものである。
〔発明の効果〕
本発明は叙上のように構成されており、シーケンスづロ
クラムを記憶させる内蔵RAMと、内蔵RIMにシーケ
シス″jOクラムを入力するづ0クラム装置と、シーケ
ンスづロクラムに従って外部機器をシーケシス制岬する
シーケシス制脚部と、電気的に書込、続出、および消去
が可能で制御装置本体から取外しても記憶内容が消えな
い着脱自在の外部メモリユニットと、内蔵RAMに記憶
されたシーケシスジ0クラムを外部メモリュニ1リドに
セーブするづ〇グラム上−9手段と、外部メモリユニッ
トの記憶内容を読み出す外部メ七り読出手段と、外部メ
モリユニットの記憶内容を消去する外部メtり消去手段
とを有するものであるから、づ0クラム装置によって内
蔵R,AMK査き込んだシーケンスづ0グラムを直接外
部メモリユニットにセーブすることができ、従来のよう
に一旦オーヂイオカセットにプロクラムをセーブしてこ
のづOタラムを本体とは別のR,0Mライタによって外
部メモリュニ1ソトに誓き込むというような面倒な手数
がなくなり、また外部メモリュニ19トの記憶内容を消
去するに際しても、本体に装着したままで短時間で消去
することができ、従来のように外部メモリユニットを一
旦本体から外して紫外線ROM消去器によって長時間を
かけて消去するような必要がなくなり、著しく使い勝手
が良好になるという効果がある。
【図面の簡単な説明】
第1図は本発明の特許請求の範囲に記載された′#It
成に対応するいわゆるクレーム対応ブロック図、第2図
は本発明の一実抱例の外観を示す斜視図、第5図は同上
の構成を示すブロック図、第4図は同上の外部メモリュ
ニ1υトの接続構造を示す斜視図である。 mけ内蔵)1.AM、+21はづロクラム装置、(3)
は外部機器、(4)はシーケシス制匈部、(6)はづロ
クラムセーづ手段、+7)は外部メtり読出手段、(8
)は外部メ七り消去手段である。 代理人 弁理士 石 1)長 七 1311 3 514 I4図 手続補正書(自発) 昭和58年5 月20日 1、事件の表示 昭和58年特許願第52334号 2、発 明 の名称 シーケンス制御装置 3、補正をする者 事件との関係      特許出願人 性  所  大阪府門真市大字門真1048番地名 称
 (583)松下電工株式会社 代表者小 林  郁 ゛ 4、代理人 郵便番号 530 電話大阪(06) 345−7777、(代表)8、補
正の内容  本願明細1第凸頁第10行目乃至第11行
目の全文才「要があった。」と訂正する。 37−

Claims (1)

    【特許請求の範囲】
  1. (1)  シーケンスづログラムを記憶させる内蔵RA
    Mと、内蔵RAMにシーケンスづログうムを入力するプ
    ol)ラム装置と、シーケンスづDクラ乙に従って外部
    機器をシーケシス制仰するシーケンス制御剤と、透気的
    に鉦込、続出、および消去が可能で劃−装置本体から取
    外しても記[は内容が消えない着脱自在の外部メモリュ
    ニツトと、内蔵R入Mに記憶されたシーケンスプログラ
    ムを外部メモリユニットにセーブする″jOタラムセー
    プ手段と、外部メモリユニットの記憶内容を1洸み出す
    外部メtり読出手段と、外部メモリユニットのUピ憶内
    容を消去する外部メモリ消去手段とを有して成ることを
    特徴とするシーケシス制両装置。
JP3233483A 1983-02-28 1983-02-28 シ−ケンス制御装置 Pending JPS59158407A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3233483A JPS59158407A (ja) 1983-02-28 1983-02-28 シ−ケンス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3233483A JPS59158407A (ja) 1983-02-28 1983-02-28 シ−ケンス制御装置

Publications (1)

Publication Number Publication Date
JPS59158407A true JPS59158407A (ja) 1984-09-07

Family

ID=12356048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3233483A Pending JPS59158407A (ja) 1983-02-28 1983-02-28 シ−ケンス制御装置

Country Status (1)

Country Link
JP (1) JPS59158407A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147472A (ja) * 1984-12-03 1986-07-05 Fuji Electric Co Ltd 燃料電池のユニツト構造
JPS6453204A (en) * 1987-08-24 1989-03-01 Toyoda Machine Works Ltd Sequence controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52139886A (en) * 1976-05-18 1977-11-22 Nippon Seiko Kk Sequence controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52139886A (en) * 1976-05-18 1977-11-22 Nippon Seiko Kk Sequence controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147472A (ja) * 1984-12-03 1986-07-05 Fuji Electric Co Ltd 燃料電池のユニツト構造
JPS6453204A (en) * 1987-08-24 1989-03-01 Toyoda Machine Works Ltd Sequence controller

Similar Documents

Publication Publication Date Title
JPH0315212B2 (ja)
EP0907142A3 (en) Memory card apparatus
JPS59158407A (ja) シ−ケンス制御装置
JPH0564823B2 (ja)
JPS6242354B2 (ja)
JPS59221881A (ja) 磁気記録カセツト
JPH0248259B2 (ja) Chiryosochi
JPH05334458A (ja) 携帯型医療システム
JP4309153B2 (ja) 自動販売機及び自動販売機の運用データ移行プログラムを記録した記録媒体
JP3417104B2 (ja) 記録媒体、収納ケースおよび記録再生装置
JPH03158184A (ja) 制御プログラムによつて動作するミシン
JPH05220221A (ja) 人工透析治療の管理方法
JPH03288948A (ja) 磁気記録再生装置
JPS6025621Y2 (ja) 時間制御装置
JP3786141B2 (ja) 電子計算機および検算制御方法
JP2000222290A (ja) バックアップメモリ装置とそのメモリ方法
JPH02294760A (ja) 電子式卓上計算機
JPH0346180A (ja) 光ディスクカートリッジ
JP2001236297A (ja) 情報装置および情報装置の周辺装置
JPH10171949A (ja) Icカード収納ケース
JP2709590B2 (ja) 給湯装置
JPH09219084A (ja) データ記憶媒体
JPS61195479A (ja) Icカ−ド
JPH1097475A (ja) 情報処理装置および記憶媒体
FR2604807A1 (fr) Controleur d'evenement et de gestion en temps reel