JPS59156073A - デ−タ復号装置 - Google Patents
デ−タ復号装置Info
- Publication number
- JPS59156073A JPS59156073A JP3117283A JP3117283A JPS59156073A JP S59156073 A JPS59156073 A JP S59156073A JP 3117283 A JP3117283 A JP 3117283A JP 3117283 A JP3117283 A JP 3117283A JP S59156073 A JPS59156073 A JP S59156073A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- length
- output
- run
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
- H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
- H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は画像ファイル又はファクシミリ装置のデータ復
号装置に関する。特にモディファイド・八ツマン（Ｍ−
Ｈ）符号によりランレングス符号化されて記憶ないしは
伝送された画像信号の高速復号化に有効である。 従来この種の装置においては復号変換の処理速度が一定
ではなく、従って副走査速度が可変速のプリンタ装置を
必要とする欠点があった。このためもし副走査速度が一
定の高速静電プリンタに出カスる時は−Ｈ１ページ分の
バツファメモリニ展開して行なう必要があった。又マイ
クロプロセッサを用いたソフトウェア処理で行なってい
たので、高速化に限界があった。 本発明は高速化を図り１個の符号語に対して数百ナノ秒
程度で変換できる様構成したものである。 又ハードウェアにより構成したものである。また副走査
速度が一定で高速なプリンタ装置に対して直接接続可能
にしたものである。従ってリアルタイムに変換でき、従
来必要であった１ペ一ジ分のバッファメモリを不要にで
きる。よって小容量の画像情報ファイルから速やかなプ
リントアウトが可能となった。 次に図示の実施例にもとづき本発明の詳細な説明する。 第１図は本発明によるＭＨ符号の復号器の概略ブロック
図である。図中１は画面メモリでここにはＭＨ符号化さ
れた画像信号が記憶されている。１として画像ファイル
メモリがある。ここからのデータは２４ビツトパラレル
で出力又はその型式に変換すれて出力される。２はリー
ドアドレスカウンタで画面メモリ１のリードアドレスを
与えるためのカウンタである。 ６線パラレル・シリアル変換器である。画面メモリ１か
らの出力データ線０′ｒ＆は相対速度を上げるために２
４ビツト構成になっている。３は２４ビツトのデータを
８ビツトのデータ３個に分割し８ビツト毎にシリアル変
換するためのパラレル・シリアル変換器である。従って
この変換回路６は８ビツトのデータを３回シフトしたら
リードアドレスカウンタ２を１個歩進するための６進カ
ウンタ１０１（第２図）を含んでいる。従って２４ビツ
トをそのままシフトレジスタにより変換することによる
時間遅れを防止できる。 ４はトライステート・バッファ群で、シリアル変換され
たデータ１４の中から、オフセットレジスタ９の示すオ
フセット値１５のデータを先頭とする連続した最大１６
個のデータ゛をラン長デコードＲＯＭ５及びコード長デ
コードＲＯＭ７に入力するためのものである。ここでオ
フセット値とは８ビツト毎にパラレルシフトされたンリ
アルデータＤＯ””Ｄ２５のどの位置からＭＨ符号を抜
き取るかを示すデータである。従って具体的には１３ビ
ツトのトライステートバッファを複数個（１４個）用意
してその入力線は１ビツトずつずらして信号線１４に接
続し、出力線はワイヤードオア接続することによって構
成している。そのトライステートバッファ群の中の１個
を選択すれば任意のデータシフト力実行できる。つまり
バッファのトレか１つをコード長毎にイネプルすると１
６ビツト内のフードデータを瞬時に得ることができる０
オフセツト値１５をバッファ選択信号線１６に変換する
のがオフセットデコーダ１０である。従って８ビツト構
成であってもＭＨの可変調符号を簡単にかつ高速で読取
ることができる。 ラン長デコードＲＯＭに入力されたＭＨ符号はここでラ
ン長に変換される。すなわちラン長デコードＲＯＭは、
ＭＨ符号をアドレスにし、それに対応するラン長を出力
データとする様に構成した変換テーブルである。 ＲＯＭ出力のラン長はテン長カウンタ６によって、計数
され、黒又は白のビット数、白ビツト数が出ヤリアウト
（ＲＣＯ）で次のラン長をロードすると共にトグルフリ
ップ７四ツブ１６を反転してその出力とカウンタ出力と
により黒ビツト群、白ビツト群が交互に連続したＶｉｄ
ｅｏ信号を得る。 ７はコード長デコードＲＯＭで、ＭＨ符号をアドレスに
し、そのＭＨ符号のコード長を出力データとする様に構
成した変換テーブルである０コート。 長１７は加算器群８を介してオフセットレジスタ９に刀
口算される。いま人力Ｇ、Ｄ及びＥが共に
号装置に関する。特にモディファイド・八ツマン（Ｍ−
Ｈ）符号によりランレングス符号化されて記憶ないしは
伝送された画像信号の高速復号化に有効である。 従来この種の装置においては復号変換の処理速度が一定
ではなく、従って副走査速度が可変速のプリンタ装置を
必要とする欠点があった。このためもし副走査速度が一
定の高速静電プリンタに出カスる時は−Ｈ１ページ分の
バツファメモリニ展開して行なう必要があった。又マイ
クロプロセッサを用いたソフトウェア処理で行なってい
たので、高速化に限界があった。 本発明は高速化を図り１個の符号語に対して数百ナノ秒
程度で変換できる様構成したものである。 又ハードウェアにより構成したものである。また副走査
速度が一定で高速なプリンタ装置に対して直接接続可能
にしたものである。従ってリアルタイムに変換でき、従
来必要であった１ペ一ジ分のバッファメモリを不要にで
きる。よって小容量の画像情報ファイルから速やかなプ
リントアウトが可能となった。 次に図示の実施例にもとづき本発明の詳細な説明する。 第１図は本発明によるＭＨ符号の復号器の概略ブロック
図である。図中１は画面メモリでここにはＭＨ符号化さ
れた画像信号が記憶されている。１として画像ファイル
メモリがある。ここからのデータは２４ビツトパラレル
で出力又はその型式に変換すれて出力される。２はリー
ドアドレスカウンタで画面メモリ１のリードアドレスを
与えるためのカウンタである。 ６線パラレル・シリアル変換器である。画面メモリ１か
らの出力データ線０′ｒ＆は相対速度を上げるために２
４ビツト構成になっている。３は２４ビツトのデータを
８ビツトのデータ３個に分割し８ビツト毎にシリアル変
換するためのパラレル・シリアル変換器である。従って
この変換回路６は８ビツトのデータを３回シフトしたら
リードアドレスカウンタ２を１個歩進するための６進カ
ウンタ１０１（第２図）を含んでいる。従って２４ビツ
トをそのままシフトレジスタにより変換することによる
時間遅れを防止できる。 ４はトライステート・バッファ群で、シリアル変換され
たデータ１４の中から、オフセットレジスタ９の示すオ
フセット値１５のデータを先頭とする連続した最大１６
個のデータ゛をラン長デコードＲＯＭ５及びコード長デ
コードＲＯＭ７に入力するためのものである。ここでオ
フセット値とは８ビツト毎にパラレルシフトされたンリ
アルデータＤＯ””Ｄ２５のどの位置からＭＨ符号を抜
き取るかを示すデータである。従って具体的には１３ビ
ツトのトライステートバッファを複数個（１４個）用意
してその入力線は１ビツトずつずらして信号線１４に接
続し、出力線はワイヤードオア接続することによって構
成している。そのトライステートバッファ群の中の１個
を選択すれば任意のデータシフト力実行できる。つまり
バッファのトレか１つをコード長毎にイネプルすると１
６ビツト内のフードデータを瞬時に得ることができる０
オフセツト値１５をバッファ選択信号線１６に変換する
のがオフセットデコーダ１０である。従って８ビツト構
成であってもＭＨの可変調符号を簡単にかつ高速で読取
ることができる。 ラン長デコードＲＯＭに入力されたＭＨ符号はここでラ
ン長に変換される。すなわちラン長デコードＲＯＭは、
ＭＨ符号をアドレスにし、それに対応するラン長を出力
データとする様に構成した変換テーブルである。 ＲＯＭ出力のラン長はテン長カウンタ６によって、計数
され、黒又は白のビット数、白ビツト数が出ヤリアウト
（ＲＣＯ）で次のラン長をロードすると共にトグルフリ
ップ７四ツブ１６を反転してその出力とカウンタ出力と
により黒ビツト群、白ビツト群が交互に連続したＶｉｄ
ｅｏ信号を得る。 ７はコード長デコードＲＯＭで、ＭＨ符号をアドレスに
し、そのＭＨ符号のコード長を出力データとする様に構
成した変換テーブルである０コート。 長１７は加算器群８を介してオフセットレジスタ９に刀
口算される。いま人力Ｇ、Ｄ及びＥが共に
〔０〕の時は
、もとのオフセット値１５が加算器群８０八入力に入り
、コード長１７がＢ入力に入って（・るので、オフセッ
トレジスタにクロックが印刀ｌされると新たなオフセッ
ト値１５は、 新たなオフセット値２元のオフセット値＋コード長とな
る。この値は今デコードしたＭＨ符号の次のＭＨ符号の
先頭オフセット値を与える。つまり前にデコードされた
ＭＨの符号長分だけシフトした所のデータが読めて次の
Ｍ）Ｉが判断できる。この様にして長さが一定でないＭ
Ｈ符号のデコードが次々に行なえる訳である。 ところでパラレルシリアル変換器乙の長さはＭ限である
から、補正が必要である。これはオフセット値１５が〔
８〕を越えた場合にコンパレータ１１で判定してパラレ
ルシリアル変換器６を８ビツト歩進すると共に加算器群
８のＥ入力に〔−８〕を印加する。この場合のオフセッ
ト値は 新たなオフセット値二元のオフセット値十コード長−８
となってデータが８ビツトシフトすると共にオフセット
値も同じたけシフトするがらデータとオフセット値の相
対位置は不変である０８ビット歩進は前述の如くバッフ
ァ、デコーダ、６進カウンタで行ない、３進カクンタが
〔２〕になる毎にメモリを読出す。従ってオフセットレ
ジスタ９から見ｆｃシリアルデータ１４は無限に長いシ
リアルデータであるかの様に見える。 ＥＯＬ符号（１ライン終了を示す同期信号）については
専用のデコーダでデコードする。すなわちＦ、ＯＬデコ
ーダ群１２であり、これは後述の如く前述バッファ群４
と同様１６ケのＰＡＬで構成し、１ビツトづつシフトし
たシリアルデータをデコードし、どれかのＰＡＬがＥＯ
Ｌを検出すると１３人カオアゲートによりＥＯＩ、、を
出力する。ＥＯＬデコーダ群のどれかがＥＯＬ信号をデ
コードした時にはＥＯＬ検出信号線１８がＨルーベルに
なりトグル７リツプフｐツブ１６をリセットすると共に
加算器群８の入力のうちＡ、Ｂ及びＥを無視してＣ及び
Ｄのみ加算出力する様にする。ＣにはＥＯＬ符号の符号
長である〔１２〕が、またＤにはＥＯＬ符号が検出され
たオフセット値１９が印加される。 この結果オフセット値１５の値は次の様になる。 新たなオフセット値二ＥＯＬデコーダ詳のオフセラ１（
ｌｉ＋１２ＥＱＬ符号だけ専用のハードウェアでデコー
ドするのは誤動作があつ之場合にエラーをその行だけで
食い止め全画面にエラーが波及するのを防止するためで
ある。もしエラーがなければ加算器群８の入力はＥＯＬ
検出時は、ＢとＣは当然等しく、またＤはＡとＥの和に
等しくなる。 ることかできる。 次に第２図を用いて詳細に説明する。 第１図と共通の構成要素には同一の番号を付与しである
。画面メモリ（図示せず）からの出力（１ワード２４ビ
ツト）を一旦Ｄラッチ１００でラッチする。ラッチする
タイミングは６進カウンタ１０１のリプルキャリアウド
がＨｉになりかつコンパレータ１１のＡ＞Ｂ出力がＨｉ
Ｋなった時である。 ラッチされたデータＤｏ””Ｄ２３を８ビツトづつ分は
トライステートバッファ１０２，１０３ 及ヒ１０４を
介シてＤラッチ１０５にワイヤードオアで入力されてい
る。Ｄラッチ１０５，１０６及び１０７により８ピツト
パラレル、バイトシリアルの形でパラレル・シリアル変
換される。よってバッファ１０８，１０９・・・に紘各
々ＤＯ”” Ｄ？ −ｓ Ｄｉ〜Ｄ８・―・が格納され
る。シリアル変換された出力ＤＯ””’Ｄ２３の内トラ
イステート・バッファ群４で任意の連続した８ビツトが
選択される。たとえばトライ・ステート・バッファ１１
０力選択されればＤ２〜Ｄ、がラン長デコー）” ＲＯ
Ｍ５及びフード長デコードＲＯＭ側に伝達される。 八 ＭＨ符号のコード長は最大１３であるから本来このトラ
イステート−バッファ群は１６ビツト長のものが必要だ
がＭＨ符号の特徴により先頭の連続した１個、４個また
は５個の′攻”を別の回路でデコードする事により８ビ
ツトに節約できる。１１２が先頭の連続した′＼”をデ
コードするためのＰＡＬである。ＰＡＬはプログラマブ
ル・アレー−ロジックの略で米国モノリシック・メモリ
ーズ社の商標である。ここにたとえばＰＡＬ１８Ｌ４と
いうデバイスを２個用いて表１に示す様な論理でプログ
ラムすればオフセットレジスタ９からのオフセット値の
示す先頭アドレスから＼が１個もなければ＼、少なくと
も＼が１個ある時は１、＼が４個ある時は２、＼が５個
ある時は６なる零ビツト判定出力信号を出力する。この
値はデータセレクタ１１６に入力されかつ、２つのＲＯ
Ｍに２つのアドレス選択データとして入力される。デー
タセレｐ Ｉ １１３は零ビツト判定信号をもとに２進
数（０）、（１）。 〔４〕及び〔５〕を選択して出力する。データセレクタ
１１６の出力は加算器１１４でオフセット値と加算され
てオフセットデコーダ１０に印加される。 従ってトライステート７２７７群４の中から選択される
バッファは、データセレクタ１１３の出力値分だけさら
にシフトした所から、例えば＼が１つの時は右へ１つバ
ッファをとばしたバッファから連続して８個のデータを
出力する。 バッファ群４からのシフト出力によるコード長の蓄積が
８を超えるとオフセットレジスタ９の出力が８を越える
のでコン７（レータ１１がそれを判断して変換回路３を
作動する０つまりラッチ１０５〜１０７が８ビツト上に
シフトする０従って例えばラッチ１０７０１〜８ビツト
が）くツ７ア１０８の１〜８ビツト目に、又１０７の２
〜８とラッチ１０６の１テイるので、例えば１０番目の
Ａツ７７データと同じものが２番目のバッファに格納さ
れる０ラン長ＲＯＭ５に書き込まれた数値は、アドレス
線にランレングス符号をデータ線にラン長を割り当てて
いる。ＡＩＯに黒／白信号入力を、Ａ８〜９に零ビツト
判定信号を、Ａ、〜７にＭＨ符号を１人力する。表２に
ラン長デコードＲＯＭとコード長デコードＥ（ＯＭのプ
ログラム例を示す。メークアップコードのラン長は６４
の倍数なのでＲＯＭにはラン長を６４で割った値を書い
ておき、６ビツトシフト回路１１５で後で６４倍して正
確なラン長を得る。つまり６ビツト上位シフトし、下位
６ビツトにＯをセットして出力するＯＲ０Ｍの０８をメ
ークアップ・コード／ターミネイト・コード（６３以下
のラン長）判定信号出力（Ｍ／Ｔ ）に当てて（・る０
メークアツプコードが出力された時はインノ（−タラ１
６．ゲート１１７によってトグル・プリンタ・フロップ
１６を反転させない０ＥＯＬ符号では１白”にリセット
する０この様にしてランレングスＲＯＭの容量を少なく
できる０ コード長は加算器１１８でオフセット値と加算される。 その値は通常はＡ側が選択されているデータセレクタ１
１９及び加算器１２０を介してオフセットレジスタ９に
印加されている。データセレクタ１２１は通常は
、もとのオフセット値１５が加算器群８０八入力に入り
、コード長１７がＢ入力に入って（・るので、オフセッ
トレジスタにクロックが印刀ｌされると新たなオフセッ
ト値１５は、 新たなオフセット値２元のオフセット値＋コード長とな
る。この値は今デコードしたＭＨ符号の次のＭＨ符号の
先頭オフセット値を与える。つまり前にデコードされた
ＭＨの符号長分だけシフトした所のデータが読めて次の
Ｍ）Ｉが判断できる。この様にして長さが一定でないＭ
Ｈ符号のデコードが次々に行なえる訳である。 ところでパラレルシリアル変換器乙の長さはＭ限である
から、補正が必要である。これはオフセット値１５が〔
８〕を越えた場合にコンパレータ１１で判定してパラレ
ルシリアル変換器６を８ビツト歩進すると共に加算器群
８のＥ入力に〔−８〕を印加する。この場合のオフセッ
ト値は 新たなオフセット値二元のオフセット値十コード長−８
となってデータが８ビツトシフトすると共にオフセット
値も同じたけシフトするがらデータとオフセット値の相
対位置は不変である０８ビット歩進は前述の如くバッフ
ァ、デコーダ、６進カウンタで行ない、３進カクンタが
〔２〕になる毎にメモリを読出す。従ってオフセットレ
ジスタ９から見ｆｃシリアルデータ１４は無限に長いシ
リアルデータであるかの様に見える。 ＥＯＬ符号（１ライン終了を示す同期信号）については
専用のデコーダでデコードする。すなわちＦ、ＯＬデコ
ーダ群１２であり、これは後述の如く前述バッファ群４
と同様１６ケのＰＡＬで構成し、１ビツトづつシフトし
たシリアルデータをデコードし、どれかのＰＡＬがＥＯ
Ｌを検出すると１３人カオアゲートによりＥＯＩ、、を
出力する。ＥＯＬデコーダ群のどれかがＥＯＬ信号をデ
コードした時にはＥＯＬ検出信号線１８がＨルーベルに
なりトグル７リツプフｐツブ１６をリセットすると共に
加算器群８の入力のうちＡ、Ｂ及びＥを無視してＣ及び
Ｄのみ加算出力する様にする。ＣにはＥＯＬ符号の符号
長である〔１２〕が、またＤにはＥＯＬ符号が検出され
たオフセット値１９が印加される。 この結果オフセット値１５の値は次の様になる。 新たなオフセット値二ＥＯＬデコーダ詳のオフセラ１（
ｌｉ＋１２ＥＱＬ符号だけ専用のハードウェアでデコー
ドするのは誤動作があつ之場合にエラーをその行だけで
食い止め全画面にエラーが波及するのを防止するためで
ある。もしエラーがなければ加算器群８の入力はＥＯＬ
検出時は、ＢとＣは当然等しく、またＤはＡとＥの和に
等しくなる。 ることかできる。 次に第２図を用いて詳細に説明する。 第１図と共通の構成要素には同一の番号を付与しである
。画面メモリ（図示せず）からの出力（１ワード２４ビ
ツト）を一旦Ｄラッチ１００でラッチする。ラッチする
タイミングは６進カウンタ１０１のリプルキャリアウド
がＨｉになりかつコンパレータ１１のＡ＞Ｂ出力がＨｉ
Ｋなった時である。 ラッチされたデータＤｏ””Ｄ２３を８ビツトづつ分は
トライステートバッファ１０２，１０３ 及ヒ１０４を
介シてＤラッチ１０５にワイヤードオアで入力されてい
る。Ｄラッチ１０５，１０６及び１０７により８ピツト
パラレル、バイトシリアルの形でパラレル・シリアル変
換される。よってバッファ１０８，１０９・・・に紘各
々ＤＯ”” Ｄ？ −ｓ Ｄｉ〜Ｄ８・―・が格納され
る。シリアル変換された出力ＤＯ””’Ｄ２３の内トラ
イステート・バッファ群４で任意の連続した８ビツトが
選択される。たとえばトライ・ステート・バッファ１１
０力選択されればＤ２〜Ｄ、がラン長デコー）” ＲＯ
Ｍ５及びフード長デコードＲＯＭ側に伝達される。 八 ＭＨ符号のコード長は最大１３であるから本来このトラ
イステート−バッファ群は１６ビツト長のものが必要だ
がＭＨ符号の特徴により先頭の連続した１個、４個また
は５個の′攻”を別の回路でデコードする事により８ビ
ツトに節約できる。１１２が先頭の連続した′＼”をデ
コードするためのＰＡＬである。ＰＡＬはプログラマブ
ル・アレー−ロジックの略で米国モノリシック・メモリ
ーズ社の商標である。ここにたとえばＰＡＬ１８Ｌ４と
いうデバイスを２個用いて表１に示す様な論理でプログ
ラムすればオフセットレジスタ９からのオフセット値の
示す先頭アドレスから＼が１個もなければ＼、少なくと
も＼が１個ある時は１、＼が４個ある時は２、＼が５個
ある時は６なる零ビツト判定出力信号を出力する。この
値はデータセレクタ１１６に入力されかつ、２つのＲＯ
Ｍに２つのアドレス選択データとして入力される。デー
タセレｐ Ｉ １１３は零ビツト判定信号をもとに２進
数（０）、（１）。 〔４〕及び〔５〕を選択して出力する。データセレクタ
１１６の出力は加算器１１４でオフセット値と加算され
てオフセットデコーダ１０に印加される。 従ってトライステート７２７７群４の中から選択される
バッファは、データセレクタ１１３の出力値分だけさら
にシフトした所から、例えば＼が１つの時は右へ１つバ
ッファをとばしたバッファから連続して８個のデータを
出力する。 バッファ群４からのシフト出力によるコード長の蓄積が
８を超えるとオフセットレジスタ９の出力が８を越える
のでコン７（レータ１１がそれを判断して変換回路３を
作動する０つまりラッチ１０５〜１０７が８ビツト上に
シフトする０従って例えばラッチ１０７０１〜８ビツト
が）くツ７ア１０８の１〜８ビツト目に、又１０７の２
〜８とラッチ１０６の１テイるので、例えば１０番目の
Ａツ７７データと同じものが２番目のバッファに格納さ
れる０ラン長ＲＯＭ５に書き込まれた数値は、アドレス
線にランレングス符号をデータ線にラン長を割り当てて
いる。ＡＩＯに黒／白信号入力を、Ａ８〜９に零ビツト
判定信号を、Ａ、〜７にＭＨ符号を１人力する。表２に
ラン長デコードＲＯＭとコード長デコードＥ（ＯＭのプ
ログラム例を示す。メークアップコードのラン長は６４
の倍数なのでＲＯＭにはラン長を６４で割った値を書い
ておき、６ビツトシフト回路１１５で後で６４倍して正
確なラン長を得る。つまり６ビツト上位シフトし、下位
６ビツトにＯをセットして出力するＯＲ０Ｍの０８をメ
ークアップ・コード／ターミネイト・コード（６３以下
のラン長）判定信号出力（Ｍ／Ｔ ）に当てて（・る０
メークアツプコードが出力された時はインノ（−タラ１
６．ゲート１１７によってトグル・プリンタ・フロップ
１６を反転させない０ＥＯＬ符号では１白”にリセット
する０この様にしてランレングスＲＯＭの容量を少なく
できる０ コード長は加算器１１８でオフセット値と加算される。 その値は通常はＡ側が選択されているデータセレクタ１
１９及び加算器１２０を介してオフセットレジスタ９に
印加されている。データセレクタ１２１は通常は
〔０〕
を選択していて、コン７くレータ１１がオフセット値の
８より大なるを検出したる時に、〔−８〕を選択する。 従って加算器１２０により１１８による過去の蓄積を８
だけ減する。同時にゲート１２２を開きラッチ１０５，
１０６及び１０７の値を８ビツトシフトする。また６進
カウンタを１個歩進し、その結果リグルキャリーアクト
が出ればリードアドレスカウンタ２を歩進する。 １２４〜１２７はＥＣＩＬ符号デコー ド用のＰＡＬで
ある。たとえばＰＡＬｉ６Ｌ＜５を用いて次の様な論理
をプログジムする事によってＥＯＬ符号がデコードでき
る。 Ｅ−／ ＡＯＨ／ ＡＩ Ｈ／ Ａ２ γ／ Ａ’３
ｗ′−ａ １１ ＠・” ” ｆ’ ／ ＡＩＯＨ／
Ａｉｉ Ｈ／ Ａ１２１２８はどのＰＡＬがＥＱＬ符号
をデコードしたかを判定して出力するデコーダである０
ＥＯＬが検出されるとエンコーダ１２ＢによりとのＰＡ
Ｌで発生したかを判定しそこからＥＯＬの分だけオフセ
ット出力をジャンプする様エンコーダ４の出力に〔１２
〕を加えて１１９を介しオフセット出力を再セットする
。 尚ゼロのラン長に対応する方法として本発明は２ワ一ド
程度のＦｉ−ＦＱバッファを必要とするが後号器のクロ
ックを２倍にする事によりこのバッファを不要とするこ
とができる。 又本発明はメ七Ｉ）等からのＢ、Ｇ−、Ｒ又ＬＹ。 Ｍ、Ｃのカラー画像符号化データをカラー別に復号する
ことにも応用できる。 以上説明したように、本例によるＭＨ符号の復号器は１
個のＭＨ符号のデコードを１システムクロック以内にデ
コードする事が可能なのできわめて高速なＭＨ符号の復
号器が実現できる。従って画素が圧縮格納された電子フ
ァイルと高速プリンタとの一対応が可能となる。 又ＭＨ符号のデコードに関しては本来は１６ビツト長の
信号線を見てデコードしなければならないが、本例では
零の連続するコードを分割してデコードする事により、
主デコーダは８ビツト長の信号線を見るだけで可能とな
り、従って変換用ＲＯＭは低価格なものですむ。 又本例は、エラーデータが全画面に与える悪影響を防止
することができる。
を選択していて、コン７くレータ１１がオフセット値の
８より大なるを検出したる時に、〔−８〕を選択する。 従って加算器１２０により１１８による過去の蓄積を８
だけ減する。同時にゲート１２２を開きラッチ１０５，
１０６及び１０７の値を８ビツトシフトする。また６進
カウンタを１個歩進し、その結果リグルキャリーアクト
が出ればリードアドレスカウンタ２を歩進する。 １２４〜１２７はＥＣＩＬ符号デコー ド用のＰＡＬで
ある。たとえばＰＡＬｉ６Ｌ＜５を用いて次の様な論理
をプログジムする事によってＥＯＬ符号がデコードでき
る。 Ｅ−／ ＡＯＨ／ ＡＩ Ｈ／ Ａ２ γ／ Ａ’３
ｗ′−ａ １１ ＠・” ” ｆ’ ／ ＡＩＯＨ／
Ａｉｉ Ｈ／ Ａ１２１２８はどのＰＡＬがＥＱＬ符号
をデコードしたかを判定して出力するデコーダである０
ＥＯＬが検出されるとエンコーダ１２ＢによりとのＰＡ
Ｌで発生したかを判定しそこからＥＯＬの分だけオフセ
ット出力をジャンプする様エンコーダ４の出力に〔１２
〕を加えて１１９を介しオフセット出力を再セットする
。 尚ゼロのラン長に対応する方法として本発明は２ワ一ド
程度のＦｉ−ＦＱバッファを必要とするが後号器のクロ
ックを２倍にする事によりこのバッファを不要とするこ
とができる。 又本発明はメ七Ｉ）等からのＢ、Ｇ−、Ｒ又ＬＹ。 Ｍ、Ｃのカラー画像符号化データをカラー別に復号する
ことにも応用できる。 以上説明したように、本例によるＭＨ符号の復号器は１
個のＭＨ符号のデコードを１システムクロック以内にデ
コードする事が可能なのできわめて高速なＭＨ符号の復
号器が実現できる。従って画素が圧縮格納された電子フ
ァイルと高速プリンタとの一対応が可能となる。 又ＭＨ符号のデコードに関しては本来は１６ビツト長の
信号線を見てデコードしなければならないが、本例では
零の連続するコードを分割してデコードする事により、
主デコーダは８ビツト長の信号線を見るだけで可能とな
り、従って変換用ＲＯＭは低価格なものですむ。 又本例は、エラーデータが全画面に与える悪影響を防止
することができる。
Claims (1)
- （１）符号化された画像信号を復号する装置においビ て、符号化された画像信号列を所定ヘット数づつ処理す
ることにより復号データを得ることをずつシフトするパ
ラレル・シリアル変換回路と、そのシリアルデータ列の
任意の位置から連続したビットのデータを引き出すゲー
ト回路と、その引き出されたデータがらラン長とコード
長を算出するための記憶手段と、そのラン長を加算記憶
するためのレジスタと、そのレジスタの値によって前記
ビットデータを引き出す位置を制御するｆコ−７回路と
、前記レジスタの１直カ所定値を越えた時に前記パラレ
ル・シリアル変換回路を複数ビットシフトすると共にそ
のレジスタの値を複数域する事を特徴とするデータ復号
装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117283A JPS59156073A (ja) | 1983-02-25 | 1983-02-25 | デ−タ復号装置 |
| CA000447989A CA1228925A (en) | 1983-02-25 | 1984-02-22 | Data decoding apparatus |
| DE19843406624 DE3406624A1 (de) | 1983-02-25 | 1984-02-23 | Datendecodiereinrichtung |
| GB08404879A GB2138604B (en) | 1983-02-25 | 1984-02-24 | Data decoding |
| FR8402961A FR2541836B1 (fr) | 1983-02-25 | 1984-02-27 | Appareil de decodage de donnees et dispositif de traitement de donnees comprimees |
| US07/018,868 US4716471A (en) | 1983-02-25 | 1987-02-25 | Data decoding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117283A JPS59156073A (ja) | 1983-02-25 | 1983-02-25 | デ−タ復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59156073A true JPS59156073A (ja) | 1984-09-05 |
| JPH053185B2 JPH053185B2 (ja) | 1993-01-14 |
Family
ID=12324019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3117283A Granted JPS59156073A (ja) | 1983-02-25 | 1983-02-25 | デ−タ復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59156073A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224977A (ja) * | 1983-05-16 | 1984-12-17 | Fujitsu Ltd | ランレングス符号変換回路 |
| JPS6343473A (ja) * | 1986-08-11 | 1988-02-24 | Nec Corp | モデイフアイドハフマン符号復号回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5579565A (en) * | 1978-12-12 | 1980-06-16 | Fujitsu Ltd | Picture signal decoding system |
| JPS5723363A (en) * | 1980-05-13 | 1982-02-06 | Eiemu Intern Inc | Method and device for compressing expanding facsimile transmission system data |
-
1983
- 1983-02-25 JP JP3117283A patent/JPS59156073A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5579565A (en) * | 1978-12-12 | 1980-06-16 | Fujitsu Ltd | Picture signal decoding system |
| JPS5723363A (en) * | 1980-05-13 | 1982-02-06 | Eiemu Intern Inc | Method and device for compressing expanding facsimile transmission system data |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224977A (ja) * | 1983-05-16 | 1984-12-17 | Fujitsu Ltd | ランレングス符号変換回路 |
| JPH031868B2 (ja) * | 1983-05-16 | 1991-01-11 | Fujitsu Ltd | |
| JPS6343473A (ja) * | 1986-08-11 | 1988-02-24 | Nec Corp | モデイフアイドハフマン符号復号回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053185B2 (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360840A (en) | Real time data compression/decompression scheme for facsimile transmission system | |
| US5162795A (en) | Coding and decoding apparatus of variable length data | |
| US4716471A (en) | Data decoding apparatus | |
| JPS59178077A (ja) | ２値画像のデ−タ圧縮方法 | |
| JPS60140982A (ja) | デジタル符号語を検出する方法および装置 | |
| JP2962518B2 (ja) | 画像データの符号化装置 | |
| JPH0460391B2 (ja) | ||
| US4955061A (en) | Method and apparatus for processing an image signal | |
| JPS59156073A (ja) | デ−タ復号装置 | |
| JPS59156075A (ja) | デ−タ復号装置 | |
| KR100276768B1 (ko) | 화상데이타의 부호화를 위한 변화화소 검출기 | |
| JPH053186B2 (ja) | ||
| JPH04270569A (ja) | 画像処理装置におけるデータ圧縮方式 | |
| JP3260862B2 (ja) | パラレルデータ伝送装置 | |
| JP2536489B2 (ja) | 圧縮デ−タ復号化装置 | |
| JPS60117879A (ja) | フィルビット除去回路 | |
| JPS60194671A (ja) | ランレングス符号化装置 | |
| JPS60253372A (ja) | 画信号符号化方式 | |
| JP2536490B2 (ja) | ランレングス符号化装置 | |
| JPH0352055Y2 (ja) | ||
| JPH0432586B2 (ja) | ||
| JPS59218072A (ja) | 画像処理装置 | |
| JPS614371A (ja) | 画像イメ−ジ変換回路 | |
| JPS6174458A (ja) | フアクシミリ符号解読回路 | |
| JPH04213222A (ja) | 不等長符号データの復号化回路 |