JPS614371A - 画像イメ−ジ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像通信の画像イメージ変換回路に関する。

特に、画像イメージが圧縮符号化された符号が復号され
た原画像イメージの２値表現のラン長を原画像イメージ
に変換する回路に関するものである。

〔従来の技術〕

従来、圧縮符号化された画像イメージは２値表現のラン
長に復号された後に、シフトレジスタなどを用いて１ビ
ツトずつシフトし、出力バッファ’　　　　　　　（Ｄ
Ｙ　ｙ　ｈａｔ、：＋　ｌｑｔ：ＰＲＴ：ｔＪ！ｒカ’
、ｙ７７に：＊１２ｈｔ、ことにより原画像イメージに
変換されている。したがって、原画像イメージに変換す
るためにはラン製分のシフト動作が必要であり、出力バ
ッファに原画像イメージを形成するための時間が非常に
長く、画像イメージの出力の応答性が悪くなる欠点があ
った。

〔発明が解決しようとする問題点〕

本発明は、復号されたラン長から原画像イメージに変換
するときに全てシフト動作によることなく、比較的長い
ラン長に対しては出力バッファのビット長単位でも変換
できる応答性の良い画像イメージ変換回路を提供するこ
とを目的とする。

〔問題点を解決するための手段〕

本発明は、入力する画像イメージが圧縮符号化された符
号を一時格納する符号化コートバッファと、この符号化
コードバッファから読出された信号を上記画像イメージ
の２値表現のラン長に復号する復号器と、この復号器に
より復号された２値表現のラン長を格納するシストレジ
スタと、ｎビット長（ｎは２以上の整数）単位毎に書込
パルスを出力するバッファ書込手段と、上記シフトレジ
スタの並列出力を上記書込パルスに従ってｎビット長単
位で出力する出力バッファと、上記復号器からの復号さ
れた２値表現のラン長をｎ進数で計数し、上記書込パル
スがキャリ入力に接続されたカウンタと、このカウンタ
の計数値が所定値以下であることを検出する検出手段と
、上記復号器からの復号終了信号を入力して、上記カウ
ンタに与える計数イネーブル信号と、上記シフトレジス
タに与える制御信号と、ｎビット毎に上記バッファ書込
回線に与える書込パルスとを発生し、上記検出手段の出
力信号を入力して上記復号器に復号の制御信号を出力す
る制御手段とを備えた画像イメージ変換回路において、
第一のレジスタと、数ｎから上記第一のレジスタの蓄積
内容を減じる減算手段と、上記カウンタの所定の下位桁
の数と上記第一のレジスタの蓄積内容とを加える加算手
段と、この加算手段の出力を一時格納し、上記制御手段
にキャリ端子が接続され、このキャリ端子に出力信号が
ないときにはその蓄積内容を上記第一〇レジスタに出力
する第二のレジスタと、上記制御回路により制御され、
上記減算手段からの出力と上記第二のレジスタの蓄積内
容とを選択する選択手段と、この選択手段の出力を一時
格納し、その値が“「０」になったとき上記バッファ書
込手段に反転信号を出力するシフトカウンタとを備えた
ことを特徴とする。

〔作用〕

本発明は、画像イメージ変換開始のときには、ｎ　（出
力バッファのビット長）か゛ら第一のレジスタの値、す
なわち前回復号されたラン長の内ｎビット長に達しない
で残されたラン長を減算手段で減じた値だけシフトカウ
ンタで計数して復号されたラン長を１ピントずつシフト
して変換し、それ以後は、ｎビット長単位で変換し、変
換終了に当たっては、今回復号したラン長の所定下位桁
の数に上記第一のレジスタの値を加算手段で加えて第二
のレジスタに格納し、キャリ信号があるときはｎビット
長単位で変換し、ｎに達しない値だけ上記シフトカウン
タで計数して復号されたラン長を１ビツトずつシフトし
てシフトレジスタに格納した後に、上記第一のレジスタ
に格納することにより、画像イメージの変換を全て１ビ
ツトずつのシフト動作によることなく、比較的長いラン
長に対しては出力バッファのビット長単位で変換するこ
とができ画像イメージの出力の応答性を良くすることが
できる。

〔実施例〕

本発明の実施例について図面を参照して説明する。表は
画像イメージの白または黒のラン長と圧縮されたＭｏｄ
ｉｆｉｅｄ　Ｈｕｆｆｍａｎ　（以下、ＭＨコードと称
する。）との関係の一例を示す。

（以下本頁余白） 表（ａｌ （以下本頁余白） 表（ｂｌ ＭＨコードは一つのラン長が「０」ビットから「６３」
ビットまでは表（ａｌに示すＴｅｒｍｉｎａｔｉｎｇコ
ード（以下、７Ｍコードと称する。）で構成し、「６４
」ビットからｒ１７２８Ｊビットまでは表Ｌ：ｂ）に示
すＭａｋｅ　ｕｐコード（以下、ＭＵコードと称する。

）と７Ｍコードとの組合せで構成している。

図は本発明一実施例画像イメージ変換回路のブロック構
成図である。図において、画像イメージのＭＨコードが
ＭＨコードバッファ１に入力され、ＭＨコードバッファ
１は復号器２によりスキャンされる。復号器２から一つ
のＭＨコードの復号終了の信号が信号線Ｃ，を介して制
御回路３に接続され、制御回路３から信号線１２を介し
て制御信号がカウンタ４〜６に接続される。復号器２か
らＭＨコードが復号された２値表現のラン長のビット数
がカウンタ４〜６で計数される。

ここで本発明の特徴とするところは、一点鎖線で囲まれ
た画像イメージ変換開始時および終了時のシフト部分で
ある。レジスタ７から前回復号され−た画像イメージで
ｎビット長単位（この実施例では「１６」とする。）に
不足のため出力されず残っているラン長のビット数ｐが
減算器８の一方の入力と加算器９の一方の入力とに接続
される。

カウンタ６の蓄積内容が加算器９の他の入力に接続され
、加算器９の出力はレジスタ１０に接続される。

出力するビット長単位の「１６」が減算器８の他の入力
に接続され、減算器８の出力ｒ１６−ｐＪが選択器１１
の一方の入力に接続される。選択器１１の出力はシフト
カウンタ１２の一方の入力に接続される。制御回路３か
ら制御線１１．を介して制御信号がシフトカウンタ１２
の他の入力とシフトレジスタ１３の制御入力とに接続さ
れる。復号器２からの１ビツトずつシフトされた出力が
シフトレジスタ１３のシリアル人力Ｓｌに接続される。

シフトカウンタ１２の計数値が「０」になるとシフトカ
ウンタ１２から反転された出力がバッファ書込回路１４
の一方の入力に接続され、バッファ書込回路１４の書込
信号が信号線１４を介して出力バッファ１５の制御入力
と制御回路３とカウンタ５のキャリ入力に接続される。

シフトレジスタ１３の出力が化カバソファ１５に接続さ
れる。復号器２から１１６」ビット長単位の出力がシフ
トレジスタ１３のパラレル人力ＰＩに接続され、制御回
路３から信号線１５を介して−書込パルスの制御信号が
バ・シファ書込回路１４に接続される。カウンタ４．５
の値は検出器１６に接続され、検出器１６から「０」検
出信号が信号線β。

を介して制御回路３に接続される。制御回路３から信号
線β７を介して制御信号がレジスタ１０の入力ＣＨに接
続され、レジスタ１０の出力ＣＹから信号線１８を介し
てキャリ信号が制御回路３に接続される。レジスタ１０
の蓄積内容が信号線β、を介してレジスタ７と選択器１
１の他の入力に接続される。制御回路３から信号線１１
゜を介して制御信号が選択器１１に接続される。制御回
路３から信号線！、を介して制御信号が復号器２に接続
され、次のＭＨコードがスキャンされる。

このような構成の画像イメージ変換回路の動作について
説明する。ＭＨコードバッファ１には出力しようとする
画像イメージのＭＨコードが格納されており、復号器２
はＭＨコードバッファ１をスキャンして表に示すＭＵコ
ードとＴＭコードとの組合せ、またはＴＭコードのみの
２値表現されるラン長に復号する。ＭＵコードとＴＭコ
ードとが組合わされて復号される場合には各々の和が画
像イメージのラン長である。

一つのＭＨコードの復号の終了を検出した制御回路３は
復号器２からのラン長をカウンタ４〜６に格納し、かつ
レジスタ７の値とカウンタ６の値との和を取る加算器９
の出力をキャリ信号とともにレジスタ１０に格納する。

レジスタ７には前の復号された画像イメージデータで化
カバソファ１５のビット長「１６」に満たないために化
カバソファ１５に書込まれないでシフトレジスタ１３に
残っている値ｒｐＪが格納されている。　　　− まず、ＭＵコードとＴＭコードとの組合せで復号された
場合について説明する。選択器１１で減算器８の出力ｒ
１６−ｐＪが選択され、制御回路３はこれをシフトカウ
ンタ１２に格納し、格納した値が「０」になるまで復号
器２がら出力される２値表現のラン長を１ビツトずつシ
フトしてシフトレジスタ１３のシリアル入力ＳＩにシフ
ト入力する。シフトカウンタ１２から出力するキャリ信
号によってバッファ書込回路１４から書込パルス７！４
が発生し、シフトレジスタ１３の出力が化カバソファ１
５に書込まれると同時にカウンタ３．４の値は「１」減
じられる。

シストレジスタしたデータの化カバソファ１５への書込
みが完了すると、制御回路３はシフトレジスタ１３のパ
ラレル入力ＰＩに接続されているデータをシフトレジス
タ１３に格納した後に、カウンタ４．５の値がｒＯＪに
なったことを検出器１６で検出されるまでバッファ書込
回路１４に書込パルス７！４を出力させる。「０」が検
出されると、レジスタ１０に格納されているキ＋り信号
゛が「１」であればさらにバッファ書込回路１４に書込
パルスを出力させ、またキャリ信号がｒＯＪの場合には
直ちにレジスタ１０の値をレジスタ７に格納すると同時
に選択器１１を切換えてレジスタ１ｏの値をシフトカウ
ンタ１２に格納してその値がｒＯＪになるまでシフトレ
ジスタ１３のシスト入力ＳＩにシフトする。なお、この
ときにはバッファ書込回路１４は書込パルスβ４を出力
しないように制御して一つのラン長の画像イメージへの
変換および化カバソファ１５への書込みが終了し、次の
ＭＨコードのラン長の復号を復号器２に要求する。

次に７Ｍコードのみの場合について説明するが、このと
き復号器２からはＭＵコードは「０」で出力される。カ
ウンタ４．５の値が「０」より大きい場合には上述のＭ
Ｕコードと７Ｍコードとの組合せで復号レジスタ場合と
同じように動作し、「０」の場合には上述でカウンタ４
．５の値が「０」りなったことを検出器１６で検出され
た以後と同様に動作するので詳しい説明は省略する。

以上のような動作を複数ドツトラインに対して繰返すこ
とにより出力バッファには出力しようとする画像イメー
ジが形成される。

以上説明したように、復号されたラン長を画像イメージ
に変換するために全てをシフト入力動作によることなく
、出力バッファのビット長以上のラン長に対してはビッ
ト長単位で画像イメージに変換できることがわかる。

なお、この実施例で用いた検出器１６はコンパレータ回
路、減算器８および加算器９はフルアダ回ｆ　　　　　
　路、シフトカウンタ１２はパイナリカウンク回路、お
よび選択器１１はマルチプレクサ回路によるなど一般的
な論理素子および論理回路により構成することができる
。

〔発明の効果〕

以上説明したように、本発明は、ＭＨコードが復号され
たラン長から画像イメージに変換するために全てをシフ
ト動作によることなく、比較的長いラン長に対しては出
力ハノファのビット長単位で変換することができる優れ
た効果がある。したがって、画像イメージの出力の応答
性が良くなる利点がある。

【図面の簡単な説明】

図は本発明一実施例画像イメージ変換回路のブロック構
成図。 １・・・ＭＨコードバッファ、２・・・復号器、３・・
・制御回路、４．５．６・・・カウンタ、７．１０・・
・レジスタ、８・・・減算器、９・・・加算器、１１・
・・選択器、１２・・・シフトカウンタ、１３・・・シ
フトレジスタ、１４・・・バッファ書込回路、１５・・
・出力バッファ、１６・・・検出器。

Claims (1)

【特許請求の範囲】
1. （１）入力する画像イメージが圧縮符号化された符号を
   一時格納する符号化コードバッファと、この符号化コー
   ドバッファから読出された信号を上記画像イメージの２
   値表現のラン長に復号する復号器と、 この復号器により復号された２値表現のラン長を格納す
   るシストレジスタと、 ｎビット長（ｎは２以上の整数）単位毎に書込パルスを
   出力するバッファ書込手段と、 上記シフトレジスタの並列出力を上記書込パルスに従っ
   てｎビット長単位で出力する出力バッファと、 上記復号器からの復号された２値表現のラン長をｎ進数
   で計数し、上記書込パルスがキャリ入力に接続されたカ
   ウンタと、 このカウンタの計数が所定値以下であることを検出する
   検出手段と、 上記復号器からの復号終了信号を入力して、上記カウン
   タに与える計数イネーブル信号と、上記シフトレジスタ
   に与える制御信号と、ｎビット毎に上記バッファ書込回
   路に与える書込パルスとを発生し、上記検出手段の出力
   信号を入力して上記復号器に復号の制御信号を出力する
   制御手段とを備えた画像イメージ変換回路において、 第一のレジスタと、 数ｎから上記第一のレジスタの蓄積内容を減じる減算手
   段と、 上記カウンタの所定の下位桁の数と上記第一のレジスタ
   の蓄積内容とを加える加算手段と、この加算手段の出力
   を一時格納し、上記制御手段にキャリ端子が接続され、
   このキャリ端子に出力信号がないときにはその蓄積内容
   を上記第一のレジスタに出力する第二のレジスタと、 上記制御回路により制御され、上記減算手段からの出力
   と上記第二のレジスタの蓄積内容とを選択する選択手段
   と、 この選択手段の出力を一時格納し、その値が「０」にな
   ったとき上記バッファ書込手段に反転信号を出力するシ
   フトカウンタと、 を備えた ことを特徴とする画像イメージ変換回路。