JPS59155944A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59155944A JPS59155944A JP58031208A JP3120883A JPS59155944A JP S59155944 A JPS59155944 A JP S59155944A JP 58031208 A JP58031208 A JP 58031208A JP 3120883 A JP3120883 A JP 3120883A JP S59155944 A JPS59155944 A JP S59155944A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- element isolation
- isolation region
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012212 insulator Substances 0.000 claims abstract description 3
- 230000010354 integration Effects 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000002344 surface layer Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 15
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ＭＯＳ形などの半導体集積回路を製造する
方法に関し、特に半導体基板の一主表面上釦形成される
素子分離領域を利用して配線を形成する際にその集積度
をあげて基板表面の千理化を行うことができる半導体装
置の製造方法に関するものである。
方法に関し、特に半導体基板の一主表面上釦形成される
素子分離領域を利用して配線を形成する際にその集積度
をあげて基板表面の千理化を行うことができる半導体装
置の製造方法に関するものである。
一般に、ＭＯＳ形などの半導体集積回路においては、益
々高集積化の要求が厳しくなシ、パターンの微細化が進
んでいる。特に半導体基板上の素子間を分離する素子分
離領域の微細化は高集積化をはかるうえで極めて重要と
なり、従来よシ種々の素子分離法が提案されている。
々高集積化の要求が厳しくなシ、パターンの微細化が進
んでいる。特に半導体基板上の素子間を分離する素子分
離領域の微細化は高集積化をはかるうえで極めて重要と
なり、従来よシ種々の素子分離法が提案されている。
ところで、従来広く量産技術として使用されてきた選択
酸化法による素子分離法を利用して配線を作製する場合
、第１図に示すように、半導体基板（１１の一生表面上
に素子分離領域（２）を形成し、この素子分離領域（２
）上に配線（３）を被着して形成する方法がとられてい
る。
酸化法による素子分離法を利用して配線を作製する場合
、第１図に示すように、半導体基板（１１の一生表面上
に素子分離領域（２）を形成し、この素子分離領域（２
）上に配線（３）を被着して形成する方法がとられてい
る。
しかしながら、かかる従来の方法では、素子分離領域（
２）の横方向の酸化が大きく微細化が困難になるととも
釦、それに加えて基板表面上の配線（３）との段差が大
きくなるため、微細加工上、高集積化および平坦化が損
われるという問題があった。
２）の横方向の酸化が大きく微細化が困難になるととも
釦、それに加えて基板表面上の配線（３）との段差が大
きくなるため、微細加工上、高集積化および平坦化が損
われるという問題があった。
この発明は、以上の点に鑑みてなされたもので、半導体
基板の一生表面上に形成される素子分離領域内に配線を
埋設して形成することにより、集積度をあげて基板表面
の平均化を可能にした半導体装置の製造方法を提供する
ものである。
基板の一生表面上に形成される素子分離領域内に配線を
埋設して形成することにより、集積度をあげて基板表面
の平均化を可能にした半導体装置の製造方法を提供する
ものである。
以下、この発明の実施例を図に基づいて説明する。
第２図はとの発明の一実施例による半導体装置の製造方
法を説明するための工程断面図であり、第２図において
第１図と同一または相当部分は同一符号を付しである。
法を説明するための工程断面図であり、第２図において
第１図と同一または相当部分は同一符号を付しである。
この実施例では、第２図に示すように、シリコンウェハ
などからなる半導体基板（１１の一主表面上に、通常の
選択酸化法にて酸化シリコンなどの絶縁物による素子分
離領域（２）を形成する。ついで、この素子分離領域（
２）の一部をエツチング加工して所定パターンの配線用
溝（４）を形成した後、この溝（４）をポリシリコン、
モリ７゛デン、シリサイドあるいはアルミニウムなどの
配線材料（３ａ）にて埋め込み、その表面に前記配線材
料（３ａ）を被覆すべく上記酸化シリコンなどの絶縁物
を形成することにより、素子分離領域（２）内に配線（
３）を埋設して作製したものである。
などからなる半導体基板（１１の一主表面上に、通常の
選択酸化法にて酸化シリコンなどの絶縁物による素子分
離領域（２）を形成する。ついで、この素子分離領域（
２）の一部をエツチング加工して所定パターンの配線用
溝（４）を形成した後、この溝（４）をポリシリコン、
モリ７゛デン、シリサイドあるいはアルミニウムなどの
配線材料（３ａ）にて埋め込み、その表面に前記配線材
料（３ａ）を被覆すべく上記酸化シリコンなどの絶縁物
を形成することにより、素子分離領域（２）内に配線（
３）を埋設して作製したものである。
このように、上記実施例の方法によると、素子分離領域
（２）内に配線（３）を埋設し、て形成することにより
、配線（３）が従来のように素子分離領域（２）上、よ
り突出して配置されることがなくなり、したがって、集
積度が向上するとともに、基板表面が平均化される利点
を有する。
（２）内に配線（３）を埋設し、て形成することにより
、配線（３）が従来のように素子分離領域（２）上、よ
り突出して配置されることがなくなり、したがって、集
積度が向上するとともに、基板表面が平均化される利点
を有する。
第３図はこの発明の他の実施例を示す第２図相当の工程
断面図であり、第２図との異なる点は、素子分離領域を
形成するのに選択酸化法を用いず、半導体基板（１）の
−主表面をエツチング加工した後素子分離領域（２）を
形成し、その中へ配線（３）を埋設して形成することに
ある。この方法では、第２図の実施例のものに比べて、
さらに高集積化および平坦化を向上させることができる
。
断面図であり、第２図との異なる点は、素子分離領域を
形成するのに選択酸化法を用いず、半導体基板（１）の
−主表面をエツチング加工した後素子分離領域（２）を
形成し、その中へ配線（３）を埋設して形成することに
ある。この方法では、第２図の実施例のものに比べて、
さらに高集積化および平坦化を向上させることができる
。
以上説明したように、この発明に係る半導体装置の製造
方法によれば、素子分離領域の中に配線を埋設して形成
することによシ、高集積化が達成できるとともに、基板
表面を平均化することができるなど、微細加工上すぐれ
た効果がある。
方法によれば、素子分離領域の中に配線を埋設して形成
することによシ、高集積化が達成できるとともに、基板
表面を平均化することができるなど、微細加工上すぐれ
た効果がある。
第１図は従来方法の説明に供する工程断面図、第２図は
この発明の一実施例による半導体装置の製造方法を説明
するための工程断面図、第３図はこの発明の他の実施例
を示す第２図相当の工程断面図である。 ＋１１・・・・半導体基板、（２）・・・・素子分離領
域、（３）・・・・配線、（４）・・・・溝。 代理人 葛 野 信 − 第 １ ノ 第２図 第１頁の続き ０発 明 者 栄森貴尚 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内
この発明の一実施例による半導体装置の製造方法を説明
するための工程断面図、第３図はこの発明の他の実施例
を示す第２図相当の工程断面図である。 ＋１１・・・・半導体基板、（２）・・・・素子分離領
域、（３）・・・・配線、（４）・・・・溝。 代理人 葛 野 信 − 第 １ ノ 第２図 第１頁の続き ０発 明 者 栄森貴尚 伊丹市瑞原４丁目１番地三菱電 機株式会社エル・ニス・アイ研 究所内
Claims (1)
- 半導体基板の一生表面上に絶縁物による素子分離領域を
形成し、この素子分離領域内に配線を埋設して形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031208A JPS59155944A (ja) | 1983-02-25 | 1983-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031208A JPS59155944A (ja) | 1983-02-25 | 1983-02-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59155944A true JPS59155944A (ja) | 1984-09-05 |
Family
ID=12325004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58031208A Pending JPS59155944A (ja) | 1983-02-25 | 1983-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155944A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61180455A (ja) * | 1985-02-05 | 1986-08-13 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
| JPS61194849A (ja) * | 1985-02-25 | 1986-08-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPH01117058A (ja) * | 1987-10-29 | 1989-05-09 | Nec Corp | 半導体記憶装置 |
| JPH02102554A (ja) * | 1988-10-11 | 1990-04-16 | Nec Corp | 半導体集積回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4914397A (ja) * | 1972-05-31 | 1974-02-07 | ||
| JPS4929779A (ja) * | 1972-07-18 | 1974-03-16 | ||
| JPS56146247A (en) * | 1980-03-25 | 1981-11-13 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS584944A (ja) * | 1981-06-30 | 1983-01-12 | Seiko Epson Corp | 半導体集積回路の製造方法 |
-
1983
- 1983-02-25 JP JP58031208A patent/JPS59155944A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4914397A (ja) * | 1972-05-31 | 1974-02-07 | ||
| JPS4929779A (ja) * | 1972-07-18 | 1974-03-16 | ||
| JPS56146247A (en) * | 1980-03-25 | 1981-11-13 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS584944A (ja) * | 1981-06-30 | 1983-01-12 | Seiko Epson Corp | 半導体集積回路の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61180455A (ja) * | 1985-02-05 | 1986-08-13 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
| JPS61194849A (ja) * | 1985-02-25 | 1986-08-29 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JPH01117058A (ja) * | 1987-10-29 | 1989-05-09 | Nec Corp | 半導体記憶装置 |
| JPH02102554A (ja) * | 1988-10-11 | 1990-04-16 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4735679A (en) | Method of improving silicon-on-insulator uniformity | |
| JP3006425B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1145868A (ja) | 半導体集積回路装置の製造方法 | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| JPS59155944A (ja) | 半導体装置の製造方法 | |
| US6613643B1 (en) | Structure, and a method of realizing, for efficient heat removal on SOI | |
| JPH05299497A (ja) | 半導体装置およびその製造方法 | |
| KR100278488B1 (ko) | 반도체 장치의 제조방법 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| JPH0964182A (ja) | 半導体集積回路装置およびその製造方法 | |
| TW541661B (en) | Three-dimensional device structure applied in logic circuit of embedded memory and manufacturing method thereof | |
| JPS59155943A (ja) | 半導体装置の製造方法 | |
| KR100248811B1 (ko) | 반도체 소자 제조 방법 | |
| JPH03177072A (ja) | 半導体装置及びその製造方法 | |
| JPH0582637A (ja) | 半導体装置 | |
| KR100444016B1 (ko) | 반도체 소자 형성방법 | |
| TW586163B (en) | Method for producing triple oxide layer | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| KR20000027651A (ko) | 에스오아이(soi)구조를 갖는 반도체 소자 제조방법 | |
| JP2001267318A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001085512A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001189379A (ja) | 半導体装置及びその製造方法 | |
| JPH1140562A (ja) | 半導体集積回路及びその製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 |