JPS59155898A - エンベロープ発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は多音合成楽器における波形エンベロープの生成
に関するものである。

本発明は本発明者による出願中の１９７５年８月１１日
出願に係る米国特許出願第６０３，７７６号「複音シン
セサイザー」（％願昭５１−９３５１９　）および１９
７５年１０月６日出願に係る米国特許用願第６１９゜６
１５号「鍵盤スイッチ検出と割当装置」（特願昭５１−
１１０６５２）に関連するものである。

楽音の音色にとって不可欠な成分を与えるためにコント
ロールされなければならないのは、楽音波形の高調波的
構成のほかに波形のエンベロープ（ｅｎｖｅｌｏｐｅ）
であるということは十分に立証されている。谷種のエン
ベロープの形が使用されており、そしてその選択はその
楽器で演奏される音楽の型式咳よるものである。速い、
或は経径なポピユラー音楽は、音のアタック（ａｔｔａ
ｃｋ　）は突然スタートシ、レリーズ（ｒｅｌｅａｓｅ
）は突然ストップするように演蚕されることが多い。電
子オルガンの場合はパイプオルガンに似せるために、音
のエンベロープを前縁においては徐々に増加し、後縁に
おいては徐々に減少するように、楽音のアタックとレリ
ーズ全シュミレートすることが望ましい。音響的な楽器
に似せるように設計された楽音シンセサイザの場合は、
徐々に増加するアタックの後に、ｃａｙ　）があるのが
普通である。ヲの振幅は対応する鍵が圧下されている間
は持続する。鍵が復旧されると、音のエンベロープは次
第に減少してゼロ値にレリーズする。アナログタイプの
楽音発生器の場合、エンベロープ波形全発生するために
抵抗￥Ｊ−’ｊｉｋ′ネットワークが普通使用されてい
る。

ワトソンその他の人々は、米国特許第３，６１０，８０
５号において、デジタル電子オルガンのためのアタック
とディケイの１万式を開示した。そこではアタック或は
ディケイの持続時間は、楽音周波数に無関係な速度を有
する計時（ｔｉｍｅｄ）パルス、或は特定の楽音周波数
の周期ないしその一周期のいずれかを選択してカウント
できるカウンタによってコントロールされるようになっ
ている。本質的には、カウンタはアタックまたはディケ
イに対する振幅対時間のグラフにおける横座標全決定す
る役目をする。縦座標すなわちグラフの振幅のスケール
は、カウンタによってアクセスされる固定メモリに蓄積
されている多数の振幅スケール７アクタによって与えら
れる。スケールファクタは要求に応じて固定メモリがら
読み出されて乗算器に供狩される。乗算器はデジタル電
子オルガンの楽音発生器メモリからデジタルのサンプル
を第２の入力として受は取り、乗算器はこれら２人力の
積をつくって楽音波形の前縁部と後縁部の大きさ全部め
る。出願された実施態様においては、アタックモードに
入ったときカウントが開始される。アタックシステムが
停止されていない限り、正のアタックが与えられ、この
場合カウンタは鍵が圧下を持続するか否かにかかわらず
アタックを完了するよう強制されている。

電子楽器ＶＣおいて”−９−、ｘティア　”　（ｓｕｓ
ｔａｉｎ）％性を持つのが望ましいことが多い。これに
よって打鍵された音が比較的長いレリーズ時間全選択的
に与えられることになる。゛サスティン′″機龍の目的
は鍵が開放された後に、楽音を徐々に消滅させることで
ある。通常は上部鍵盤のような、楽器の一つの部分だけ
がいがなる与えられた時間にも′°サスティン″モード
で作動する。なぜならはデジタルタイプの多数の楽音発
生器のうちで限られた数の楽音発生器だけが利用可能な
ので、パサステインｎ　ｆ、使用中にもしも演奏者がグ
リザンド（ｇｌｉｓｓａｎｄｏ　）効果を生ぜしめるた
めに、１本の指または倒木かの指を鍵盤上に走らせて、
いくつかの音全非常に速く連続的に打鍵すると問題が生
じる。〃・かる゛事態においては利用可能な楽音発生器
は非常に速く全部割り当てられて、それ以上いくら打鍵
しても無駄になるだろう。すなわち鍵が圧下されても音
が出ないのである。

ドイツチェは米国特許第３　、６１’０　、８０６号に
おいて、すべての楽音発生器が現に割り当てられている
事態において゛サスティン″モードを使用した場合に、
ディケイ継続時間の自動的変化を与える、デジタル楽音
発生器のための適応性サスティン特性を開示している。

全部の楽音発生器が割り当てられると１ばちに、システ
ムは自動的に適応性ザステインモードに入る。この場合
パサヌテイン″効果を有するデビジョンにある鍵に関連
して割り当てられ、かつ最も長いレリーズ継続時間を有
する波形を供給している楽音発生器は血ぢに、長いレリ
ーズ（すなわち正規の゛サスティン″）から比較的短か
いレリーズ（これはパサステイン″′の使用がなければ
正規のレリーズであろう）に切り換えられる。この動作
は次の音の要求に対する楽音発生器の割当において、楽
音発生器の利用度を向上させる。

エンベローブ制御の目的でスクールファクタを供給する
ために固定メモ＋７　ｉ使用することには限界がある。

なぜならけ系材シンセサイザによって要求される厳密な
エンベロープ制御を満足させるためには大きなメモＩ）
　’ｌｃ必要とするからである。

本発明は音楽波形のエンベロープ形状を制御するために
楽音発生器によって用いられるべき振幅関数を発生する
ものである。発生器は繰り返しくｒｅｃｕｒｒｅｎｃｅ
　）法則で動作し、振幅関数のフェーズ（ｐｈａｓｅ）
の谷ステップに対し新しいポイントハ、先行するポイン
トから発生される。振幅関数は状態のフェーズに分割さ
れ、それは第２図に示されるごとく振幅ｒＩ１．ｌ数の
アタック、ディケイおよ７−・ズ領域の部分音あられし
ている。繰如返し演算は異なる状態フェーズに対し変更
される。１個の単一振幅関数発生器が多数の楽音発生器
のためにエンベコープ関数を発年するために配分される
といった方法で、読み出し■、き込みメモリが振幅とフ
ェーズの状態情報を蓄積するために使用される。

周波数調整可能なタイミングクロックの集合が使用され
ていて、谷状態フェーズに対し独立のタイミングが利用
できる。使用されている繰り返し２演其はエンベロープ
のサスティン領域の高さを測定する単一のパラメータＨ
を営んでいる。（サスティン領域はディケイ領域に続く
ものであり、それは時におそいテイケイタイミングク°
ロックが使用される効果を示す５サステイン″の飴と混
同される。）Ｈの値は調整可能なタイミングクロックと
協同して、第１７図に示されているようにエンベロープ
の広範囲な変化を生じることができる３、エンベコープ
関数の変化は通常はＳ字状（ｓ　ｉｇｍｏ　ｔｄａｌ　
）の形である。もしも非常に速いタイミングクロックが
使用されかつＨ＝１であると、第１７ａ図のような非常
に突発的な形が生じる。第１７ｂ図はＨ−１と、よりお
そいタイミングクロッグに対する、通常のオルガンのア
タックである。第１７Ｃ図ＵＨ＝百に対応するものであ
シ、楽音シンセサイザにおいて使用される典型的なエン
ベローツノオルバーシュート曲線ヲ示している。第１７
ｄ図はｆ（＝０を用いて得られるものであり、周知のピ
アノの曲線である。非常に速いアタックが使用され、そ
してデ、イケイは２つの速度を有している。ディケイの
第２のフェーズｉｌ！ｌｌ：第１のフェーズのそれより
もよりおそい速度で計時されている。

別の実施手段が記述されている。そこではＨの値の予め
選択された群に対して、繰り返し演算は制御ロジックと
協同して２進シフトによって迅速に実行される。

振幅をフェーズ状態領域に分割することは、正のアタッ
クを実現するための単純化された手段を可能に゛する。

音楽システムによる利用全目的とする振幅関数発生器を
提供することは本発明の１目的である。

そこでは関数のステップが先行するステップの反復的演
算によって得られ、かつ単一の制御可能なパラメータ値
が形状の多様性のために振幅関数を変化できる。

目動的なレリーズモードを提供することは第２の目的で
ある。それによって、すべての利用可能な楽音発生器が
割シ当てられてし゛まった場合に錐盤スイッチをさらに
作動すると、楽音発生器の１つの迅速なレリーズを自動
的に生ぜしめる。レリーズされる楽音発生器の選択は、
予め選ばれたフェーズ状態の優先性によって決定される
。

以下の詳細な説明は本発明を実施する上で現在考えられ
る最良の態様に関するものである。本説明は限定的な意
味ＶＣＫされるべきでなく、それは単に本発明の一般的
原理全説明する目的でなされたにすぎない。なせならば
不発′明の範囲は附記された特許請求の範囲によって最
もよく定められるからである。最初に述べられた本発明
の形式に帰する＋１４造的および動作的特性は、かがる
特性が明らかに適用不ｉＪＪ’能でない限シ、或は特別
な例外が設けられない限り後に述べられた形式にも贅だ
帰せられるであろう。

第１図のＡＤＳＲエンベロープ発生器１０は、振幅利用
手段１１ヲ経て多音電子楽器での利用のために、振幅対
時間関数を・発生するように動作するっ第２図はライン
１２を経て振幅利用手段に供給される典型的な振幅対時
間関数を図示している。第２図に示された振幅関数は、
７つの振幅フェーズ状態から構成される４つの領域に通
常分割される。振幅フェーズ状態１と２は振幅関数のア
タック領域全構成する。振幅フェーズ状態３と４は振幅
関数のディケイ領域’ｆｒ’Ｊ成する。振幅フェーズ状
態５と６は振幅関数のレリーズ領域全構成する。振幅フ
ェーズ状態４の終りから振幅フェーズ状態５の始めまで
のびている振幅関数の領域は、振幅関数のサスティン領
域全構成する。フェーズ状態ゼロは割り当てられていな
い楽音発生器に対応する。振Ｉｍ関数は特に楽器のこれ
らのサブシステムにおいて、通常、エンベコープ関数と
される。そこでは振幅関数は音楽波形の振幅全俊訓する
ために使用されている。

後述のごとくアタック、ディケイ、およびレリーズ領域
は、各領域の成分フェーズに相等する計算の演算方式を
実行することによって発生せしめられる。第１図に示さ
れたシステム１ｏの回路は次の関係によって数１１ηに
１゛算することによって動作する。

フェーズ１　：　Ａ’＝２Ａ　　　　　　　　　（式１
）フェーズ２　：　Ａ’＝Ａ／２　＋　１／２　　　　
　（式２）フェーズ３　：　Ａ’＝２Ａ−１（式３）フ
ェーズ４　：　Ａ’　＝Ａ／２　＋　Ｈ／２　　　　　
（式４）フェーズ５　：　Ａ’＝２Ａ−Ｈ（式５）フェ
ーズ６　：　Ａ’＝Ａ／２　　　　　　　　（式６）こ
こでＡは前の振幅であり、Ａ′は新しい値である。

ＡＩ）ＳＲエンベロープ発生器のために遂行しうる計算
の演算方式には幅広い多様性がるる。前述の関係式は便
利である。なぜならば演算を遂行すべきシステムが、振
幅関数上でどの特定のステップを計檜すべきか全示すメ
モ’Ｊ　ｋ全く必要としないからでちる。現在が曲線の
どのフェーズであるがの知識と、振幅の直前の値とが必
要とされるすべてである。

谷フェーズにおけるステップ数はシステムの設計で定壕
るパラメータであるが、２の幕数にフェーズを分割する
のが便利である。システムｌＯにおいては、谷フェーズ
はに＝４に対し２に一１ステップからなる。フェーズ１
は初期値Ａ。、＝２−Ｂ／２　で開始される。とこでＢ
＝２に−”−１である。Ｋ＝４に対して初期値Ａ。、：
１／２５６である。

第１表はフェーズ１．３分よび５の開始時、システｊ、
　１（１によって選択される初期振幅全記載したもので
ある。

第１衣 フェーズ　　　初期値 １　　　　　　、Ａｏ、：２−“／′ ３Ａｏｓ　””　”Ｏ，（１）Ｉ　） ｓ　　　　　　　Ａｏ５＝　Ｈ（，１−Ａｏｌ＞第２図
に示すごとく、Ｈは振幅関数のサヌティン領域の振幅で
ある。ｆ（は振幅関数の形を効果的に変えるために、演
奏８によって選ばれた入力バラメータである。

第１７に示されたデビジョン（ｄｉｖｉｓｉｏｎ）シフ
トレジスタ１３は２ビツトの長さのワードを含む循環シ
フトレジスタである。このワードは楽器上で現在演従さ
れている特定の音のオルガン（ｏｒｇａｎ）　ｙビ’）
Ｅ７’ｆｔ示す。一般に電子オルガンはアッパ（ｕｐｐ
ｅｒ　）　、　ｏワー（ｌ　ｏｖｅ　ｒ　）およびペダ
ル（ｐｅｄａｌ）デビジョンからなっている。これらの
デビジョンはまだ、そのオルガンがコンサート用まｆＣ
は教会用として設計されているときは、スェル（ｓｗｅ
ｌｌ）　。

グレー）　（ｇｒｅａｔ）およびペダルと呼ばれる。エ
ンベロープフエーズシフトレジスタ１４は３ビツトの長
さのワードを含むシフトレジヌクである。このワードは
現在演奏されている音の各々の振幅関数フェース状態を
示す。振幅シフトレジスタ１５　ｉ　１３ビツトの長さ
のワード全台むシフトレジスタである。このワードは演
奏されている音の各々に対する現在の振幅値である。

前述のシフトレジスタの谷々は同じ数のワード合金み、
この数は楽器の多音合成の能力に等しい。

数１２が艮好な選択でるり、演秦者の化プラス２本の足
の数に対応している。３個のシフトレジスタが１８ビツ
トの長さのワードを有する阜−のシフトレジスタに結合
されうる。別法としてシフトレジスタは読み出し書き込
みメモリによって置き換えることができる。

テビジョンシフトレジスタ１３　、エンベロープシフト
レジスタ１４および振幅シフトレジスタ１５はすべて同
期状態でアドレスされる。従って各々の音に対応するデ
ータは同時に読み出される。

デビジョンシフトレジスタ１３から読み田されたＤＩｌ
”、ｑ号はスケール選択部３５によって使用されて、そ
の振幅関数が数値計ｑされるべき現在の音に割や当てら
れたテビジョンに対応するＨの値全選択する。第１図の
システムｌＯにおいては、各々のデビジョンはＨのそれ
自身のスケール値を割り肖そられている。第３ａ図はシ
ステムブロックスケール選択部３５を構成する論理回路
會示すものであυ、後述される。

システムｌＯは式１から弐６１でによって与えられる関
数を次の一般化された形で数値計算する。

Ａ’＝ＫＡ＋Ｎ　　　　　　　　　　　（式７）ここで
八は先行の振揶数であシ、Ａ′は新しい振幅数である。

ぞして■（と、Ｎは第２表に示される。

第２表 フェーズ状態 フェーズ　　数５ｌｌＳ２ＳＩ　　　Ｋ　　　　Ｎ譬□
□−一一一一□−□□１−９−−−−−甲−リ噛ト□□
−ｏ　　　　　　　ｏｏｏ　　　　　（音は出ない）１
　　　　　　００１　　　　　２　　　　０２　　　　
　　０１０　　　　１／２　　　１／２３　　　　　　
０１１　　　　　２　　　−１４　　　　　　１００　
　　　１／２　　　　Ｈ／２５　　　　　　１０１　　
　　　２　　　−Ｈ６１１０１／２　　　　Ｏ Ｎ〜演算部１６はライン１５Ａを経て１■の選択された
値を、ライン１７を経てフェーズ状７＋Ｑｉ　Ｓ　＝Ｓ
ＩＳ２Ｓ８を受は取る。これらの値がらＮ−演算部１６
は第２表に示されｆｃ　Ｎの対応する値を決定する。第
４ａ図はシステムブロックＮ−演算部１６ｉ檜成する論
理回路を示すものであり、後述される。

２進シフト回路］９はライン１８を経て虫幅シフトレジ
スタ１５から読み出された振幅値Ａを受は取って、式７
に対応するＫＡｋ数値計算する。第２表はＫＡが振幅Ａ
（ｉあらｂす２進データの右又は左シフトのいずれかで
あること分水している。さらに右シフトが８の最小位ビ
ットの８１−０に対応し、左シフトが８１−１に対応し
ている。従って２進シフト回路１９は第５図に示される
普通の２進データシフト回路であり、後述される。

加算器２２はツイン２０を経てＮの値を、ライン２１を
経てＫＡＯ値全受は取って和Ａ’＝ＫＡ＋Ｎをライン２
：３−ヒに選択ゲート２４に対し出力する。もしも振幅
関数のフェーズ状態の間に推移が生じなければ、選択ゲ
ー１−２４　＆よライン２３上に入力したＡ′の値をラ
イン２５社？、子で像幅選択ゲート２６へ移送する。も
しもフェーズ状態の間に推移が生じたならば、選択ゲー
ト２４ニ二〇ニンベロー７゛フエーズイニシアライサ（
１ｎｉｔｉａｌ　１ｚｅｒ）　２７から受は取った初期
フェーズ状態振幅Ａｏｓ’ｔライン２５へ移送する。

フェーズ終期振幅プレディクタ（ｐｒｅｄｌｃｔｏｒ）
　２８は現在のフェーズ状態値Ｓと振ＩＷａ形状定数１
４　、！！：を受は取って、与えられたフェーズ状態の
終期に対する振幅に対応するＡＥの値を予言（ｐｒｅｄ
ｉｃｔ）する。

予言された値ＡＥはコンパレータ（ｃｏｍｐａｒａｔｏ
ｒ　）　２９に送られる。第６図はフェーズ終期振幅ブ
レディクタ２８を構成する論理回路を示すものであり、
後述される。

コンパレータ２９は振幅シフトレジヌク１５かう読み出
された現在の振幅値Ａを受は取って、Ａｋフェーズ終期
振幅グレデイクク２８によってつくられた値ＡＥと比較
する。もしもＡ　、！！ｌ−ＡＥＯ値が等しいと’ＹＥ
Ｓ”信号が発生する。第７図はコンパレータ２９を構成
する論理回Ｋを示すものでろり、後述される。

エンベロープフエーズイニシアライザ２７は現吊のフェ
ーズ状態数Ｓを受は取って、もしも”　ＹＥＳ　’″伯
号コンパレータ２９から受は取られると、！時定の振幅
曲称に対しまさに開始されようとしているフェーズのた
めに、初期値Ａｏｓ　ｋ伝送する。ＡＯ３の値は第１表
に示されているように選ばれる。第８図はエンベローブ
フエーズイニシアライザ２７を構成する論理回路金示し
、後述される。

振幅選択ゲート２６は新しい振幅値Ａ′が選択されるべ
きか、あるいは現在の振幅値Ａが保持されるべきか全決
定する。選択された値は振幅シフトレジスタ１５に蓄積
され、振幅利用手段１１によって利用できるようにされ
る。ＡまたはＡ′の選択はライン３０上でチェンジ（ｃ
ｈａｎｇｅ）検出器３１から受は取られたＣＨＡＮＧＥ
　”　　信号によって制御される。

チェンジ検出器３１はＡＤＳＲクロックからタイミング
クロック信号全党は取る。この信号は楽器の選ばれたデ
ビジョンのために振幅関数の谷フェーズの発生全計時す
る。エツジ（ｅｄｇｅ　）検出器がタイミングクロック
の移送が生じたか否かを決定するために用いられている
。かかる移送が検出されると’　ＣＨＡＮＧＥ　”信号
が発生して、振幅選択ゲー）　２６　ＶＣ伝送される。

第９図はチェンジ検出器３１を構成する論理回路を示す
ものであシ、後述される。

フェーズ増加部（ｉｎｃｒｅｍｅｎｔｅｒ）　３２　ｕ
エンベロープフェーズシフトレジスタ１４からＭｅみ出
されたフニーズ状態Ｓの現在の（ｉｆと、ＣＨＡＮＧＥ
信号と全党は取る。もしも’ＹＥＳ”信号がコンパレー
タ２９がらライン３３會経て受は取られ、またＣ）（Ａ
ＮＧＥ信号がチェンジ検出器３１から受は取られると、
Ｓが増加される。もしも“ＹＥＳ　″信号が存在しなけ
れば、ンエーズ状悪Ｓは増加されない。もとの値Ｓまた
はＳ＋１は移送されてエンベロープフェーズシ７トレジ
スタ１４１ｃ蓄積される。第１０図はフェーズ増加部３
２ヲ構成する論理回路全売すものであり、後述される。

シス７ム総括（ｅｘｅｃｕｔｉｖｅ）制御部３４は他の
ザブシステム（ｓｕｌ）ｓｙｓｔｅｍ）論理ブロックに
よって利用されるタイミ、ング信号とコントロールイぎ
一号全発生フーる。タイムスロット（ｔ　ｉｍｅｓｌｏ
ｔ　）が多音架音発生器における音のそれぞれに対して
つくられ、それに対して振幅関数が発生される。

第３表は振幅関数の谷フェーズ状態の谷ステップにおい
て発生した振幅Ａｋ記載している。振幅の記載値は式１
から弐６゛までに前記した関係に、第１表で与えられた
初期値を結合して数値計算された。ＨはＨ＝、およびＡ
Ｄ　Ｉ　　２　ｓ　ｓ　としてＡばれている。振幅はま
た１３ビツトからなる振幅ワードとして２進形式で示さ
れている。実際は、フェーズ４は、楽器の鍵盤上の音が
レリーズ低れたことが検知されてフェーズ５が呼び出さ
れるまで続く。

７エーズ４の継続期間は振幅は一定値を保つ。なぜなら
ば振幅ワードの有限のビット正確度（ａｃｃｕ−ｒａｃ
ｙ）の故に、第３表に示されるごとくステップ３２の後
は、それ以上の小さな変化を単純に無視するからである
。

第　３　表 １’　　＋　　＋／２５６　　ｏｏｏｏ、ｏｏｏｏ＋ｏ
ｏｏｏ　　４２５　５５０１５１２　　＋ｏ＋ｏｏｏｏ
ｏｏｏｏｏ。

ｊ　　２　１／１２８　　ｏｏｏａｎｏ＋ｏｏｏｏｏｏ
　　４　２６　２８８１５１２　　＋ｏｏ＋ｏｏａａｏ
ｏｏｏ。

＋　　ｓ　　＋／ｂａ　　　ｎｏｏｏｏ＋ｏｏｏｏｏｎ
ｏ　　４　２７　２７２１５ｊ２　　＋ｏｏｏ１ｎｏｏ
ｏｏｏｏ。

１４１／５２ｏｏｏｏ＋ｏｏｏｏｏｏｏｏ　　ａ　　２
８　２６ａ／ｓ＋２＋ｏｏｏｏ＋ｏｏｏｏｏｏ。

＋　　ｓ　　＋／１ｂ　　　ｏｏｏ＋ａｏｏｏｏｏｏｏ
ｏ　　４　２９　　ｚ６ｏ／ｓ＋２１０００００１００
００００１　６　　’Ｉ／Ｂ　　　ｏｏ＋ｏｏａｏｏｏ
ｏｏｏｏ　　４　５０　２５８１５＋２　１０００００
０１０００００１　７　　＋／４　　　ｏ＋ｏｏｏｏｏ
ｏｏｏｏｎｏ　　４　５１２５７１５１２　　＋ｏｏｏ
ｏｏｏｏ＋ｏｏｏ。

１ａ　　＋／２＋ｏｏｏｏｏｏｏｏｏｏｎｏ　　４　５
２２５６．５１５１２　１００００００００１０００２
　　　９　　３／４　　　　　　　＋＋ｏｏｏｏｏｎｏ
ｏｏｏ口２　１ｏ　　ｙ／ｓ　　　＋ｎｏｏｎｎｏｏｎ
Ｄｏｏ　　ｓ　　４ａｔ　２５５／１５＋２ａｍ＋ｎｎ
ｏｎｏ。

２月＋ｓ／＋６＋ｍｏｏｏｏｏｏｏｏｏ　５４０２２５
４１５１２０１ＮＮＮＯＯｎＯＯ２１２４１１１５２＋
１１１１００００００００　５　４０５　２５２７５１
２　０１１１１１１００００００２１５６３／６４　１
ＮＮ＋０００００００　５４０４２４Ｂ１５１２　０Ｈ
Ｈ１ｏＯＯＯＯＯ［］２　１＜　　＋ｚ７／＋ｚａ　ｍ
ｍ＋ｏｏｏｏｏｏ　　ｓ　　４ｏｓ　ｚ４ｏ／ｓ＋ｚ　
　ＯＮｌ＋００００００００２　　Ｉｓ　２５５／２５
６　Ｎ田川ａｏｏｏｏ　　５４０６２２４１５１２　０
１ＮＯＯＯＯＯＯＯＯＯ２１６５Ｎ１５１２１Ｎ１１Ｎ
ＮＯＯｏ０　５　４０７　１９２１５１２　　［１＋１
００００００００００−　３１ｙ　　ｓ＋１７ｓ１２＋
＋ｒ＋ｍ＋＋ｎｏｏｏ　　５　４０８　　＋２ａ／ｓ＋
２ｏ＋ｏｏｏｏａｏｏｏｏｏｎｓ　、＋ａ　　５＋ｏ／
ｓ＋２＋＋＋＋＋ｍａｏｏｏｏ’　　４　４０９　　＋
／ｓ　　　　００１００００００００００５　１９５ａ
８Ａ１ｚ＋ｕ１ｔ１１ｏｏｏｏｏｏ　　ｔ　４１０　＋
／＋６ｏｏｏ＋ｏｏｏｏｏｏｏｏ。

５２０　ｓｏ４／ｓ＋２ｍｍｏｏｏｏｏｏｏ　　６４Ｈ
１／５２００００１００００００００５　　；１＋　　
４９６／ｓ＋ｚｍ＋＋ｏｏｏｏｏｏｏｏ　　６　　ｍ　
　＋７６＜　　　　０００００＋ＯＯＯ［＋０００３　
２２　４８０１５１２１Ｎ１０Ｑ［１Ｏ０００００６４
１５１／１２Ｂ　　　００００００１００００００Ｓ　
　２５　４４ａ／ｓ＋２＋ｕｏｏｏｏｏｏｏｏｏｏ　　
ｔ、　　４１４　　＋／２ｓ６ｏｏｏｏｏｏａ＋ｏｏｏ
ｏ。

Ｓ　　２４　５８４１５１２　＋＋ｏｏｏｏｏｏｏｏｏ
ｏｏ　　６　　ｕｓ　　＋／５１２００００００００１
００００６　　＜１６１７＋ａ２ａ　　　０００１１０
００００１０００第３ａ図はスケール（５ｃａｌｅ　）
選択部３５を構成する論理回路を示している。デビジョ
ンシフトレジスタ１３から読み出されたＤＩＶ信号は２
進ビツトＤｖ１とＤＶ２からなっている。これらのビッ
トはインバータ５４と５５ならびにＡＮＤゲート５１　
、５２および５３によって復号化されて楽器のアビ２３
フ９８号Ｕ、ＬおよびＰを供給する。復号化は第３ｂ図
の真理値表に示されている。アラバブビジョンの振幅関
数値ＨまたはＨＵけ、ＨＵ５．　ＨＵ４　、ＨＵ８．　
ＨＵ２　、ＨＵ＋に入れられる。同様にロワデビジョン
に対するＨの値はラインエルｓ　、　ＨＬ、＋　、　Ｈ
Ｌｇ　、　ＨＬ２　、　ＨＬ＋に入れられ、ペダルデビ
ジョンに対するＨの値はラインＨＰ５　、ＨＰ４　、Ｈ
Ｐ８　。

ＨＰ　２　、　ＨＰ　１に入れられる。

記述が２進ワードの個々のビットに係るすべての場合に
おいて、”１”であられされたビットはＬＳＢ（最下位
ビット）である。

ゲー）　４０はＤＩＶ信号から信号化されたゲート信号
Ｕ、Ｌ、Ｐに応じてＨＵ　、　ＨＬあるいはＩ（Ｐを選
択するように働く。ＡＮＤゲート４］　−１、，１２−
１，４３−１，４４−１，４５−１はＵ＝１のときＨＵ
を出力に伝送する。

ＡＮＤゲー）４］−２，４２−２，４３−２，４４−２
，４５−２はＬ−１のときｉ（Ｌを出力に伝送する。Ａ
ＮＤゲート４１−３、４２−３．４３−３．１１４−３
．４５−３はｐ＝１のときＨＰをｖ３力に伝送する。

曲線形状値ＨＵ、　ＨＬおよびＨＰは演奏者によって選
択可能である。希望する値を入れるために１組のセレク
クスイッチを使用するのが便利である。

別法としてＨの値の表が使用され、この表からの選択が
楽器のデビジョンの各々に対してなされる。

Ｈの値を５個の２進ビツトであられすことは、楽音シン
セザイザの種類の楽器と関連して用いられたとき像幅関
数にむける適切な解決を与えることが見出された。

第４ａ図はＮ−演算部１６を構成する論理回路を示す。

この回路の目的は、第２表の表題Ｎの下に掲げられた記
載事項を計算することである。ＡＮＤゲート６４はイン
バータ６１　、　Ｇ２　、６３と関連して、第４ｂ図の
真理値表に示されるととく、フェーズ状態３を復号化す
る。かくして“１″の信号がＡＮＤゲート６４によって
、フェーズ状態３かエンベロープフェーズシフトレジス
タ１４から読み出されたときつくられる。同様にＡＮＤ
ゲート６５はフェーズ状態５を復号化して、フェーズ状
態５が読み出されたとき１つの信号をつくる。

ＡＮＤゲート６４とＡＮＤゲート６５からの信号は、０
工七ゲート６６で結合される。ＯＲゲート６６の出力は
フェーズ状態３または５のいずれかが甑み出されている
時は”１″になる。この信号は２の補数回路（ＣＯｍ−
ｐｌｅｍｅｎｔ）　６８　ヘ送られ、補数回に６８はＯ
Ｒゲート６６からの”　１　”の信号に応じて入力信号
を補数化する。

もしもＳがフェーズ状態１を示せば、２の補数回路６８
へのどの入力信号ライン上にも、信号はあられれない。

出力値はＮ−０、すなわちＮｔ　＝　Ｎ６＝　Ｈ５−Ｎ
＜　”’　Ｎａ　＝　Ｎ２　＝　Ｎ１”、二〇である。

Ｈ７は数値１をあられす。即ち小数点は常にＨ７とＨ６
の間にある。

Ｓがフェーズ状態２を示すと、ＡＮＤゲート７１−１は
この状態を復号化して信号Ｎ６’＝１がつくられ２．２
の補数回路６８へ送られる。この信号は補数化されない
ので出力はＮ＝１／２である。な−ぜならばＨ６は値１
／２に対応するからである。

Ｓがンエーズ状′ｆＩ３３を示すときは、Ｍ■ゲート６
４はライン６９上に”　１　”の信号を生じる。同じ９
号が２の補数回路６８に入力値を補数化させるので、結
果として２０補数ｔモ示でおるＮ−−１が出力信号ライ
＞’　ｙｃあられれる。

ＡＮＴ）ゲート６７はフェーズ状態４を復号化してＡＮ
Ｄゲー１−７２−１．７３−１．７４−１．７５−１お
よび７６−１に、入力ライン上に現われｆｃ　Ｈのデー
タｋＩｓ、Ｈ４゜Ｈｓ　、［２、Ｈｔの２進右シフトを
生じさせる。フェーズ状態４に対して、ＯＲゲー１−７
”ｌ　ｆｊ：いし８１と、７６−１から工（１められた
データは補数化されないので、Ｎ＝　Ｆ［／２が出力さ
れる３゜ Ｓがフェーズ状態５を示すときは、ＡＮＤゲート７１−
２．７２−２．７３−２．７４−２．７５−２と０１し
ゲート７７ないし８１ば、データＨ５、、Ｈ４、市、Ｈ
ｇ、）ｆ＋を２の補数回路６８へ通過させ。補数回路６
８はデータの２の補数化を行なって、値Ｎ＝−１，（を
出力する。

Ｓが状態６にあるときは、Ｎ＝０に対応して出力データ
は生じない。

第５図は２進シフト回路１９を構成する論理回路を示し
ている。もしもＳｌが′°１″″の信号であれば、ＡＮ
Ｉ）ゲート９１−１ないし１０２−１は、入力振幅デー
タＡｈａないしＡｌを１ビット位置左ヘシフトさせるの
で、振幅データは２倍になる。もしもＳｌが”　ｏ　”
信号であると、ＡＮＤゲート９２−２ないし１０３−２
は、入力振幅データを１ビット位置右ヘシフトさせて、
振幅データを瓦にさせる。ＯＲゲート１０４−１ないし
１０４−１１は、谷々の対応するＡＮＤゲートの対から
のデータを結合する役をする。

第６ａ図はフェーズ終期振幅プレディクタ２８を構成す
る論理回路を示している。インパーク１１０゜１１１　
、１１２はＡＮＤゲート１１８と協力して、２進のフェ
ーズ状態信号Ｓ＝ＳｇＳ２Ｓ＋を個別の１０進フェーズ
状態１．礼３．４．５に復号化する。第６ｂ図はフェー
ズ状態と振幅値ＡＥの衣を示している。ＡＥはその状態
における最後の振幅に対応するものである。ＡＥの値を
発生することは振幅プレディクタ２８中の回路の目的で
あり、ＡＥは現在の振幅値が振幅フェーズの終期に達し
たか否かをテストするために用いられる。

Ａ、ＮＤゲート１１３はフェーズ状態１を復号化して゛
１″伯号をライン１２０上に出現させる。小数点はＡＥ
７とへト：６０間にある。従ってライン１２０．上の１
″は第６ｂ図に記載されているようにＡ＋＞−１／２に
対応する。Ａ良Ｄゲート１１４はフェーズ状態２を復号
化して”１″信号をライン１１９上に出現させるのでＡ
ｈｏ７は”　ｉ　”である。これはＡＥ＝１に対応する
。

ＡＮＤゲート１１５はフェーズ状態３を復号化して１／
２の値に対応してライン１２０上に”　１　”　４８号
を出現させる。同時に゛１″信号がライン１２６上に現
われて、ＡＮＤケー）　１２８−１ないし１３２−１に
Ｈ＝Ｈｓ。

Ｈ４、Ｈ８１，Ｈ２、Ｐｌ、＋め右シフトをおこさせて
ライン１２１ないし１２５上に出現させる。結局、希望
する値ＡＥ−＝（１十Ｈ）／２になる。

ＡＮＤゲート１１６はフェーズ状態４を復号化してフｘ
　−ス状ｇ　４がエンベローブフェーズシフトレジスタ
１４から読み出された時に、１″′をライン１３３上に
出現させる。ライン１３３−ヒの°゛１″１″信号ＮＤ
ゲート１２７−２ないし１３１−２にＨ５’　、　Ｈ４
，Ｈｓ　、　）ｉ２゜Ｈｌを不変のままライン１２１な
いし１２５に移送させる。新たな結果として振幅ＡＥ　
＝　Ｈとなる。

Ｍ■ゲート１１７は７エーズ状態５を復号化して、フェ
ーズ状態５がエンベローブフェーズシフトレジスタ１４
から読み出されたときに、ライン１２６上にビを出現さ
せる。ライン１３３上の“］″信号は前述のごとく、Ｈ
５、Ｈ４、Ｈａ　、　８２　、山の１ビツトの２進右シ
フトを生じさせる。結局、振幅ＡＥ−ル今となる。

第７図はコンパレータ２９を構成する論理回路を示して
いる。コンパレータ２９は現在の振幅ＡがＡＥに等しい
とき、”　ＹＥＳ　”の信号を発生する。コン７くレー
タはＥＸ−ＮＯＲゲート１４０−１から１４０−１３ま
でにより構成され、おのおののＥＸ−ＮＯＲゲートはＡ
とＡＥの対応するビットが一致したときパ１”の信号を
つくる。ＡＮＤゲートの樹枝状結合（ｔｒｅｅ　）　１
４９＋１５０、１．５１および１５２は、ＡとＡＥを構
成するビットが一致したとき、ＯＲゲート１５３に”　
１　”を住ぜしめる。”ＹＥＳ”の信号が、ＡがＡＥに
一致したとき、あるいはＮＥＷ　Ｎ０ＴＥ　イル号が存
在するとき、あるいはノートレリーズ（ｎｏｔｅ　ｒｅ
ｌｅａｓｅ　）信号がノートレリーズ検出システムによ
って供給されて存在するとき生じる。このノートレリー
ズ検出システムは本発明者の出願中の、１９７５年１０
月６日米国特許出願第６１９，６１５号「鍵盤スイッチ
検出と割当装装置」（特願昭５１−１１０６５２）に記
載されているようなものである。ＮＥＷ　Ｎ０ＴＥ信号
はまたソートレリーズ検出信号によって供給される。

第８図はエンベロープフエーズイニシアライザ２７を構
成する論理回路を示している。この回路の本質的機能は
、第１表に記載されているようにあるフェーズに対する
初期値Ａｏを発生することと、初期値Ａｏが選択ゲート
２４によって現在の計算値Ａ′−に対して代用されてい
るときに”ＩＮＩＴ”信号を発生することである。

第８帥では２進数Ａｏ＋のために１３本のラインを与え
ている。これらはＡｏ＋が固定の値Ａｏ　１＝　１／２
５６に選ばれている例示の場合には、余分なものを削除
できるが、回路としてはＡｏ＋の他の選ばれた値に対す
る、より一般的な場合に対して示されている。

インバータ１６０　、１６１および１６２はＡＮＤゲー
ト１６３　、１６４および１６５と協力して人カフニー
ズ状態信号Ｓの２進数状態を復号化して単一の１０進数
状態にする。ＡＮＤゲート１６３はエンベローブフェー
ズシフトレジスタ１４からゼロのフェーズ状態が読み出
されたとき、フェーズ状態０を復号化して“１”の信号
をライン１７９上に出現させる。ライン１７９上の”１
”の信号は、ビットｈｏｅｓ　、　ＡＱ１２　、　・”
”’ＡｏｌをＡＮＤゲート１６７−１から１６９−１　
ｔでを経て、用カライン１７’０−１ないし１７０−１
３に移送させる。

論理回路１７１を構成する１３組のＡＮＤＮＯゲートう
ち、３組だけが第８図に明示されている。

振幅形状係数Ｈ”’　Ｈａ　、　Ｈ４、Ｆｌｇ　、　Ｈ
２、Ｈｔは２の補数回路１７２によって値１−１１に変
換される。Ａｏは１／２５６に選ばれているので、値Ａ
ｏ（１−Ｈ）は８ビツト位置の２進右シフトを生じる２
進右シフト回路１７３によって得られる。２の補数回路
１７４はその出力端子に値１−Ａｏ　（１−Ｈ）を生じ
る。

ＡＮＤゲート１６４はフェーズ状態２が存在するとき、
それを復号化してライン１７５上に“１″の信号を生じ
る。ライン１７５上の”　１　”の信号はＡＮＤゲー）
　１６７−３ないし１６９−３に、出刃信号を２の補数
回路１７４から出力信号ライフ　１７０−１から１７０
−１３ｔ：でへ移送させるので、〜（［１−Ａｏ　（１
−Ｈ）がサブシステムの田方となる。

２進右シフト回路１７６は、Ｈｓ、　ｆ（４，Ｈｓ　、
１ｈ、Ｈｌを８ビット位置右ヘシフトして、領置０を減
算器］７７への入力に出現させる。減算器１７７への第
２の入力はＨである。従って出刃信号は値Ｈ（ＩＡｏ）
である。

ＡＮＤゲート１６５はフェーズ状態４が存在するとき、
それを復号化してライン１７８上に″１″信号を生じる
。ライン１７８上の”　１　”　（ぎ号はＡＮＤゲート
１６７−２ないし１６９−２に、信号’Ｈ（１−Ａｏ）
を減算器１７７から出力信号ライン１７０−１ないし１
７０−１３へ移送させる。

ＯＲゲート１６６はＡＮＤゲート３７６と協力して、入
カフニーズ状態が状態０，４又は２のいずれかにあり、
かつ”　ＹＥＳ　”信号がコンパレーク２９によって発
生していれば、”ＩＮＩＴ”信号を生ぜしめる。

第９ａ図はチェンジ検出器３１を構成する論理回路を示
す。振幅関数のアタック、ディケイおよびレリーズ部分
は、３個の別々のクロック信号の手段によって互に独立
に計時される。アッパアタッククロック回路１８１は、
状態−フェーズ１と２の間、アラバチビジョンのアタッ
クの速度を制御する。

アッパディケイクロック回路１８２は、状態フェーズ３
と４の間、アラバブビジョンのディケイの速度を制御す
る。アッパレリーズクロック回路１８３は、状態フェー
ズ５と６の間、アラパブビジョンのレリーズの速度を制
御する。同様なりロック信郵の組が、ロワーとペダルの
デビ′ジョンに対して使用されている。

フリップフロップ１８４は、インパーク１８５およびＡ
ＮＤゲート１８６とともに、エツジ（ｅｄｇｅ　）検出
器を構成する。フリップフロップ１８４は、第１図に示
された振幅シフトレジスタ１５のそれぞれの新しい読み
出しザイクルの開始時、クロックされる。

１２分割器１８０はシフトレジスタのクロックタイミン
グ信号を１２分割する。シフトレジスタ内には１２ワー
ドが存在する。ＡＮＤゲート１８６がらの呂カ信号は、
アッパアタッククロック信号がエツジ検出器によって受
は取られ、かつ振幅シフトレジスタ１５の先行する読み
出し走査で無信号であったならば　ｃｌ　ｌ　＃となる
。同様なエツジ検出器が、全部の他のエンベロープクロ
ックタイミング信号と関連して用いられている。

第９ｂ図はインバータ１８７　、１８８　、１８９およ
びＡＮＤゲート１９０ないし１９５からなる、フェーズ
状態の２進から１０進への復号化論理回路を示している
。

状ｇｌないし６がエンベロープフェーズシフトレジスタ
１４から読み出されているとり、％ＡＮＩｌ’−トの出
力は”　ｉ　”になる。

Ｍ■ゲート１９６は、アッパアタッククロック信号が前
のシフトレジヌタ走食以後住じており、がつ７エーズ状
態１あるいは２がエンベローグツニーズシフトレジスタ
１４から抗み出されていれば、“１″信号をＯＲゲート
１９９を通じてＡＮＤゲート２００へ移送させる。

ＡＮＤゲート１９７は、アッパディケイクロック信号が
前のシフトレジスタ走査板後生じており、がっ７エーズ
状態３または４のいずれかが読み出されていれば、“’
　１　”　イＢ号をＡＮＤゲート２００へ移送させる。

ＡＮＤゲート１９８ｕ、っ′ソバレリーズクロック信号
が前のシフトレジスタ走査板後生じており、がつフェー
ズ状態５址たは６のいずれがか読み出されていれば、″
１″′イ菖号をＡＮＤゲー）　２００へ移送させる。

ＯＲゲート２（＋１は、ＤＩＶ信号がＵ１アッパデビジ
ョンに対応して復刊化されており、かつ状態工ないし６
のどれかが酌′６み出されたとき、アッパデビジョンタ
イミンＺクロック化号のどれがが状態移送を生じていれ
は、“１″のイａ号をライン２０３上に出現させる。パ
１”がライン２０３上に現われると、分出ゲート２０５
−２ないし２１３−２はデータビットＡ’＋ないしＡ’
＋　ｓを、出力ビツトＡ″！ないしＡ’ｌ　ａとして出
現させる。”　ｏ　”がＯＲゲート２０１によって移送
されると、インバータ２０２は１１″をライン２０４上
に出現させる。ジイン２０４上の”１″は、ＡＮＤゲー
ト２０５−１ないし２１３−１にデータビットＡ１ない
しＡ１８を移送させて、出力ピッ）　Ａ′１ないしＡ’
ｌ　ｍに出現させる。

ＡＮＤゲート２０５−１ない、　Ｌ　２１３−１と２０
５−２ないし２１３−２とは、振幅選択ゲート２６の論
理回路を構成する。

第１０図はフェーズ増加部３２を構成する論理回路を示
している。加算器２２０はＹＥＳ　”信号を２進数Ｓｌ
ｌ　８２　Ｓｌに加算する。２進数Ｓ８　Ｓ２　Ｓｌは
、ＣＨＡＮＧＥ信号がチェンジ検出器３１によって発生
していれば、エンベロープフェーズシフトレジスタ１４
かう読み出された現在のフェーズ状態をあられす。ＮＡ
ＮＤゲート２２１は、加算器２２０がＳ’８＝　’Ｓ’
２　＝　Ｓ’１＝　１からなる状態７を生じれば、”ｏ
”信号をつくる。

ＮＡＮＤゲート２２１によって０″が生ずれば、ＡＮＩ
）ゲート２２２　、２２３および２２４はパ０”４８号
を発生するので、不要な状態７は状態ＯＫ変換される。

状態０は第１図に示されたシフトレジスタにおける割り
当てられていない音に対応する。

鍵盤楽器は、全部の楽音発生器が割り当てられているの
に拘らず新たな鍵が作動されると、はとんどが好ましく
ない状態におちいる。かかる゛無音”状態は、楽器の１
又はそれ以上のデビジョンが、１サステイン”と通常呼
ばれる音楽的効果を生ずるために、おそいレリーズを使
用しているときに、さらに悪い状況になる。（この″サ
スティン″の語は、不発明中で、エンベローブ振幅関数
の名月的な平坦部分を表示するために用いられている同
じ１″葉と混同されるべきてな−。） 第１１図に示されたシステム論理ブロック２３０は、さ
もなければ困った無音の条件を除去する１方法である。

この無音の条件は本発明者による出願中の、１９７５年
８月１１日米国特許出願第６０３．７７６号「伝音シン
セサイザー」（％願昭５１−９３５１９）に記載された
形式の楽音発生器において生じるものである。

エンベロープフェーズシフトレジスタ１４かう谷フェー
ズ状態が読み出されるにつれて、それは復号化され、フ
ェーズ状態６，５および４は関連するデビジョン状態数
とともに、フェーズ状態メモリ２３０にｔ：稙される。

全部の利用できる楽音発生器が割り当てられでいて、新
た′ｆ：ｔ：楽音スイッチが動作すると、”　ＤＥＭＡ
ＮＤ　”　　信号が生じてフェーズ状態メモリ２３０　
”、の入カデータとして現われる。

対応するデビジョン上のどの音がフェーズ状態６にある
かを決定するために検索が行なわれる。もしもフェーズ
状態６に何もないと、次に５が、そして次に４が調べら
れる。制御の優先性はフェーズ状態６，５．４にある。

かかる音が見出されると、ＮＡＵ　（アッパで利用しう
る音、アラバブビジョンに対応した要求とみなされる）
がつくられる。

ＮＡＵはＡＩ）Ｓ’Ｒクロック回路２３３をアラバブビ
ジョンに関連して周波数を増加させ、従って速かに関連
する音にそのレリーズを終了させ、新しい音が速かに楽
音発生システムに割シ当てられることを許す。もしも音
がフェーズ状°態４にあると、Ｎ０ＴＥＲＥＬＥＡＳＥ
　６号が自動的に生じ、フェーズ状態は５に増加される
。

第１２図は、フェーズ状態復号器２３２とフェーズ状態
メモリ２３０を構成する論理回路を示している。

インバータ２３４と２３５は、ＡＮＤゲート２３６．２
３７および２３８と協力してフェーズ状態４．５．６を
復号化し、かつフェーズ状態復号器２３２を構成する。

エンベロープフェーズシフトレジスタ１４カラノ出力Ｓ
がＡＮＤゲート２３６　Ｋよって復号化されるようにフ
ェーズ４に対するものであυ、かつデビジョンシフトレ
ジスタ１３から読み出されたデビジョン信号ＤＩＶがＵ
（アラバブビジョン）であれば、Ｒ町ゲート２３９はフ
リップフロップ２４０をセットさせる。

同様に、状態５がＡＮＤゲート２３７によって復号化さ
れ、かツＤＩＶ　＝　Ｕ　Ｔあれば、ＡＮＤゲート２４
１はフリップフロップ２４２をセットさせる。状態６が
ＡＮＤゲート２３８によって復号化され、かつＤＩＶ＝
Ｕであれば、ＡＮＤゲート２４３はフリップフロッグ２
４４をセットさせる。

シフトレジスタのどれか一回の完全な定食でフェーズ状
態６が枚用されると、フリッグフ口ツプ２４４がセット
され　ｔｔ　’Ｉ　Ｉ＋倍信号ライン２４９にあられれ
る。それは５ＦＵ２＝１である。フェーズ５が検出され
てフェーズ６が検出されないと、ＡＮＤゲート２４６は
５ＦＵＩ　＝　１にさせる。

シフトレジスタのどれかの走査で、状態４，５あるいは
６のいずれかがアラバブビジョンに割り当てられている
ことが検出され、かつＤＥＭＡＮＤ　”イぎ号が存在す
ると、ＡＮＤゲート２４８とＯＲゲート２４７は”　ｓ
ｇＡＲｃｕ　ＵＰＰＥＲ″′信号をライン２５０上に生
じさせる。

ＡＮＤゲー士２５１−１　、２５１−２　、２５１−３
およびＯＲゲ−）　２５４はＴａ−１を谷デビジョン番
号に対してデビジョンシフトレジヌタ１３から読み出す
。

１）ＩＶがＵに一致すると、ＡＮＤゲート２５３−２と
ＯＲゲート２５５は５ＦＵ２をＴ２に移送する。同様に
ＤＩＶがＵに一致すると、ＡＮｉ）ゲー）　２５３−３
とＯＲゲート２５６は５ＦＵＩをＴｌｖｃ移送する。

類似のゲートと論理回路が、ロワーとベダルデビジョン
に対して示されている。これらの機能はアラバブビジョ
ンの対応部分に対して述べたところと同じである。

Ｔａ、　Ｔ２．　Ｔｌ　ｔｄ、７　ツ／’　マニュアル
に対スルフニーズ状態のうち、状態５より優先性を有す
る状態６と、状態４より優先性を有する状態５を伴った
、シフトレジスタ走査の期間中に読み出され・た状態を
あられす。優先性を有する状態だけがＴａ　、Ｔ２　、
Ｔｔに移送される。同様な優先性を有する状態の移送力
、テビジョン状態Ｌ（ロワー）とデビジョン状態Ｐ（ペ
ダル）カブビジョンシフトレジスタ１：１１う読み出さ
れるときに生じる。

優先性を有する状態Ｔｓ　、　Ｔ２　、　Ｔｔは、コン
・くレーク２５７で、現在読み出されているフェーズ状
ＢＳｓ。

Ｓ２．Ｓｌと比較される。比較が同一状態であることを
示すと、”　ＥＱＵＡＬ　”信号がつくられる。

”　ＥＱＵＡＬ　”信号が生じて、かつ”　５ＥＡＰ、
ＣＭ　ＵＰＰＥＲ”信号がライン２５０上に存在すると
、ＡＮＤゲート２５８はＮＡＵ信号をライン２５９上に
つくる。ＮＡＵがライン２５９上にあられれると、アツ
ノぐデビジョンと関連するＡＤＳＲクロック回路がその
周波数を増力口せしめられるので、対応する音は速かに
フェーズ状態６の終期に移行させられ、それ故その関連
する一楽音発生回路は、”　ＤＥＭＡＮＤ　”信号の発
生をひき起した音にとって利用できるものとされる。信
−ＭＮＡＵト、ロワーおよびペダルデビジョンに対する
その対応部分の信号ＮＡＬとＮＡＰは、第１３図に示さ
れるごとく、Ｎ０ＴＥ　ＲＥＬＥＡＳＥ信号を自動的に
つくるために用いられ、そしてこの（ｉ号は、もしも音
が状態４にあれば、状態４を終了させて、その状態を状
態５に増加させる。

ＮＡＵはまた、アラバブビジョンに関〕車スるフェーズ
状態フリツ、プフロソブ２４０　、２４２および２４４
をリセットするために用いられる。

新しい振幅関数値はそれが発生されると、第１図のシス
テム１０に対して示したように、ライン１２を経て振幅
利用手段に供給される。振幅利用手段は、ドイツチェに
よって米国特許第３，８０９，７８６　号に述べられて
いるように、ＡＤＳＲ振幅関数と高調波係数の槓を形成
するだめの２進乗算器で構成できる。、本発明者は、出
願中の１９７５年８月１１日米国特許出願第６０３．７
７６１”’複音シンセサイザー」（特願昭５ｌ−９３５
１９）に振幅利用手段を記載した。

後者のシステムにおいては、２進のＡＤＳＲ振幅関数信
号はＤ−Ａ　（ｄｉｇｌｔａｌ　ｔｏ　ａｎａｌｏｇ）
　変換器の方法によってアナログ信号に変換される。得
られたアナログ信号は、次に第２のＤ−Ａ変換器の参照
電圧として用いられる。第２のＤ−Ａ　ｉ換器のｉ能は
、音楽波形をあられす２進デジタルデータワードを、音
響システムを駆動するのに適したアナログの音楽波形に
変換することである。これらの振幅利用手段のいずれに
おいても、タイムシェアリングの対策がなされているの
で、ＡＤＳＲエンペローフ発生器は多音（ｐｏｌｙｐｈ
ｏｎｉｃ　ｔｏｑｔｅ）発生システムと関連して使用さ
れることができる。

振幅Ａをあられすために使用されている１３ビット全部
を変換することは普通必袂でない。このビット数は、小
さな数の早まった丸め（ｒｏｕｎｄ−ｏｆｆ）なしに、
振幅の小さな増加の付加を許すために使用されたもので
ある。振幅Ａの最上位ビット８ビツトだけを上述のＤ−
Ａ変換器の手段でアナログ信号に変換するのが有利であ
る。

第１図に示されたシステム１０は、システム論理ブロッ
クの手段である正アタック回路２７０によってもたらさ
れる”正アタック″特性を含む。この論理ブロックは、
曲線形状パラメータＨの選ばれた値と、振幅シフトレジ
スタ１５から読み出された振幅Ａの現在の値とを比較す
る。現在の振幅関数カエンベローブフエーズ状ＢＳ＝４
に対応し、かつＡ＝Ｈであれば、鍵盤検出と割当器シス
テムから受は取られたレリーズ信号ＮＲに対応して、“
’　Ｎ０ＴＥ　ＲＥＬＥＡＳＥ　”信号がつくられる。

　”　Ｎ０ＴＥＲＥＬＥＡＳＥ　”信号は前述のように
コンノくレータ２９によって使用される。もし他方、状
態Ｓがａ　＋　３あるいは３、あるいはＳ＝４のいずれ
かであり、かつＡがＨに等しくないならば、ＮＲ倍信号
特定の音が、前述のように対応するデビジョンのアタッ
クタイミングクロックによって、正規の形式で、フェー
ズ状態４に進みかつＡ＝Ｈである振幅関数を有する時ま
で一時記憶メモリに保持され、その時Ｎ０ＴＥ　ＲＥＴ
、ＥＡＳＥ信号がつくられる。

第１３図は正アタック回路２７０のサブシステム論理ブ
ロックを構成する論理回路を示している。

ＥＸ−ＯＲゲー）　２７１−１ないし２７１−５は、Ａ
ＮＤゲート２７２−１ないし２７２−３と協力して、２
進デ一タ信号コンパレータを構成する。このコンパレー
タは、スケール選択部３５（第１図）から読み出された
Ｈの選ばれた値と、振幅シフトレジスタ１５から耽み出
された現在の振幅値Ａの最上位ピットを比較する。

ＡＮＤグー　）　２７３　ｉ、ｉ：、エンペローグフエ
ーズシフトレジヌタ１４から読み出された現在の状態フ
ェーズＳが値Ｓ＝４を持ち、かつコンパレータが等しい
ことを示せば、”１”信号を発生する。

正アタックシフトレジスタ２７４は１２個の１ピツトワ
２ドを有スるシフトレジスタである。これらの谷ワード
は、第１図に示された前述の他のシフトレジスタに含ま
れたワードに対応する。

ＡＮＤゲート２７６ば、ＡＮＪ）ゲート２７３からの出
力が”１″であり、かつＯＲゲート２７８を経て伝送さ
れ７’ｎ正アタツクシフトレジスタ２７４から読み出さ
れた現在のワードが“１”であれば、”’Ｎ０ＴＥ　Ｒ
ＥＬＥＡＳＥ”信号を発生する。

”　Ｎ０ＴＥ　ＲＥＬＥＡＳＥ　”信号がつくられなけ
れば、インバータ２７７はパ１”信号をＡＮＤゲート２
７５へ送る。

ピットＨｓ　、　ｋ■４．　Ｈ８，ｉ（＋＋　、　Ｈｔ
のいずれかが、■がゼロでないことをあられして１”で
あれば、ＯＲゲート２７９はｉ　”信号をＡＮＤゲート
２７５へ送る。従って正アタックシフトレジスタから歇
み出された現在の蓄積データが°′１”であるか、ある
いはＮＲが楽音検出と割当器から受は取られ、Ｈがゼロ
でなく、Ｎ０ＴＥ　ＲＥＬＥＡＳＥが住じていなければ
、ＡＮＤゲート２７５は”　１　”信号を生じ、これは
正アタックシフトレジスタ２７４に蓄積される。上述の
条件が生じなければ　ｕ　Ｏｒｒ信号がこのシフトレジ
スタに蓄積される。

第１４図に示すシステム２９０は、第１図のシステムｌ
Ｏを′実現するための他の手段である。システム２９０
は、振幅曲純パラメータをＨの数個の選ばれた値に限定
することによって、システム１０で使われた演算方式の
計算のいくつかを回避したものである。これらの値ＵＨ
＝−Ｈ，Ｈ＝１および１（＝Ｏ全使用するのが便利であ
る。第３表を観察することによって、説明されているＨ
＝、の場合に対震２進デジットで表わされた振幅のビッ
トがより簡潔な数列として生じることが示されている。

システム２９０は簡潔なビット数列を利用するための手
段である。Ｈの他の値も実施できるが、音楽的に最も有
効な場合であるＨ＝Ｈ，、Ｈ，＝ｉおよびＪ（＝０が特
に簡潔であって、しかも本質的に同じ論理回路を必要と
するのである。

第１４図のシステＬ２９０において、フェーズ状態復号
５２９１　ｆｉエンベロープフェーズシフトレジスター
４から読み出されたフェーズ状態に対する２進数Ｓを復
号化する。状態決定論理回路２９２は、振幅シフトレジ
スター５から読み出された現在の振幅データ、フェーズ
状態復号器２９１によって復号化された現在のフェーズ
状態データ、デビジョンシフトレジスター３からのＩ）
ＩＶ倍信号′＋Ｍ在のデビジ雨ンのデータに対するＨの
選ばれた値、および正アタック回路２７０からのＮ０Ｔ
Ｅ　ＲＥＬＥＡＳＥ信号を受は取る。これらのデータを
用いて、状態決定論理回路２９２は第４表に記載された
演算方式を利用して更新された振幅値Ａ’に形成し、か
かる変化が要求されたとき、７エーズ状態を変化させる
ため、データを供給する。

第１５図と第１６図は、フェーズ状態復号器２９１状態
決定論理回路２９２およびフェーズ状態増加部２９３を
実施するために使用される論理回路を示している。この
論理回路は第４表を実施する手段である。

インバータ２９５　、２９６　、２９７はＭ小ゲート２
９８−１ないし２９８−６とともに、２進フ工−ズデー
タ信号Ｓ　”＝　Ｓ＋　、　Ｓ２．　Ｓａからフェーズ
状態ＰＩ、Ｐ２．Ｐ８．Ｐ４Ｐ５．Ｐ６を復号化するだ
めの、２進１ｏ進変換器を構成する。

ゲート論理回路２８１は、ライン３０７．３０８．３０
９を経てＨの値を状態決定論理回路の残りの部分へ移送
するための手段を与える。その結果、Ｈの値はアッパ、
ロワー、およびペダルデビション」ユで演奏される音に
対すＺｌ、ωｉ奏者によって選ばれた値になる。ＤＩＶ
がＵ（アッパ）デビジョンに対応するときは、ＡＮＤゲ
ート３０１−２．３０２−２および３０３−２は、ロワ
ーデビジョンに対し予め選択されたＨの値を、ライン３
０７．３０８．３０９のうちの１つに移送する。ＤＩＶ
がＰ（ペダル）デビジョンに対応するときは、インバー
タ２９９−１および２９９−２は、Ａ卯ゲート３００と
ともにＰデビジョン信号を復号化し、Ｍ巾ゲート３０１
−３　、３０２−３および３０３−３は、ペダルデビジ
ョンに対して予め選ばれたＨの値を、出力ライン３０７
．３０８．３０９のうちの１つへ移送する。

第１６図に示された論理回路は、曲線形状パラメータＨ
がすべてのデビジョンに対してＨ＝１になるように選ば
れた状態に対し、最初に述べる。演算方式は、アツバデ
ビジョン上で演奏される単一の音に対して述べる。１２
音への拡張は自明である。

楽器の鉢盤上で１つの音が横用されると、”ＮＥＷＮＯ
ＴＥ　’″信号発生する。第４表は、すべての新しい音
に対して蓄積されている振幅は初めの状態Ａ２＝１にさ
れ、すべての他のピッ）　Ｕ　”　０　”に等しく、フ
ェーズ状態はＰ＋（フェーズ１）にさせられること全館
している。この初めの状態にすることは、ＮＥＷ　Ｎ０
ＴＥ信号”　１　’ｅｒ：　ＯＲゲ−ト３１０−３とＯ
Ｒゲート３１２−２を経て受けとっているＡＮＤゲート
３２０−１に、ＯＲゲート３２５を経て移送されるＰ６
−１の信号によってなし遂げられる。結果的に、Ａ′２
に対して”１″信号がライン３２４−２上にあられれ、
すべての他のＡ’ｊ　＋ビットは”　ｏ　”である。こ
のＡ′の値は振幅フェーズシフトレジスタ１５に蓄積さ
れる。第１５図では、ＮＥＷ　Ｎ０ＴＥ信号はＯＲゲー
ト３２７　ト３３１　ｅ　経−Ｃ移ａされて、状態ビッ
トｓ′に１とする。他の出力ｏＨゲ二ト３３３と３３５
は入力信号を有しないので、結果的に、新しいフェーズ
状態はＳ＝Ｏ，０，１即ちフェーズ状態１にされている
。

次の時刻に、Ａ′の蓄イ責芒れている値がエンペローグ
７エーズ／フトレジスタから電こみ出され、それは現在
の振幅値Ａを示す。楽音は今、フェーズ状＝ｉ　Ｐ　ｌ
にあり、そｃＤｋ来ＯＲゲート３２６１’ｉ　”　１　
”　４Ｍ号を通過させ、”　１　”イ昌勺はＡＩ’ＪＤ
ゲート３１４−３ないし３２０−３に送られる。この”
　１　”信号の存在はデータビット八〇・・・・・・Ａ
Ｉの２ａ左シフトをひき起す。ｋとえば、信号Ａ２−１
はＯＲゲー）　３１０−２を経テＡＮＤケ−ト３１９−
３に移送され、その結果ライン３２４−３上に信号Ａ’
ｑ　＝　１としてあられれる。これは１デ一タビツト位
置の左シフトである。

フェーズ状態１のステップ中で連続する動作は、Ａｓ　
＝　１となる時間まで継続的な左シフトをひき起こすこ
とによって同じやり方で続き、そして出力ライン３２４
−９に移送されて、Ａ’ｓ　＝　１とする。この瞬間に
、ＡＮＤゲート３３８はＧＯＴｏ　Ｐｚ　４ｇ号をつく
る。なぜならば、その第１の大力はＡ’９　＝　１であ
り、Ａ′８−０なのでインパーク３３７は第２の入力信
号をパ１′″にし、第３の入力信号はＰ、−１だからで
ある。

第１５図において、ＧＯＴｏ　Ｐｇは１であｐｌそれは
Ｓ’２を１”にし、そしてＳ’＋　＝　Ｓ’ｓ　＝　Ｏ
なので状態Ｓ＝２の信号が発生しエンベロープフェーズ
シフトレジヌタ１４に蓄積される。

Ｕデビジョンの音は調べられて、今度はフェーズ状態Ｐ
２におかれる。第１６図で、ＯＲゲート３２５はＰｚ−
１の信号を、それがＡＮＤゲート３１４〜１ないし３２
１−１に到矯したとき、移送する。

第　　　４　　　表 る） せよ　　　　　＝０であれは、状態Ｐ２へ進め進め ば”　ｏ　”を保つ） せよ　　　　　つＡｓ−ｏ′″Ｃあれば状ｙ甜Ｐ２へ進
めせよ　　　　　Ａｓ−“０″′であればＰ４へ進め試
工　　　　　てられる１でＰ６にとど′まれ同様にＰａ
−１の信号がＡＮＤゲート３１１−１ないし３１１−８
　に加えられる。Ａに対するすべてのビット位置は、Ａ
ｓ　””　”　１″′を除いては°′０″でちる。ＯＲ
ゲート３４１はＰａ−１の信号をＡＮＤＮ−ゲート３４
２０力へ通過させる。ＡＮＤゲート３４２の第２の信号
はＡ９＝１であり、その結果、”　１　”信号がＡＮＤ
ゲート３４２によってつくられて、ＯＲゲート３１２−
８およびＡＮＤゲート３１４−１を経てライン３２４−
８へ移送されてＡ′８＝１をつくる。Ｐａ−１信号は、
ＯＲゲート３４３と３４４を経て出力ライン３２４−９
へ移送され、それによってＡｅ＝１’ｊ（生じる。Ａ′
ビット位置のすべての残りは０”にガる。この状態は第
３表に掲げられたステップ９に対応する。

フェーズ状態Ｐ２にある音に対する次のステップの期間
中、前節の動作が繰シ返され、故に結果として貴びＡ′
９；Ａ′８−１　となる。さらにＡｓが１′″なので、
この信号はＯＲゲート３１２−７と、ハロゲート３１５
−１を経てライン３２４−７に移送されてＡ′７−１を
つく　　る　。

前述の動作は連続するステップに対して繰り返されて、
ステップ９ないし１７に対して第３表に示されたビット
位置のシーケンヌを生じる。ステップ１７において、Ａ
’のすべてのビット値はパ１”になる。この状態は届り
ゲー）　３４５　、３４６および３４７の樹枝状結合に
よって検出されてＧＯＴＯＰａ信号を発生せしめる。第
１５図において、ＧｏＴｏＰ８カつくられているので、
それはＯＲゲート３３３　’に経てＳ’２−”　１　”
にし、ＯＲゲート３３１　’ｉ経てＳ’１＝”１”Ｋす
る。従ってＳ＝０　、１　、１即ちフェーズ状態３が蓄
積状態となる。

フェーズ状ＭＰａ−およびＨ＝１の期間中、ＡＮＤゲ−
ト３４８は、°′１′″信号をＡＮＤゲート３１３−２
ないし３２１−２の１人力とする。従って入力信号Ａ１
ないしＡｓｈ、ＯＲゲート３１０−１１１／Ｉ　Ｌ　３
１０−８　オヨヒＡＮＤゲート３１４−２ないし３２１
−２を経て出力ラインに移送きれ、故に容入カビット位
置は変化しない′で出力ビツト位置ラインに移送される
。Ａ、＝１はまたＡＮＤゲート３４０と３１３−２を経
てＡ’９へ変化しないで′＃送される。結果的に、フェ
ーズＰｇの谷ステップに対して、振幅関数はその最大値
にとどまる。

楽音は演奏者がその音をレリーズするまで状態３にとど
まる。このレリーズは楽音検出と割当器によって検出さ
れ、Ｎ０ＴＥ　ＲＥＬＥＡＳＥ信号を発生する。

゛第１５図において、Ｎ０ＴＥ　’　ＲＥＬＥＡＳＥが
存在すると、ＯＲゲート３２９と３３５はＳ’ｌ　＝　
１にする。Ｓ’２　””　Ｏ＋　Ｓ’ｓ＝１であるから
従ってシステムはフェーズ５；Ｐ５＝１におかれる。

第１６図に示すフェーズ状態Ｐ５−１のだめの論理回路
は、ステップ１ないし１６に対する論理を、逆の順序で
くり返す。Ｐ５＝１に対して、ＯＲゲート３２６は、Ａ
ＮＤゲート３１４−３ないし３２０−３への１人力とし
て°’　ｉ　”　（ぎ号を出す。■＝１．およびＰ５−
１なので、ＡＮＤゲート３４９は”　１　”信号音つく
り、それはＯＲゲート３５０全経°てＡＮＤゲート３１
３−３に対する信号入力の１つとしてあられれる。第２
の信号は、Ａ３−１であり、これはＯＲゲー）　３１０
−８　′（ｃ−経て移送される。故にＡＮＤゲート３１
３−３によって°１″の信号が生じ、出力ライン３２４
−９に移送されて蹟−１ヲ作る。Ａ２ないしＡ７のすべ
てのビットは、対応する出データビツ）　Ａ’ｇないし
Ａ’ｓに対する左２進シフトとして移送される。イぎ号
に１は”　ｏ　”になる。

新しい結果は第３表にステップ１５に対して示された２
進ビツトパターンである。

フェーズ状態５およびＡ＝１に対する、おのおのの連続
するステップに対して、Ａの左シフトが生じる。フェー
ズ状態５は、入力データビットがＡ９＝１に有し、かつ
すべての他の入力ビツト位置がパ０”を有するとき、終
了する。この状態はＭのゲート３５１によって検出され
る。ＡＮＤゲート３５１はその３人力信号に対１て”　
ｉ　”　４有し、故に”　１　”信号が生じてＡＮＤゲ
ート３５３にＯＲゲート３５２を経て送られる。Ｐ５−
１なので、Ｍ■ゲート３５３は１′”信号ｉ　０Ｒゲー
ト３５４へ送り、それによってＧＯＴ。

Ｐ６信号をつくる。

第１５図において、Ｇｏ　Ｔｏ　Ｐ６信号が１＃のとき
は、Ｓ’ｓ　＝　Ｓ’２　＝　１かつＳ′１−０となっ
て、フェーズ状７ｓＮ（ｉｔ　Ｓ　＝　６　ｆエンベロ
ープフェーズシフトメモリ中におく。

前述のごとく、Ｐ６−１かつＨ＝　、ｉのとき、第１６
図に示される論理回路は、Ａ’を入力データＡの２進右
シフトにする。これらの２進右ジフトは、フェーズ状態
６の谷ステップに対し出力振幅に＝０になるまで行なわ
れる。このステ゛ツブにおいて、システム２９０は対応
する楽音またはＡ検出論理のゼロ値のだめに、フェーズ
状態６において無限に動作し続けることができる。ここ
でＡ検出論理は、その音に割り当てられた論理は、新し
く動作した音に対して再び割り当てられることができる
ということを表わすために、楽音検出と割当器による使
用のために、″レリーズの終期″信号を供給するために
使用されたものである。

次に第１５図と笛１６図に示される論理回路は値Ｈ＝１
が選ばれたデビジョンで楽音が演秦される場合について
述べられている。フェーズ１と２に対しては、同じフェ
ーズとＨ＝１に対して前述したステップが繰シ返される
。

ステップ１６に到達すると、システムは再びフェーズ状
態３ＶＣおかれる。Ｈ＝１／２であるので、フェーズ状
態３におけるステップは、Ｈ＝１の時の状態に対して前
述したところとは異なる。Ｐ８＝１ナノテ、ＯＲケート
３２６ハｕ１″信号ｋ　ＡＮＤゲート３１４−３ないし
３２０−３への入力の１つとしてひきおこす。ピッ）Ａ
＋＝１はライン３２４−１に移送されないので、故にに
ｌ−０である。ピット位ｔｉｆＡ＋ないしＡ７は１位置
の左２進シフトを受けて、対応する出力ピッ）　Ａ’２
ないしＡ’８としてあられれるだろう。

１１１　＃の信号がＯＲゲート３５０を経てＡＮＩ）ゲ
ート３１３−３に移送される。従って入力ビットＡ３−
１はＯＲゲート３４４　ｆｆｉ経てＡ’ｅへ左シフトさ
れる。

上記の左シフト動作は、フェーズ状態３の谷ステップに
対し１（＝１／２の間繰り返される。フェーズ状態３の
終りは、Ａ９　＝　Ａ８　＝　１かつＡ７−０のとき検
出される。この状態はＡＮＤゲート３５５によって検出
され、ＡＮＤゲート３５５はＧｏ　Ｔｏ　Ｐ４信号全発
生しＯＲゲー）　３５７　ｉ経て移送される。

第１５図の状態論理回路は、ＧＯＴＯＰ４信号がＳ’ｓ
＝１かつＳ’２　”’　Ｓ’ｌ　””　０ならしめ、そ
してこれはその音に対してフェーズ状態を状態４に置く
こと分水している。

Ｐ４−１のとき、第１６図のＯＲゲート３２５は、１”
信号音ＡＮＤゲート３１４−１ないし３２１−１におく
。

ＯＲゲート３１２−７ないし３１２−１と関連して、結
果は入力データビットＡ８ないしＡ２の右２進シフトで
あり、それは対応する出力データピッ）　Ａ’？ないし
Ａ′ｌとしてあられれる。ライン３２４−８にはデータ
が移送され方いのでＳ’ｓ　＝　Ｏである。ＡＮＤゲー
）　３５４Ａは両人力に対して゛１′″信号を有する。

従って１”信号がＯＲゲー＋−３４４ｋ経て出力データ
ライン３２４−９へ移送されて、Ａ′ｅ　＝　１とする
。結果は第３表にステップ２５に対して示された２進ビ
ツレ（タンとなる。

フェーズ状態４のステップの残りに対して、同じ動作が
上述のごとく繰り返される。右２進シフトがガし遂げら
れ、Ａ′ｅは′°１″′の（ＪｉＰこ保だれる。その廿
が楽器上で作動せしめられる限りフェーズ４は続く。ス
テップ３２で一定の状ｊ川に達し、そのとキＡ’ｅ　＝
　１であり、すべての他のビット位置は′０″である。

刊がレリーズされると、Ｐｓ＝１の信号が１（＝１であ
る状態に対し前述のように生じる。Ｐｓ＝１のとき、Ｏ
Ｒゲート３２６は“１″信号をＡＮＤゲート３１４−３
ないし３２０−３の１人力に移送する。ＡＮＩ）チー＋
−３５８を経で移送されたＮ０ＴＥ　ＲＥＬＥＡＳＥ信
号は、入力データＡ８ないしＡ１のすべてのイ直を、Ｏ
Ｒゲート３ｔｏ−ｔないし３１０−８を通ずる（Ｒ号移
送によって、効果的に′１”ならしめる。かくしてＡＩ
ないしＡ７のパ１”ビットは左シフトされて、員刀デー
タビットＡ’２ないしＡ’８としてあられれる。Ａ／、
は、信号が出力テータライン３２４−１に移送されない
ので０″である。同様にＡ２Ｂは、Ｐ５−１およびｌ−
１＝１に対し出力データライン３２４−９に信号が移送
されないのでパ０″である。

フェーズ状態５の残りのステップに対して、同じ動作が
上述のごとく繰り返される。即ち左２進シフトが裔ステ
ップごとに行なわれ、一方、Ａ’ｇは０′″（］ｌ−保
つ。

Ｈ＝　１／２に一対してフェーズ６に入る。このとき第
３表にステップ４０８に対して示したごとく、Ａ′８＝
１およびに７−０である。この状態はＡＮＤゲート３５
９によって検出され、ＡＮＤゲート３５９は検出信号′
ｆｃＯＲゲート３５２全経てＡＮＤゲート３５３へ移送
する。現在の状態値がＰ５なので、ＡＮＤゲート３５３
Ｈ”　ｉ　”信号ｉ　０Ｒゲー１’　３５４　ヘ送１．
）、従ッテＧｏＴ。

Ｐ６信号を生じ、　これは第１５図に示すこと＜　Ｓ’
ａ＝Ｓ’２＝１およびＳ′ｌ−０にする。

位相状態６の間、ＯＲゲート３２５はＡＮＤゲート３１
４−１ないし３２１−１の１人力に“１″信号を送らせ
る。

結果的に、■−１の場合に対して前述したごとぐ、フェ
ーズ状態６の谷ステップに対して、出力Ａ′は入力２進
データＡの１ピット位置の右２進シフトである。

第１５図および第１６図に示す論理回路は、次にそれに
対して値）（＝Ｏが選ばれた音に対して検査される。第
１５図に示される論理回路の検査は、■二〇の場合の間
、フェーズ状態１と２に対するステップは、前述したご
と＜Ｈ＝１／２のとき同じフェーズ状態のステップのだ
めのそれと同じであることを立証する。その上フェーズ
状態３の終期の検出とフェーズ状態３の創造および信号
Ｐ８−１の発生はまた、Ｈ＝１／２のときの状態と同じ
である。

７エーズ状態３のステップとＨ＝０の間、入力データの
組Ａの左２進シフトはＨ＝１／２の場合に対すると同じ
やり万で生じる。

■（＝０に対して、フェーズ状態３の終期はＡ２Ｂ−１
およびに’８＝００ときおこる。この終期の状態はＡＮ
Ｄゲート３５６によって検出され、ＡＮＤＮＯゲート３
Ｇｏ１”信号を生じ、ＯＲゲート３５７によって移送さ
れたとき、ＧＯＴＯＰ４信号となる。

■■＝０に対して７エーズ状悪４の間、ＯＲゲート３２
５はＡＮＤゲー）　ａｆ４−１ないし３２１−１の１人
カ端子に”　１　”信月を移送する。がくして前述のご
とくフェーズ状態４の各ステップに対して、入力データ
Ａの右２進シフトは出力データＡ′に移送される。

１（＝Ｏに対しフェーズ状態４の終期は出力振幅Ａ′の
すべてのビットが”　ｏ　”であるとき生じる。この終
期の状態はＮＯＲゲート３Ｇｏによって検出される。Ｈ
＝０に対し、フェーズ状態５には入らず、システムに直
ちにフェーズ状態６におかれて、新しい音の検出と割り
当てを待つ。

ＡＮＤゲート３６１と３６２は正アタック回路２７０に
よって使用される５ＵＳＴＡＩＮ信号をつくる。ＡＮＤ
ゲ−ト３６１はＨ−１およびＰ８−１の場合に対してこ
の信号を生じて、振幅関数がそのアクツクフェーズを終
了したことを表わす。同様にＡＮＤゲート３６２はＨ＝
１／２およびＰ４−１のとき５ＵＳＴＡＩＮ信号を生じ
る。正アタックはＨ＝０の場合には使用されない。第１
３図に示された論理回路のあるものは第１５図と第１６
図に重複しているので、正アタックがシステム２９０と
関連して使用されると、ＡＮＤゲート２７３から導かれ
るライン３６５は除去され、ＯＲゲート３６３からの”
５ＵＳＴＡＩＮ”信号はＡＮＤゲート２７６に接続され
る。さらに、ＯＲゲート２７９から導かれるライン３６
６は除去され、信号Ｈ＝ｏは裏にされそしてＡＮＤゲー
ト２７５への置換（ｒｅｐｌａｃｅｍｅｎｔ）信号入力
として使用される。この変更は第１３ｂ図に示される。

システム２９０のための第１６図に示された論理回路は
、他の振幅関数曲線を含みかつＨの付加的な値を与える
だめに容易に変更できる。飛び越しく　５ｋｉｐ　）論
理がシステム１０と２９０の両者に用いられて、選ばれ
たフェーズ状態を消去させることができる。たとえば、
音楽的効果のためには、フェーズ状態２から状態５へ面
接行くことが望ましい。

このような状態飛び越しは、状態数Ｓが３と４の値を持
つのを妨げることによって達成される。

本発明は鍵盤スイッチ検出と割当器との関連で記述され
たが、そのためにかかるシステムに限定されるものでは
ない。

以下本発明の実施の態様を列記する。

１、−発生される楽音を選択するだめに、作動状態と開
放状態との間で動作できる杓鍵手段全有し、発生できる
楽音の数より多くない多数の楽音発生器’ｔｌ＝ｉする
゛電子楽器において、後に読み出されるべき振幅変化デ
ータを蓄積する第２のメモリ手段と、後に軌与出される
べきフェーズ状態データを蓄積する第３のメモリ手段と
、論理タイミング信号を発生する主クロツク手段と、前
記論理タイミング１８号に応動し、それにより前記多数
の楽音発庄器の同じ構成部分に対応する振幅変化データ
及びフェーズ状態データが前記第２のメモリ手段及び前
記第３のメモリ手段から軌与出されるようにするメモリ
説与出し手段と、振幅変化曲線形状パラメータが選択さ
れるスケール選択手段と、ＭｉＪ記第２のメモリ手段か
ら睨み出された振幅便化テークとＡｉＪ記第３のメモリ
手段から読み出されたフェ−ズ状態データと前記選ばれ
た振幅変化曲線形状パラメータとに応動して新しい振幅
が発生される第１の演算手段と、前記の選ばれた振幅変
化曲線形状パラメータに応動して初期設定された振幅が
発生され、かつ前記第２及び第３のメモリ手段から読み
出されたデータＶＣ応じて、ＭｉＪ記の新しい振幅と前
記初期設定された振幅との間で選択がなされる第１の決
定手段と、前記の論理タイミング信号に応動して前記新
しい振幅変化又は前記第１の決定手段により選択てれた
初期設定振幅と、前記第２のメモリ手段から読み出され
たテークとの間で選択がなされ、該選ばれたデータを第
２のメモリ手段に蓄積させる第２の決定手段と、前記第
１の決定手段に応動して前記第３のメモリ手段から読み
出されたフェーズ状態データが修正され、ｊ＼つ第３の
メモリ手段に蓄積されるフェーズ状態修正手段と、前記
第２の決定手段によってフ芭択された前記選ばれたテー
クが、前記多数の楽音発生器の前記構成部分によって利
用されて、対応する楽音波形のアタック、ティケイ、サ
スディン、レリーズ振幅変化に応じたエンベロープを作
る振幅利用手段と、からなることを特徴とし、前記楽器
により発生される楽音のアタック、ディケイ、サスティ
ン、及びレリーズエンベロープ振幅変化の領域をシミュ
レートするシステム。

２　前記フェーズ状態テークは、楽音波形振幅変化の前
記アタック領域の対応する部分を示す多数のフェース状
態数と、前記楽音波形振幅変化のディケイ領域の対応す
る部分を示す多数のフェーズ状態数と、ＭｉＪ記某音波
形振幅変化のレリーズ領域の対応する部分を示す多数の
フェーズ状態数から選ばれた数と、からなること全特徴
とする前記第１項記載の電子楽器。

３　前記打鍵手段は、嘔らに、前記多数の栗音発生器の
構成部分が作動した鍵に割り当てられ、該割り轟てに応
じてニューノート（新しい栗音）信号が作られ、前記作
動した鍵が開放されたときノート（楽音）レリーズ信号
が発生する割り当て手段と、前記ニューノート信号に応
じて前記アタック領域に対応する前記フェーズ状態数の
最小数が、前記第３のメモリ手段に蓄積され、かつ前記
ノートレリーズ信号に応じて前記レリーズ領域に対応す
るフェーズ状態数の最小数が前記第３のメモリ手段に蓄
積される初期回路手段と、からなる前記第２項記載の電
子楽器。

４　前記スケール選択手段は、さらに、前記振幅曲線形
状パラメータの多数の値を蓄積するだめのスケールメモ
リ手段と、前記振幅曲線形状パラメータの選ばれた値が
前記スケールメモリ手段から読み出される選択制御手段
と、からなることを特徴とする前記第１項記載の電子楽
器。

５、　前記フェーズ状態データは、さらに前記アタック
領域に対応するフェーズ状態数１及び２から選ばれた数
と、前記ディケイ領域の対応する部分を示すフェーズ状
態数３及び４から選ばれた数と、前記レリーズ領域の対
応する部分を示すフェーズ状態数５及び６から選ばれた
数と、ン゛具える前記３項記載の楽器。

６、　前記第１の演算手段は、さらに、前記新しい振幅
変化Ａ′を次の繰り返し関係式 ％式％ （ただし、Ａは前記第２のメモリ手段から読み出された
前記振幅変化、Ｎ及びＫは一組の一定値から選択された
値）に従って演説ニする振幅評価（数値計算）回路を具
える前記第３項記載の楽器。

７、　前記第１の演算手段は、前記新しい振幅変化Ａ′
を次の繰り返し関係式 ％式％ （ただし、Ａは前記第２のメモリ手段から睨み出された
前記振幅変化、Ｎ及びＫは一組の一定値から選択された
値であり、前記フェーズ状態数１に対してはに＝２及び
Ｎ−０；フェーズ状態数２に対してはに＝　１／２　、
　Ｎ　＝　１／２　；フェーズ状態数３に対してはに＝
２．Ｎ−−１；フェーズ状態数４に対してはＫ　＝　１
／２％、Ｎ＝Ｈ／２；フェーズ状態数５に対してに＝２
．Ｎ＝−Ｈ：　　フェーズ状態数６に対してはに＝１／
２．Ｎ＝Ｏ：かッココテ、Ｈは前記スケール選択手段に
よって選ばれた前記振幅変化証線形状パラメータである
）に従って演算する振幅評価（数値計算）回路を具える
前記第５項記載の楽器。　　　゛ ８、　前記振幅評価（数値計算）回路は、さらに、前記
繰シ返しの関係式のＫＡ、！Ｊが・、前記第２のメモリ
手段から読み出された前記振幅データＡから、前記第３
のメモリ手段から読み出された前記フェーズ状態データ
の、最下位ビットにおける１″に応じてＡ’にあられす
２進ビツトの１ピット位置の左２進シフｌｒ生ぜし、め
、前記最下位ビットにおける“０″に応じて１ビット位
置の右２進シフトヲ生ぜしめることによって数値計算さ
れる２進データシフ、ト回路からなることを特徴とする
前記第７項記載の楽器。

９　前記第１の決足手段は、さらに、前記スケール選択
手段によって込ばれた前記振幅変化曲線形状パラメータ
Ｈに応動し、また前記第３のメモリ手段から読み出され
た前記フェーズ状態データに応動し、ここで前記フェー
ズ状態数１が等しい間は初期状態振幅値ＡＯＩが次の関
係式％式％ に従って評価（数値計算）され、ここでＢ＝２　−１と
Ｋは前期アタック領域を営む演算ステップの数であり、
前記フェーズ状態数が３に等しい間は初期状態振幅値、
Ａｏｇが次の関係式％式％（） に従って評価（数値計算）され、前記フェーズ状態数が
５に等しい間は初期状態振幅値ＡＱ５が次の関係式 ％式％） に従って評価（数値計算）される初期振幅計測（数値凸
１算）回路と、前記振幅変化曲線形状パラメータＨと前
期フェーズ状態データに応動し、ここで終期振幅ＡＥｊ
　、がフェーズ状態ｊの間、次の関係式 ％式％ ＡＥ２　　＝　　１ ＡＥ８　＝　（１＋Ｉ（）／２ ＡＥ４　　＝　Ｈ ＡＥ５　＝　Ｈ／２ に従って発生される終期去幅評価（数値計算）回路と、
からなることを特徴とする前記第７項記載の楽器。

１０、前記第１の決定手段は、さらに、前記第２のメモ
リから絖み出された前記振幅データＡが、指数ｊが前記
フェーズ状態ｊである前記終期振幅値へ。〕に等しい時
、または前記新しい楽音にューノート）信号が作られた
時、または前記Ｎ０ＴＥＲＥＬＥＡＳＥ信号が作られた
時ＹＥＳ　（ぎ号がつくられるコンパレータ手段と、前
記ＹＥＳ信号に応動し、ＹＥＳ信号が作られ、かつ前記
フェーズ状態数が０゜２または４であれば前記初期状態
価Ａｏ　（ｊ　＋ｒＩ）が選択され、またＹＥＳ　（ぎ
号が発生されずあるいはＡｉＪ記フェーズ状態数が１，
３または５であれば前記の新しい振幅Ａ′が迅択される
エンベローゾイニシアライザ手段と、からなることを特
徴とする前記第１１、前記主クロツク手段は、さらに、
当該多数の各構成部分が前記第３のメモリ手段から読み
出された前記フェーズ状態の谷々と関連されうる多数の
周波数調整可能なタイミングクロックからなることを特
徴とするＭ記第１Ｏ項記載の楽器。

１２、前記メモリ僚り化手段は、さらに、前記第２のメ
モリ手段と前記第３のメモリ手段に蓄積されたデータが
、前記主クロツク手段に応じて繰り返し読み出され、従
って前Ｓ己多数の楽音発生器の谷構成部分に対応してデ
ータ全すべて順序づけるメモリアドレス回路からなるこ
と全特徴とする前Ｈ己第　１１　項自己載の楽器。

１３、前記第２の決定手段は、さらに、前記多数の周波
数全調整できるタイミングクロックの対応するメンバと
関連金有し、該周波数タイミングクロックによって作ら
れた信号が後に読み出されるためＶＣ蓄積されるタイミ
ングイ♂号メモリ手段と、前記第３のメモリ手段から絖
み出された前記フェーズ状態テークに応じて、ＭＵ記’
ＩＢ　＠　’４槓手段から読み出された内容から選択が
なされるフェーズ選択手段と、該７工−ズ選択手段によ
って選択された前記信号蓄積手段におけるゼロでなり値
に応じて、前記エンベロープイニシアライザ手段から前
記の新しい振幅Ａ′が選択され、前記のフェーズ選択手
段によって選択された前記信号蓄積手段におけるゼロ値
に応じて、前記第２のメモリ手段から読み吊された前記
データが選択される第２の振幅選択手段と、該第２の振
幅選択手段によって選択されたデータが前記第２のメモ
リ手段に蓄積される蓄積手段と、からなること全特徴と
する前記第１２項記載の楽器。

１４、　　前記フェーズ状態修正手段は、さらに、前記
第３のメモリ手段から読介出された前記フェーズ状態デ
ータＰが前記エンベロープイニシアライザ手段によって
作られた前記ＹＥＳ　（ぎ号に応じて、前記の新しい振
幅Ａ′が第２の決定手段によって選択された時、次の関
係式 ％式％） に従って次に続くフェーズ状態数Ｐ′に増加される増分
手段からなることを特徴とする前記第１Ｏ項記載の楽器
。

１５、前記多数の楽音発生器がアナログ某音波形を作り
、かつ前記振幅利用手段は、さらに、前記データ全あら
れし、前記蓄積手段によって蓄積されるようにする２進
データワードが、前記多数の楽音発生器による利用のた
めにアナログ電圧に変換され、従って前記楽音波形のエ
ンベロープ応答の効果を生じるＤ−Ａ変換器からなるこ
とを特徴とする前記第１３項記載の楽器。

１６、前記多数の楽音発生器は、楽音波形のデジタルサ
ンプルを作り、かつ前記振幅利用手段は、さらに、楽音
波形の前記デジタルサンプルが前記蓄積手段によって蓄
積されたデータをあられす２進データワードによって重
みづけされ、従って前記系音波形のエンベロープ応答の
効果を生じるスケール手段からなることを特徴とする前
記第１３項記載の楽器。

１７、前記打鍵手段は、さらに、前記多数の楽音発生器
が作動した鍵に割シ尚てられておシ、かつ追加の鍵が作
動された時ＤＥＭＡＮＤ　（ｇ号が作られる割り当て手
段金具え、当該組み合わせは、さらに、前記第２のメ七
り手段及び前記第３のメモリ手段に蓄積されたデータが
前記主タロツク手段に応じて繰り返し抗み出され、従っ
て、前記多数の楽音発生器の７？！ｒ構成部分に対応す
るデータを介して順Ｈ；づけるメモリアドレス回路と、
１組の）ニーズ状態数に対応して前記メモリアドレス回
路によって前記第３のメモリ手段から＠不用された前記
フェーズ状態データを蓄積するための多数のフェーズ蓄
秩手段と該フェーズ蓄積手段に蓄積された前記フェーズ
状態データの間で優先性が確立され、該優先性は最高位
のり光性から最低位の優先性１での範囲を有する優先性
回路手段とからなるフェーズ状態メモリ手段と、前記Ｄ
ＥＭＡＮＤ信号ＶＣ応じて前記最高位の優先性のフェー
ズ状態データに対応して前記第２のメモリ手段から読み
出された前記データはゼロ値に初期設定され、対応する
ＭｉＪ記最高位の優先性のフェーズ状態は前記最低位の
優先性に初期設定される初期設定回路と、からなること
を特徴とする前記第２項記載の組み合わせ。

１８、前記打鍵手段は、さらに、前記多数の楽音発生器
が作動した鍵に対して割シ当てられていてかつ追加して
鍵が作動された時ＤＥＭＡＮＤ信号が作られ、前記フェ
ーズ状態データがさらに、前記アタック領域の対応する
部分をあられすフェーズ状態数１と２から選ばれた数と
、前記ディケイ領域の対応する部分音あられすフェーズ
状態数３と４から選ばれた数と、前記レリーズ領域の対
応する部分音あらｉすフェーズ状態数５とから選ばれた
数とからなる割り当て手段とがらなり、当該組み合わせ
は、さらに、−前記のフェーズ状態４，５及び６に対応
する多数のフェーズ蓄積手段からなるフェーズ状、弗メ
モリ手段と、前記フェーズ状態４゜５及び６に応動し、
前記第３のメモリ手段から読み出されたデータが前記フ
ェーズ蓄積手段の対応する構成部分に蓄積されるフェー
ズ蓄積回路と、フェーズ状態６に対応するデータが存在
すればそれが選択され、フェーズ状態５に対応するデー
タが存在してフェーズ状態６に対応するデータが存在し
なければ、フェーズ状態５に対応するデータが選択°さ
れ、フェーズ状態４Ｖ′Ｃ対応するデータが存在してフ
ェーズ状態６とフェーズ状態５に対応するデータが存在
しなければフェーズ状態４に対応するデータが選択され
る多数の優先論理回路からなるフェーズ状態優先回路と
、データが前記フェーズ蓄積手段から読み出されて前記
フェーズ状態優先回路によって選択的に選ばれるフェー
ズデータ読みめし手段と、前記フェーズ状態優先回路に
よって選択的に選択された前記データが前記第３のメモ
リ手段から読み出された前記フェーズ状態データと比較
され、比較されたデータが等しければ、ＥＱＵＡＬ信号
が発生されるフェーズ状態コンパレータ手段と、前記Ｅ
ＱＵＡＬ信号と前記ＤＥＭＡＮＤイキ号に応じて前記フ
ェーズ蓄積手段がゼロにリセットされるフェーズ初期設
定手段と、前記ＥＱＵＡＬ信号に応動し、前記第２のメ
モリ手段に蓄積された前記データがフェーズ状態６の終
期に対する振幅変化に対応せしめられる振幅初期設定手
段と、からなることを特徴とする前記第１項記載の組み
合わせ。

１９、前記振幅初期設定手段は、さらに前記ＥＱＵＡＬ
信号に応じて前記多数の周波数調整可能なりロックの構
成部分が周波数を増加せしめられ、従って対応するフェ
ーズ状態を迅速に前記フェーズ状態６の成分ステップに
完結させる時間速度（タイムレート）回路手段からなる
ことを特命とする前記第１８項記載の組牟合わせ。

’　２（１，後で説み出される前記楽音（ノート）レリ
ーズデータ全蓄積するだめの第４のメモリ手段と、前記
第２のメモリ手段と前記第３のメモリ手段及び前記第４
のメ゛モリ手段に蓄積されるデータが前記主クロツク手
段に応じて繰シ返し睨み出され、それによって前記多数
の楽音発生器の各構成部分に対応するデータを弁じてす
べて順序づけるメモリアドレス回路と、前記第３のメモ
リ手段から、耽み出された前記フェーズ状態数に応動し
、核フェーズ状態数が予め選ばれた数より少なければ、
前記ノートレリーズ信号が阻止されて前記第一４のメモ
リ手段に蓄積させるようにするノート（楽音）レリーズ
決定回路と、的記第３のメモリ手段から読み出された８
１」記フェーズ状態テータが前記の予め選ばれた数よシ
少なくなければ、前記第４のメモリ手段から♂Ｃみ出さ
れたゼロでないデータがノートレリーズ信号を作るノー
トレリーズコツパレータと、全さらに含むことを特徴と
する前記第３項記載の組み合わせ。

２１、後で読み出される前記ノートレリーズデータを蓄
積するだめの第４のメモリ手段と、前記第２のメモリ手
段と前記組３のメモリ手段及び前記第４のメモリ手段に
蓄積されたデータが前記主クロツク手段に応じて繰シ返
し読み出され、従って前記多数の楽音発生器の谷構成部
分に応じてデータを順序づけるメモリアドレス回路と、
前記振幅変化曲線形状パラメータＨと前記第２のメモリ
手段から読み出された前記振幅データとの間で比較がな
され、該比較データの間の差がある特定の数より少なけ
れば比較信号゛が発生される第２コンパレータ手段と、
前記第３のメモリ手段から読み出された前記フェーズ状
態数に応動し、フェーズ状態数が４に等しくかつ前記比
較信号が発生される場合、５ＵＳＴＡ工Ｎ　Ｉｇ号が発
生される状態回路と、前記５ＵＳＴＡＩＮ　（ｇ号が発
生していれば前記ノートレリーズ信号が阻止されず、５
ＵＳＴＡ工Ｎ信号が発生してゼロでない値が前記第４の
メモリ手段から読み出されていれば、新しいノートレリ
ーズ信号が作られ、前記パラメータＨがゼロでない場合
、次いでノートレリーズ信号が阻止されるか又は前記の
新しいノートレリーズ信号が作らし１すい場合、ゼロで
ないデータの値が前記第４のメモリ手段（で蓄積される
レリーズ論理回路と、をさらに含むことをｌ特徴とする
前記第３項記載の組み合わせ。

２２、前記フェーズ状態データは、さらに、前記アタッ
ク領域の対応する部分をあられすフェーズ状態数１及び
２から選ばれた数と、前記ディケイ領域の対応する部分
音あられすフェーズ状態数３及び４から選ばれた数と、
前記レリーズ領域の対応する部分をあられすフェーズ状
態数５及び６から選ばれた数と、からなり、かつ前記第
１の演ｐＬ手段は、さらに、前記振幅変化曲線形状〕（
ラメータの選ばれた値Ｈと前記フェーズ状態数からの選
ばれた前記値とに応動して前記の新しい振幅Ａ′が発生
される２進評価（数値計算）手段からなることを特徴と
する前記第３項記載の楽器。

２３、前記振幅変化曲線形状パラメータは、前記スケー
ル選択手段によって値Ｈ＝　１　、　Ｈ＝　１／２　。

Ｈ＝０の組から選択され、その前記組み合わせは、さら
に、前記の選ばれた値Ｈとフェーズ状態数からの前記の
選ばれた数とに応動し、フェーズ状態数１に対して初期
状態振幅ＡＯＩが、すべてのビットが′０”と次の関係
式 ％式％ に対応するビット位置における１個の１＃によりに一１
一 つくられ、ここでＢ−２１かつＫは前記アタック領域を
構成する演算ステップの数であり、フェーズ状態数３に
対して初期状態振幅、Ａｏａが、Ｈ＝１とＨ＝１／２に
対してすべてのビット°゛１″′によりつくられ、フェ
ーズ状態数５に対して初期状態振幅ＡｏＩ＋が、Ｈ＝１
／２に対して最上位ビットが０”で他のすべてのビット
が１”によりつくられ、またＡｏＩｌがＩ（＝１に対し
てすべてのビット”１＃によりつくられ、かつ前記初期
状態の振幅値が前記第２のメモリ手段から読み出された
前記振幅値Ａと置換される初期状態２進振幅論理回路を
具えることを特徴とする第２２項記載の楽器。

２４、　　ＡＭが前記第２のメモリ手段から読み出され
た前記振＋１＠Ａの２進宍示の最上位ピッ）ｋ示し、Ａ
Ｍ−１がＡの第２上位ビットヲ示し、’　ＡＭ　”　２
がＡの第３上位ピット全示し、前記フェーズ状態修正手
段は、さらに、前記フェーズ状態数Ｐと前記の選ばれた
値Ｈとに応動し、Ｐが次の決定法則Ｈ＝１に対して、 Ｐ−１＋　ＡＭ−１＋　ＡＭ−＋−０＋の場合、Ｐはｐ
＝２に増加され、 Ｐ＝２．Ａのすべてのビットが１の場合、Ｐはｐ　＝　
３　ｉＣ増加され、 Ｐ　＝　３　、　Ｎ０ＴＥ　ＲＥＬＥＡＳＥが発生され
る場合、Ｐはｐ＝５に増加され、 Ｐ　＝５　＋　ＡＭ　”’　１　ｒ　ＡＭ　ｉ−０、の
場合、Ｐはｐ＝６に増加され、 Ｈ＝１／２に対して、 Ｐ　＝　２　、　ＡＭ−１、ＡＭ−１＝　Ｏ、の場合、
ＰはＰ＝２に増加され、 Ｐ＝２　、Ａのすべてのビットが１の場合、ＰはＰ＝３
に増加され、 Ｐ　＝　３　、ＡＭ　＝　１　ｒ　ＡＭ−ｔ　＝　１　
＋　ＡＭ−２””　Ｏｒの場合、ＰはＰ＝４に増加され
、 Ｐ　＝　４　、　Ｎ０ＴＥ　ＲＥＬＥＡＳＥが発生され
る場合、Ｐはｐ＝５に増加され、 Ｐ＝　５　！　ＡＭ−１＝　１　＋　ＡＭ−２＝　Ｏｒ
の場合、Ｐはｐ＝６に増加され、 Ｈ＝０に対して、 Ｐ−１ｒ　ＡＭ−１＋　、　ＡＭ−１−０＋の場合、Ｐ
ばＰ＝２に増加され、 ｐ＝２．Ａのすべてのビットが１の場合、Ｐはｐ＝３に
増加され、 Ｐ＝　３　＋　ＡＭ＝　１　＋　Ａｌ７Ｉ−ｔ　＝　Ｏ
、の場合、Ｐはｐ＝４に増加され、 Ｐ＝４；ＡのすべてのビットがＯの場合、Ｐはｐ　＝’
　６に増加される。

に従って増加され、前記フェーズ状態数が前記のニュー
ノート信号の発生に応じてＰ−１に増加せしめられる増
分回路からなることを特徴とする前記第２３項記載の楽
器。

２５、前記２通計価（数値計算）重殺は、さらに、前記
の新しい振幅Ａ′が前記フェーズ状態数ＰとＡｉｌ記の
選ばれた値Ｈとに応じて次の論理関係式Ｐ＝１．Ａ金１
ピットｕ置だけ左２進シフト、Ｐ＝２．Ａｉｌピット位
置だけ右２進シフトし、ＡＭ二１とする。

Ｐ＝３．Ａ’ｉｌピッ１位置だけ左２進シフト、Ｐ＝４
．Ａ’ｉｌピット位置だけ右２進シフト［７、もしもＨ
＝１／２ならばルー１とする。

Ｐ＝５．Ｆｌ＝Ｏ，Ａを１ビット位置だけ右２進シフト
する。

Ｐ＝５　、Ｈ，−１、’Ａを１ビット位置だけ左２進シ
フトする。

Ｐ　＝５　、　Ｈ＝１／２　、　Ａを１ビット位置だけ
左２進シフトし、ＡＭ＝Ｏとする。

Ｐ＝６．Ａ’ｉ１ビット位置だけ右２進シフトする。

に従って前記振幅Ａから発生される２進データシフト手
段からなることを特徴とする前記第２４項記載の楽器。

２６、作動状態と開放状態の間で動作できる打鍵手段を
有する電子楽器において、後に読み出されるべき振幅と
フェーズ状態のデータを蓄積するメモリ手段と、読み出
されるべきデータを前記メモリ手段に蓄積させるメモリ
アドレス手段と、前記メモ１．１手段から読み出される
データに応動して新しい振幅が発生される演算手段と、
前記の新しい振幅と演算された初期状態フェーズ振幅と
の間で選択がなされる決定手段と、タイミングクロック
に応じて前記決定手段による選択と前記メモリ手段から
読み比された振幅データとの間で選択がなされるタイミ
ングクロック回路からなるタイミング手段と、該タイミ
ング手段によって選択された振幅データが前記メモリ手
段に蓄積され、前記の演饅−された初期状態振幅が選択
されると前す己フェーズ状態データが増分されて前記メ
モリ手段に蓄積される第２メモリアドレス手段と、から
なることを特徴とする電子系器。

ｎ、前記スケールメモリ手段は、さらに、後に読み出さ
れるデビジョンデータを蓄積する第１のメモリ手段と、
前記論理タイミング信号に応、動し前記第２のメモリ手
段から読み出されたデータに対応して第１のメモリ手段
からデータが読み出される第２メモリ復号化手段と、前
記振幅変化曲線形状パラメータの選ばれた値が前記第１
のメモリ手段から読み出された楽器デビジョンデータに
応じて前記スケールメモリ手段から耽み出されるように
する選択制御手段と、からなること′ｆ：特徴とする前
記第４項記載の電子楽器。

２８、前記主クロツク手段は、さらに、後で読み出され
る楽器デビジョンデータを蓄イ賃する第１メモリ手段と
、多数の周波数調整クロックと、全具え、前記多数の各
構成部分は、前記第３のメモリ手段から読み川された前
記谷フェーズ状態と前記第１のメモリ手段から読み出さ
れた前記楽器デビジョンデー名とに関連づけられ得る前
ＷＩ２第１０項記載の栗器。

２９．前記第２の決定手段は、さらに、前記多数の周波
数を調整できるタイミングクロックの対応する構成部分
と関連し、前記周波数タイミングクロックによってつく
られたイＭ号が後に読み出されるように蓄積されるタイ
ミングイぎ号メモリ手段と、前記第３のメモリ手段から
読み出された前記フェーズ状態データに応じて、前記信
号蓄積手段から読み出された内容よυ選択が々されるフ
ェーズ選択手段と、前記第３のメモリ手段から読み出さ
れた前記の楽器デビジョンデータに応答して、前記フェ
ーズ選択手段によって選択された前記信号蓄積手段から
読与出された内容よシ選択がなされるデビジョン選択手
段と、該デビジョン選択手段によって選択された前記信
号蓄積手段ＶＣおけるゼロでない値に応じて、前記エン
ベローグイニシアライザ手段からの前記新しい振幅Ａ′
が選択され、前記デビジョン選択手段によって選択され
た前記信号蓄積手段におけるゼロ値に応じて、前記第２
メモリ手段から読み田された前記データが選択される第
２振幅選択手段と、該第２振幅選択手段によって選択さ
れたデータが前記第２のメモリ手段に蓄積される蓄積手
段と、からなることを特徴とする前°起重２８項記載の
楽器。

３０、前記第２振幅選択手段は、さらに、前記デビジョ
ン選′択手段によって選択された前記信号蓄積手段にお
けるゼロでない値に対応して前記新しい振幅Ａ′が選択
され、前記デビジョン選択手段によって選択された前記
蓄積手段におけるゼロ値に応じて、前記第２のメモリ手
段から読み出された前記データが選択される回路からな
ることを特徴とする前記第２９項記載の楽器。

【図面の簡単な説明】

第１図はＡＤＳＲエンベロープ発生器の電気的ブロック
図である。第２図は損幅関数のフェーズ状態領域を説明
したものである。第３ａ図はスケール選択システムブロ
ックの論理回路図である。第３ｂ図は楽器のデビジョン
データの符号化表である。 第４ａ図はＮ演算ブロックの論理回路図である。第４ｂ
図はフェーズ状態数を復号化するため使用される符号化
表である。第５図は２進シフトシステムブロツクの論理
回路図である。第６ａ図はフェーズ終期振幅ブレディク
タの論理回路図である。第６ｂ図は谷フェーズ状態に対
する終期振幅の表である。 第７図はコンパレータブロックの論理回路図である。第
８図はエンベローグフエーズイニシアライザの論理回路
図である。第９ａ図はチェンジ検出器の論理回路図であ
る。第９ｂ図は２進−１０進フエーズ状態変換器の論理
回路図である。第１０図はフェーズ増加部の論理回路図
である。第１１図は強制ノートレリーズシステムの電気
的ブロック図である。 第１２図はフェーズ状態メモリラッチシステムの論理回
路図である。第１３図は正アタックに対する論理回路で
ある。第１４図はＡＤＳＲエンベロープ発生器の別な実
施例の電気的ブロック図である。第１５図はフェーズ状
態修正回路の論理回路図である。 第１６図は糸幅発生器の論理回路図である。第１７ａ図
ないし第１７ｄ図は典型的なＡＤ’ＳＲエンベローグを
説明したものである。 １１・・・振幅利用手段、１２・・・ライン、１３・・
・デビジョンシフトレジスタ、１４・・・エンベロープ
フエーズシフトレジヌタ、１５・・・振幅シフトレジス
タ、１５Ａ・・・ライン、１６・・・Ｎ〜演算部、１７
・・・ライン、１８・・・ライン、１９・・・２進シフ
ト回路、２０．２１・・・ライン、２２・・・加算器、
２３・・・ライン、２４・・・選択ゲート、２５・・・
ライン、２６・・・振幅選択ゲート、２７・・・エンベ
ロープフエーズイニシアライザ、２８・・・７工−ズ終
期振幅グレデイクタ、２９・・・コンパレータ、３０・
・・ライン、３１・・・チェンジ検出器、３２・・・フ
ェーズ増加部、３３・・・ライン、３４・・・システム
総括制御部、あ・・・スケール選択部、４１−１．４１
−２．４１−３．４２−１．４２−２．４２−３．４３
−１．４３−１．４３−３．４４−１．４４−２．４４
−３．４５−１．４５−２゜４５−３　・　ＡＮＤゲー
）　、４６　、４７　、４８　、４９　、５０　・ＯＲ
ゲート、５］　、　５２　、５３・・・ＡＮＤゲート、
５４　、５５・・・インバータ、６１゜６２　、６３・
・・インバータ、６４．６５・・・ＡＮＤゲート、６６
・・・ＯＲゲート、６７・・・ＡＮＤゲート、６８・・
・２の補数回路、７１−１．７１−２．７２−１．７２
−２．７３−１．７３−２．７４〜１．７４−２．７５
−１．７５−２．７６−１・・・ＡＮＤゲート、　７７
１７８１７９　＋ｓｏ　、　ｓｉ・・・ＯＲゲート、９
１−１　、９２−１．〜１０２−１・・・脈Ｄゲート、
９２−２．９３−２・〜１０３−２・・・ＡＮＤケート
、１０４−１゜１０４−２、〜１０４−１１・・・ＯＲ
ゲート、１１０，１１１，１１２・・・インバータ、１
１３，１１４□１１５，１１６，１１７・・・ＡＮＤゲ
ート、１１８・・・ＡＮＤゲート、１１９，１２０．〜
１２６・・・ライン、１２７−２，１２８−２．〜１３
１−２，１２８−１，１２９−１．〜１３２−１　　・
・・ＡＮＤゲート、　　１４０−１，１４０−２．〜１
４０”１３・・・ＥＸ−ＮＯＲゲート、　１４９，１５
０，１５１，１．５２・・・ＡＮＤゲート、１５３・・
・ＯＲゲート、１６０，１６１，１６２・・・インバー
タ、１６３゜１６４、１６５・・・ＡＮＤゲート、　１
６６・・・ＯＲゲート、　１６７−１，１６７−２，１
６７−３，１６８−１，１６８−２，１６８−３，１６
９−１，１６９−２．１６９−３　　・・・　ＡＮＤ　
　ゲ　−　　ト　、　　　１７０−１　、１７０−２　
、〜１７０−１３・・・出力信号ライン、１７１・・・
論理回路、１７２，１７４・・・２の補数回路、１７３
．１７６・・・２進右シフト回路、１７５．１７８，１
７９・・・ライン、１７７・・・減算器、１８０・・・
１２分割器、１８１・・・アッパアタッククロック回路
、１８２・・・アッパディケイクロック回路、１８３・
・・アッパレリーズクロック回路、１８４・・・フリラ
グフロッグ、１８５・・・インバータ、１８６・・・Ａ
ＮＤゲート、１８７゜１８８’、１８９・・・インパー
ク、１９０．１９Ｌ〜１９５・・・ＡＮＤゲ−１−１１
９６，１９７，１９８・・・ＡＮＤゲート、１９９・・
・ＯＲゲート、　２００・・・ＡＮＤゲート、　２０１
・・・ＯＲゲート、　２０２・・・インバータ、２０３
，２０４・・・ライン、２０５−１，２０６−１゜〜２
１３−１　、２０５−２，２０６−２．〜２１３−２・
・・ＡＮＤゲート、２２０・・・加算器、２２１・・・
ＮＡＮＤゲート、２２２　、２２３　。 ２２４・・・ＡＮＤゲート、２３０・・・フェーズ状態
メモリ、２３１・・・クロックアドレス復号器、２３２
・・・フェーズ状態復号器、２３３・・・ＡＤＳＲクロ
ック回路、２３４゜２３５・・・インバータ、２３６，
２３７，２３８，２３９，２４１，２４３・・・ＡＮＤ
ゲート、２４０　、２４２　、２４４・・・フリラグフ
ロッグ、２４６　、２４８・・・ＡＮＤゲート、　２４
７・・・ＯＲゲート、２４９゜２５０・・・ライン、２
５１−１，２５１−２，２５１−３，２５２−１，２５
２−２゜２５２−３．２５３−１．２５３−２．２５３
−３　　・・・　ＡＮＤ　　ゲ　−　　ト　、　　　２
５４゜２５５．２５６・・・ＯＲゲート、２５７・・・
コンパレータ、２５８・・・ＡＮＤゲート、２５９・・
・ライン、２７０・・・正アタック回路、２７１−１，
２７１−２．〜２７１−５・・・ＥＸ−ＯＲゲート、２
７２−１　、２７２−２　、２７２−３　、２７３　、
２７５　、２７６・・・ＡＮＤゲート、２７４・・・正
アタックシフトレジスク、２７７・・・インバータ、２
７８　、２７９・・・ＯＲゲート、　２８１・・・ゲー
ト論理Ｏｏ［２９０・・・システム、２９１・・・フェ
ーズ状態復号器、２９２・・・状態決定論理回路、２９
３・・・フェーズ状態増加部、２９５，２９６，２９７
・・・インバータ、２９８−１゜２９８−２．〜２１３
−１・・・ＡＮＤゲート、２９９−１，２９９−２・・
・インバータ、３００　、３０１−１　、３０２−１　
、３０３−１　、３０１−２．３０２−２゜３０３−２
，３０１−３，３０２−３，３０３−３　・ＡＮＤゲー
ト、　３０４゜３０５．３０６　・・・ＯＲゲート、３
０７，３０８，３０９−・・ライン、３１０−１，３１
０−２１〜３１０−８−＝　ＯＲゲー　ト、　　３１１
−１，３１１−２．−３１１−８・・・ＡＮＩ）ゲート
、　３１２−１，３１２−２．〜３１２−８　・・・　
ｏｆｔ　ゲ　−　　ト　、　　　３１３−２．３１３−
３　、３１４−１　、３１４−２．３１４−３，３１５
−１，３１５−２，３１５−３，３１６−１，３１６−
２，３１６−３，３１７−１　、３１７−２．３１７−
３　、３１８−１　、３１８−２，３１８−３　、３１
９−１　、３１９−２　。 ３１９−３　、３２０−１　、３２０−２．３２０−３
　、３２１−１　、３２１−２　・ＡＮＤゲート、３２
４〜１　、３２４−２ｔ〜３２４−９・・・ライン、３
２５　、３２６　。 ３２７．３２８，３２９　　・　　ＯＲゲ　−　ト　、
　　　　３３０，３３２，３３４　　・・　ＡＮＤゲー
ト、　３３１，３３３，３３５−ＯＲゲート、　　３３
６　・・ＮＯＲゲート、３３７・・・インバータ、３３
８・・・ＡＮＤゲート、３３９　ニー・ライン、３４０
　、３４２　・ＡＮＤゲート、３４１，３４３゜３４１
１　　・・ＯＲゲート、　　３４５，３４６，３４７，
３４８，３４９・・・ＡＮＤゲート、　３５０，３５２
・・・ＯＲゲート、　　３５１，３５３・・・ＡＮＤゲ
ート、　３５．４　・・ＯＲゲート、　３５４Ａ　・Ａ
ＮＩ）ゲート、３５５　、３５６−　ＡＮＤゲート、３
５７　・−ＯＲゲート、３５８・　ＡＮＤゲート、　３
５９　＝−ＡＮＤゲート、　　３６０−ＮＯＲゲー　ト
、　３６１，３６２・・・ＡＮＤゲート、　３６３・・
・ＯＲゲート、３６５　、３６６・・・ライン、３７６
・・・−Ａ、ＮＤゲート。 特許出願人　　ドイツチェ・リサーチ・ラボラトリーズ
・リミテッド代理人弁理士　玉　蟲　久　五　部

Claims (1)

1. 【特許請求の範囲】 発生される楽音を選択するために作動状態と開放状態と
   の間で動作できる打鍵手段を有し、該楽器が発生できる
   楽音の数よシ多くない数の楽音発生器を有する電子楽器
   において、 発生されるエンベロープ全複数のフェーズに分割し、前
   記分割した各フェーズに対してエンベロープの形状全そ
   れぞれ設定するエンベロープ形状決定手段と、 該決定手段からの信号に基きエンベロープ波形を演算す
   る演算手段と、 全備えたこと全特徴とするエンベロープ発生器。