JPS5915382B2 - ゲ−ト酸化膜の膜質評価法 - Google Patents
ゲ−ト酸化膜の膜質評価法Info
- Publication number
- JPS5915382B2 JPS5915382B2 JP542079A JP542079A JPS5915382B2 JP S5915382 B2 JPS5915382 B2 JP S5915382B2 JP 542079 A JP542079 A JP 542079A JP 542079 A JP542079 A JP 542079A JP S5915382 B2 JPS5915382 B2 JP S5915382B2
- Authority
- JP
- Japan
- Prior art keywords
- evaluation
- gate
- liquid crystal
- oxide film
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
【発明の詳細な説明】
この発明はMOS(Metal−Oxide−Sem−
icomluctor型半導体素子に用いられるゲート
酸化膜の膜質評価法に係る。
icomluctor型半導体素子に用いられるゲート
酸化膜の膜質評価法に係る。
MOS型半導体素子においてゲート酸化膜は最も重要な
構成部分のひとつであつて無欠陥のものが要求される。
構成部分のひとつであつて無欠陥のものが要求される。
例えばNaイオンのごとき不純物がゲート酸化膜中に存
在すれば、MOSI・ランジスタのしきいIE電圧を変
化、変動させる欠陥となク、ピンホールや局所的に膜厚
の薄いところがあれば、漏洩電流の発生や耐圧不良の欠
陥となる。したがつてMOS型半導体素子を高歩留ク。
高信頼性で製造するためには、ゲート酸化膜中におけ5
るこれら欠陥を絶無としなければならない。そしてこ
れら欠陥の軽減、絶無を図るには、ゲート酸化膜の成膜
技術の向上を必要とするが、そのためには、成膜技術の
現状レベルや改善効果を把握する適切なゲート酸化膜の
膜質評価法を要する。10こうしたゲート酸化膜の膜質
評価法として、従来つぎのような方法が用いられている
。
在すれば、MOSI・ランジスタのしきいIE電圧を変
化、変動させる欠陥となク、ピンホールや局所的に膜厚
の薄いところがあれば、漏洩電流の発生や耐圧不良の欠
陥となる。したがつてMOS型半導体素子を高歩留ク。
高信頼性で製造するためには、ゲート酸化膜中におけ5
るこれら欠陥を絶無としなければならない。そしてこ
れら欠陥の軽減、絶無を図るには、ゲート酸化膜の成膜
技術の向上を必要とするが、そのためには、成膜技術の
現状レベルや改善効果を把握する適切なゲート酸化膜の
膜質評価法を要する。10こうしたゲート酸化膜の膜質
評価法として、従来つぎのような方法が用いられている
。
すなわち、Naイオンのごとき可動性イオンによるしき
、い値電圧変動をもたらす種類の欠陥に対しては、公知
のC−V(Capacitance−Voltage評
価法が用15いられる。この方法は、ゲート酸化膜にA
t電極等のゲート電極を設けたMOS構造のキャパシタ
を高温にして、Si基板等の半導体基板とゲート電極の
間に直流電圧を印加、変化させて、その間の静電容20
量の変化からゲート酸化膜の膜質を評価するものである
。
、い値電圧変動をもたらす種類の欠陥に対しては、公知
のC−V(Capacitance−Voltage評
価法が用15いられる。この方法は、ゲート酸化膜にA
t電極等のゲート電極を設けたMOS構造のキャパシタ
を高温にして、Si基板等の半導体基板とゲート電極の
間に直流電圧を印加、変化させて、その間の静電容20
量の変化からゲート酸化膜の膜質を評価するものである
。
一方ピンホールや局所的薄膜箇所による漏洩電流や耐圧
不良をもたらす種類の欠陥に対しては、液晶の動的散乱
効果を応用する評価法が好適である。25この方法はM
OSキャパシタの上にネマチツク液晶膜、透明導電膜を
順次載置したのち、半導体基板と透明導電膜の間に直流
電圧を印加しながらゲート電極を観祭すれば、漏洩電流
や耐圧不良の欠陥のあるゲート酸化膜上のゲート電極が
液晶の30動的散乱効果により外部光のもとで白く輝く
ため欠陥を検出できる評価法である。
不良をもたらす種類の欠陥に対しては、液晶の動的散乱
効果を応用する評価法が好適である。25この方法はM
OSキャパシタの上にネマチツク液晶膜、透明導電膜を
順次載置したのち、半導体基板と透明導電膜の間に直流
電圧を印加しながらゲート電極を観祭すれば、漏洩電流
や耐圧不良の欠陥のあるゲート酸化膜上のゲート電極が
液晶の30動的散乱効果により外部光のもとで白く輝く
ため欠陥を検出できる評価法である。
従来におけるゲート酸化膜の膜質評価法は、上記の2方
法を用いていたが次のような欠点を有していた。
法を用いていたが次のような欠点を有していた。
すなわちC−V評価法は各ゲート電極へあ の探針によ
る電気的接続を要するので微小な寸法のゲート電極を用
いことができないのに対し、液晶法は探針不要のため微
小な寸法のゲート電極を採用できるものの、ピンホール
のような局所的欠陥を検出するためには微小寸法の電極
を用いる必要がある。
る電気的接続を要するので微小な寸法のゲート電極を用
いことができないのに対し、液晶法は探針不要のため微
小な寸法のゲート電極を採用できるものの、ピンホール
のような局所的欠陥を検出するためには微小寸法の電極
を用いる必要がある。
したがつて、従来は、ゲート電極寸法の異なる2種類の
評価試料を準備しなければならなかつた。そのため、少
なくとも2個の評価原料を必要とし、また同一試料でな
いためC−評価法と液晶法の評価結果の相関、関連につ
いて凝義を生じる欠点があつた。本発明によるゲート酸
化膜の膜質評価法は、半導体基板に形成したゲート酸化
膜上に寸法の異なるゲート電極を形成することで従来の
欠点を除去しようとするものである。
評価試料を準備しなければならなかつた。そのため、少
なくとも2個の評価原料を必要とし、また同一試料でな
いためC−評価法と液晶法の評価結果の相関、関連につ
いて凝義を生じる欠点があつた。本発明によるゲート酸
化膜の膜質評価法は、半導体基板に形成したゲート酸化
膜上に寸法の異なるゲート電極を形成することで従来の
欠点を除去しようとするものである。
以下、図面を参照しながら、本発明について説明するこ
とにする。
とにする。
第1図A,bは、本発明の方法を適用した一実施例の評
価試料の平面図と断面図を示す。
価試料の平面図と断面図を示す。
図に訃いてS,ウエハ等の半導体基板ウエハ1の主面1
aVCSi02膜等のゲート酸化膜2が形成されて卦ジ
、ゲート酸化膜2の上にはAt電極等のC−V評価用ゲ
ート電極3卦よび液晶評価用ゲート電極4が形成されて
いる。C−V評価用ゲート電極3の寸法は、液晶評価用
ゲート電極4の寸法よジ大きく、電気的接続のための探
針5を確状に接触させ得る大きさの寸法としている。一
方、液晶評価用ゲート電極4の寸法は、肉眼で見える最
小の寸法としている。また図では、C−V評価用ゲート
電極3は半導体基板ウエハ1の中央部卦よび周辺4箇所
に詳落状に散在させてあり、液晶評価用ゲート電極4は
C−V評価用ゲート電極3群の間へ稠密に配置させてあ
る。第2図は、第1図に示した評価試料100に対する
C−評価法の適用状態を示す断面図である。
aVCSi02膜等のゲート酸化膜2が形成されて卦ジ
、ゲート酸化膜2の上にはAt電極等のC−V評価用ゲ
ート電極3卦よび液晶評価用ゲート電極4が形成されて
いる。C−V評価用ゲート電極3の寸法は、液晶評価用
ゲート電極4の寸法よジ大きく、電気的接続のための探
針5を確状に接触させ得る大きさの寸法としている。一
方、液晶評価用ゲート電極4の寸法は、肉眼で見える最
小の寸法としている。また図では、C−V評価用ゲート
電極3は半導体基板ウエハ1の中央部卦よび周辺4箇所
に詳落状に散在させてあり、液晶評価用ゲート電極4は
C−V評価用ゲート電極3群の間へ稠密に配置させてあ
る。第2図は、第1図に示した評価試料100に対する
C−評価法の適用状態を示す断面図である。
図において探針5をC−評価用ゲート電極3に接触させ
、半導体基板ウエハ1とC−V評価用ゲート電極3の間
に電圧可変型直流電源6訃よび静電容量計7を接続する
。評価試料100は加熱器8で所定の温度まで昇温した
のち、電圧可変型直流電源6の電圧を印加、変化させつ
つ、静電容最計7によりC−V評価用ゲート電極3と半
導体基板ウエハ1との間の静電容量Cを測定し、C一V
の変化関係からゲート酸膜膜2の膜質を評価する。この
C−V評価法は従来と同じ方法である。だが本発明の方
法では、このC−評価の適用後、その評価試料100に
対して次に液晶による評価を継続して行う。第3図A,
bは第1図に示した評価試料100に対する液晶法の適
用状態を示す断面図と平面図である。
、半導体基板ウエハ1とC−V評価用ゲート電極3の間
に電圧可変型直流電源6訃よび静電容量計7を接続する
。評価試料100は加熱器8で所定の温度まで昇温した
のち、電圧可変型直流電源6の電圧を印加、変化させつ
つ、静電容最計7によりC−V評価用ゲート電極3と半
導体基板ウエハ1との間の静電容量Cを測定し、C一V
の変化関係からゲート酸膜膜2の膜質を評価する。この
C−V評価法は従来と同じ方法である。だが本発明の方
法では、このC−評価の適用後、その評価試料100に
対して次に液晶による評価を継続して行う。第3図A,
bは第1図に示した評価試料100に対する液晶法の適
用状態を示す断面図と平面図である。
図に卦いて少なくとも液晶評価用ゲート電極4の上にネ
マチツク液晶膜9を形成し、さらにネマチツク液晶膜9
の上に透明導電膜10を載置する。しかるのち透明導電
膜10と半導体基板ウエハ1の間に可変型直流電源6を
接続して電圧を印加する。もしゲート酸化膜2の中にピ
ンホールや耐圧不良の欠陥11があれば、その上の液晶
評価用ゲート電極4が白く輝くことは前に述べた通vで
ある。第3図は白く輝く光散乱ゲート電極41が半導体
基板ウエハ1の面上で分布している例を示している。こ
こで印加電圧を変化させることによう半導体基板ウエ・
・1の全面にわたるゲート酸化膜2の膜質分布の電圧依
存性を観測できる。以上詳しく述べた本発明によるゲー
ト酸化膜の膜質評価法は次のような効果を有する。すな
わち、1)C−V評価と液晶による評価を同じ評価試料
に適用でき、試料数が少なくてすむうえ、両者の評価結
果の相関、関連に卦ける疑義の生じる余地が極めて少な
い。また2)C−V評価と液晶による評価は寸法の異な
るそれぞれのゲート電極に着目するゆえ、たとえC−V
評価のときの印加電圧によつてC−V評価用ゲート電極
3の下のゲート酸化膜2が破壊されたとしても、ゲート
電極の寸法が異なるので液晶による評価と識別でき、両
者の評価を向じ評価試料100で独立して行うことがで
きる。なお図面で示した実施例に訃いては、ゲート電極
形状を正方形としているが円形でもよい。
マチツク液晶膜9を形成し、さらにネマチツク液晶膜9
の上に透明導電膜10を載置する。しかるのち透明導電
膜10と半導体基板ウエハ1の間に可変型直流電源6を
接続して電圧を印加する。もしゲート酸化膜2の中にピ
ンホールや耐圧不良の欠陥11があれば、その上の液晶
評価用ゲート電極4が白く輝くことは前に述べた通vで
ある。第3図は白く輝く光散乱ゲート電極41が半導体
基板ウエハ1の面上で分布している例を示している。こ
こで印加電圧を変化させることによう半導体基板ウエ・
・1の全面にわたるゲート酸化膜2の膜質分布の電圧依
存性を観測できる。以上詳しく述べた本発明によるゲー
ト酸化膜の膜質評価法は次のような効果を有する。すな
わち、1)C−V評価と液晶による評価を同じ評価試料
に適用でき、試料数が少なくてすむうえ、両者の評価結
果の相関、関連に卦ける疑義の生じる余地が極めて少な
い。また2)C−V評価と液晶による評価は寸法の異な
るそれぞれのゲート電極に着目するゆえ、たとえC−V
評価のときの印加電圧によつてC−V評価用ゲート電極
3の下のゲート酸化膜2が破壊されたとしても、ゲート
電極の寸法が異なるので液晶による評価と識別でき、両
者の評価を向じ評価試料100で独立して行うことがで
きる。なお図面で示した実施例に訃いては、ゲート電極
形状を正方形としているが円形でもよい。
また、C−V評価用電極3の配置を第1図aで示した5
箇所でなく、それと異なつた箇所数、配置・位置に設け
てもよい。C−V評価は探針を必要とし、評価所要時間
が比較的長いので、一般にC−評価用ゲート電極3の数
は少なく用いられている。したがつて粗に散在させたC
−V評価用ゲート電極3群の間へ、液晶評価用ゲート電
極4を密に形成した評価試料とすればよい。ゲート電極
3,4のゲート酸化膜2上への形成は、ゲート酸化膜2
の全面にAt等のゲート金属を真空蒸着したのち、公知
の写真食刻技術により所望のゲート電極3,4の部分の
みを残す方法によつて行えるが、ゲート電極3,4の形
状寸法、配置の開孔を有する薄い金属板をゲート酸化膜
2と蒸着源(図示せず)との間に介在させて真空蒸着す
ることにより容易にゲート電極3,4を形成することも
できる。
箇所でなく、それと異なつた箇所数、配置・位置に設け
てもよい。C−V評価は探針を必要とし、評価所要時間
が比較的長いので、一般にC−評価用ゲート電極3の数
は少なく用いられている。したがつて粗に散在させたC
−V評価用ゲート電極3群の間へ、液晶評価用ゲート電
極4を密に形成した評価試料とすればよい。ゲート電極
3,4のゲート酸化膜2上への形成は、ゲート酸化膜2
の全面にAt等のゲート金属を真空蒸着したのち、公知
の写真食刻技術により所望のゲート電極3,4の部分の
みを残す方法によつて行えるが、ゲート電極3,4の形
状寸法、配置の開孔を有する薄い金属板をゲート酸化膜
2と蒸着源(図示せず)との間に介在させて真空蒸着す
ることにより容易にゲート電極3,4を形成することも
できる。
以上詳しく述べたように本発明によるゲート酸化膜の膜
質評価法によれば、ゲート酸化膜の膜質を同じ試料を用
いてC−V評価卦よび液晶による評価を連続して行うこ
とができ、精密かつ豊富な情報が得られ、良質のゲート
酸化膜を形成するため成膜技術の向上に没立ち、ひいて
は高歩留り、高信頼性のMOS型半導体素子の製造を期
待できる。
質評価法によれば、ゲート酸化膜の膜質を同じ試料を用
いてC−V評価卦よび液晶による評価を連続して行うこ
とができ、精密かつ豊富な情報が得られ、良質のゲート
酸化膜を形成するため成膜技術の向上に没立ち、ひいて
は高歩留り、高信頼性のMOS型半導体素子の製造を期
待できる。
【図面の簡単な説明】
第1図A,bは本発明を適用した一実施例の評価試料の
平面図と断面図、第2図は第1図実施例の評価試料に対
するC−評価の適用状態を説明するため(ハ)新面図、
第3図A,bは第1図実施例の評価試料に対する液晶に
よる評価の適用状態を説明するための断面図と平面図で
ある。 1は半導体基板ウエハ、2はゲート酸化膜、3はC−V
評価用ゲート電極、4は液晶評価用ゲート電極、5は探
針、6は可変型直流電源、7は静電容験計、8は加熱器
、9はネマチツク液晶膜、10は透明導電膜、100は
評価試料である。
平面図と断面図、第2図は第1図実施例の評価試料に対
するC−評価の適用状態を説明するため(ハ)新面図、
第3図A,bは第1図実施例の評価試料に対する液晶に
よる評価の適用状態を説明するための断面図と平面図で
ある。 1は半導体基板ウエハ、2はゲート酸化膜、3はC−V
評価用ゲート電極、4は液晶評価用ゲート電極、5は探
針、6は可変型直流電源、7は静電容験計、8は加熱器
、9はネマチツク液晶膜、10は透明導電膜、100は
評価試料である。
Claims (1)
- 1 MOS型半導体素子に用いられるゲート酸化膜の膜
質評価法において、半導体基板ウェハ主面の全面に形成
されたゲート酸化膜の上に、C−V評価用ゲート電極を
所定位置に散在せしめ、上記電極より多数で小寸法の液
晶評価用ゲート電極をC−V評価用ゲート電極の群落の
間へ稠密に散在せしめて評価用試料となしたのち、C−
V評価用ゲート電極によるC−V評価と、液晶評価用ゲ
ート電極に着目したネマチツク液晶の働的散乱効果を応
用せる液晶評価を、同一評価用試料を用いて順次行うこ
とを特徴とするゲート酸化膜の膜質評価法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP542079A JPS5915382B2 (ja) | 1979-01-18 | 1979-01-18 | ゲ−ト酸化膜の膜質評価法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP542079A JPS5915382B2 (ja) | 1979-01-18 | 1979-01-18 | ゲ−ト酸化膜の膜質評価法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5596650A JPS5596650A (en) | 1980-07-23 |
JPS5915382B2 true JPS5915382B2 (ja) | 1984-04-09 |
Family
ID=11610657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP542079A Expired JPS5915382B2 (ja) | 1979-01-18 | 1979-01-18 | ゲ−ト酸化膜の膜質評価法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5915382B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100479846B1 (ko) * | 2002-03-20 | 2005-03-30 | 학교법인 포항공과대학교 | 탐침형 깊은 준위 과도 전기 용량 분광기 |
-
1979
- 1979-01-18 JP JP542079A patent/JPS5915382B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5596650A (en) | 1980-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002523763A (ja) | 半導体基板上の膜厚、特にフォトレジストの膜厚測定方法および装置 | |
JPS5633850A (en) | Analysis for defective semiconductor element | |
CN101677094B (zh) | Tft性能测试装置及其制造方法和tft性能测试方法 | |
US4859939A (en) | Non-destructive testing of SOS wafers using surface photovoltage measurements | |
JPS5915382B2 (ja) | ゲ−ト酸化膜の膜質評価法 | |
CN205723527U (zh) | 可靠性测试结构 | |
US6074886A (en) | Electrical characterization of an insulating layer covering a conducting or semiconducting substrate | |
JPS5921169B2 (ja) | 半導体素子の不良解析法 | |
JPS5856973B2 (ja) | 絶縁膜の欠陥検出装置 | |
JPH09321107A (ja) | 半導体の層厚測定装置 | |
KR100595137B1 (ko) | Fib 장치를 이용한 반도체 소자의 전기적 특성 검사 방법 | |
JPS6233433A (ja) | 高耐圧半導体素子の製造方法 | |
RU1812525C (ru) | Устройство дл измерени распределени поверхностного потенциала на пластине при изготовлении рабочих модулей с интегральными схемами | |
US20020153906A1 (en) | Method of measuring and selecting polymer layers for effective chromophore poling | |
KR100340588B1 (ko) | 누설전류를이용한실리콘웨이퍼특성판정장치 | |
JPS5931981B2 (ja) | 半導体素子の不良解析方法 | |
SU763767A1 (ru) | Способ контрол дефектов | |
CN107037266A (zh) | 一种mos电容三频率测量方法 | |
JP2008004678A (ja) | 強誘電体材料の検査方法及びその検査装置 | |
SITARIK | ELECTRICAL PROPERTIES OF AN ANODIC TANTALUM-ALUMINUM-OXIDE DIELECTRIC | |
KR20000019137A (ko) | 캐패시턴스 측정을 이용한 감광막의 두께 변화 측정 방법과 그를 이용한 감광막의 두께 변화 측정 장치 | |
JPH1123668A (ja) | 配線不良検査回路 | |
JPS6145771B2 (ja) | ||
JP2571262B2 (ja) | 絶縁膜の欠陥の検出方法 | |
JPH0236902B2 (ja) |