JPS59153239A - 分類器 - Google Patents
分類器Info
- Publication number
- JPS59153239A JPS59153239A JP58232900A JP23290083A JPS59153239A JP S59153239 A JPS59153239 A JP S59153239A JP 58232900 A JP58232900 A JP 58232900A JP 23290083 A JP23290083 A JP 23290083A JP S59153239 A JPS59153239 A JP S59153239A
- Authority
- JP
- Japan
- Prior art keywords
- classification
- item
- cell
- input
- items
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
- G06F7/24—Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Sorting Of Articles (AREA)
- Combined Means For Separation Of Solids (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はコンピュータの分類機構に関し、よυ具体的
には二重双方向パイプライン分類器に関する。この分類
器は２つの分類動作を互いに重複でせ、またこれら分類
動作を入出力の所望動作に重複でせ、２つの分類動作に
つき時間増分をなくすものである。
には二重双方向パイプライン分類器に関する。この分類
器は２つの分類動作を互いに重複でせ、またこれら分類
動作を入出力の所望動作に重複でせ、２つの分類動作に
つき時間増分をなくすものである。
分類はデータ処理中最も重要な動作の１つでめる。デー
タ処理セン１５１．において中央処理装置（ＣＰＵ）の
時間の２５％以上が分類に費やてれると見つもられてい
る。多くの直列または並列分類アルゴリズムおよびこれ
らアルゴリズムを実現する種々の分類構造が提案でれ、
研究され、そして確立てれてきた。１ 米国特許第４１．４０８５７号（特開昭５３−８４５３
９号）は無秩序なグループの項目が分類スタックに入力
嘔れ徐々に半分類中を降下していくコンピュータ分類手
法を示す。全項目が分類スタック中に入力されると、第
２の半分類が為し遂げからである。これらの動作は入力
動作および出力動作が行われているときにはこれと同じ
期間に行われる。分類が情報レコードのロードおよびア
ンロードと完全に重複しているので、識別し得る分類時
間はない。ただし分類中の項目群の分類動作と重複して
第２の無秩序の項目群の分類動作を実行する手法は何ら
示でれていない。
タ処理セン１５１．において中央処理装置（ＣＰＵ）の
時間の２５％以上が分類に費やてれると見つもられてい
る。多くの直列または並列分類アルゴリズムおよびこれ
らアルゴリズムを実現する種々の分類構造が提案でれ、
研究され、そして確立てれてきた。１ 米国特許第４１．４０８５７号（特開昭５３−８４５３
９号）は無秩序なグループの項目が分類スタックに入力
嘔れ徐々に半分類中を降下していくコンピュータ分類手
法を示す。全項目が分類スタック中に入力されると、第
２の半分類が為し遂げからである。これらの動作は入力
動作および出力動作が行われているときにはこれと同じ
期間に行われる。分類が情報レコードのロードおよびア
ンロードと完全に重複しているので、識別し得る分類時
間はない。ただし分類中の項目群の分類動作と重複して
第２の無秩序の項目群の分類動作を実行する手法は何ら
示でれていない。
他の分類手法および変形はつぎの米国特許に含まれてい
る。
る。
米国特許第３９９７８８０号（特開昭５１−１１１０１
９号）では同じ長でのレコード間での効率的な交差交換
を実行する装置が示されている。
９号）では同じ長でのレコード間での効率的な交差交換
を実行する装置が示されている。
この装置は連結可能循環記憶装置のループの流れ操舵特
性を利用して平均アークセヌ時間を最小とする。これは
情報を出力ポートに近ずけることにより達成でれる。
性を利用して平均アークセヌ時間を最小とする。これは
情報を出力ポートに近ずけることにより達成でれる。
米国特許第４０９０２４９号では入力から出力へと線型
アレイに活って進むレコー ドの交換を制御するよう比
較器を伴う、レコード交換分類器が示されている。
アレイに活って進むレコー ドの交換を制御するよう比
較器を伴う、レコード交換分類器が示されている。
非常に多くの論文が種々の分類手法を検討していること
が文献かられかる。たとえばＩＢＭＴｅｃｈｎｉｃａｌ
Ｄｆｓｅｌｏｓｕｒｅ ＢｕｌｌｅｔｉｎＶｏｌ
、１２、蔦４、ｐ、 ６２０１．／ｃは比較およびデー
タワード入れ換えにより分類を行なう交換分類器が説明
でれている。この比較）よび入れ換えの繰り返しによシ
デークワードが移動でせられ、または移動させられず、
この結果データワードが太きての順に蓄えられる。最高
の項はレジスタの出口に存在することとなる。
が文献かられかる。たとえばＩＢＭＴｅｃｈｎｉｃａｌ
Ｄｆｓｅｌｏｓｕｒｅ ＢｕｌｌｅｔｉｎＶｏｌ
、１２、蔦４、ｐ、 ６２０１．／ｃは比較およびデー
タワード入れ換えにより分類を行なう交換分類器が説明
でれている。この比較）よび入れ換えの繰り返しによシ
デークワードが移動でせられ、または移動させられず、
この結果データワードが太きての順に蓄えられる。最高
の項はレジスタの出口に存在することとなる。
先行技術は、２以上の無秩序の項目群が分類スタック中
で同時に処理を経験する分類機構を開示しない。
で同時に処理を経験する分類機構を開示しない。
この発明の分類器は関連の入力および出力動作を重複し
得る性質とともに固有の二重双方向特性を具備するよう
改良でれたものである。正規の入力または出力動作が行
なわれるのと同時ＶＣ２・つの無秩序な項目群が分類動
作の種々の段階に存在し得る。分類動作自体には何ら時
間を費やてず効率的でるる。
得る性質とともに固有の二重双方向特性を具備するよう
改良でれたものである。正規の入力または出力動作が行
なわれるのと同時ＶＣ２・つの無秩序な項目群が分類動
作の種々の段階に存在し得る。分類動作自体には何ら時
間を費やてず効率的でるる。
分類器はｎ ／ ２個のセルからなるスタックを基礎と
して動作する。スタックの各セルは２つの項目記憶ロケ
ーション、比較器および入出力ゲートを含む。このゲー
トは、隣接する同様のセルとの相互結合を可能とする。
して動作する。スタックの各セルは２つの項目記憶ロケ
ーション、比較器および入出力ゲートを含む。このゲー
トは、隣接する同様のセルとの相互結合を可能とする。
２つの独立した群の分類は、同時に、また各々２つの主
たる半分類ステップにおいて実行きれる。
たる半分類ステップにおいて実行きれる。
これらのステップはまたコンピュータの分類命令に典型
的な入力および出力動作とも重複する。この入力および
出力ステップはとにかく必要とてれる。分類動作の一部
がこの入力ステップの間に行われ、この結果入力半分類
シーケンスかもたら埒れる。つぎの時点では、出力ステ
ップが実行てれるときに、その半分類てれたシーケンス
が出力半分類を受け、このため完全に分類された出力が
もたらされる。最初に分類器がロードでれてしまえば、
出力がスタックの一端で行われるのと同時に入力がその
他端から行われ得る。第１の半分類されたシーケンスが
分類スタックの最上部から完全に分類てれて読み出され
る期間に、第２の無秩序な項目群がその最下部からスタ
ック中へと入力てれ得る。これは第２の項目群につき半
分類シーケンスを為し遂げる。分類スタック中にその最
下部から入力された項目の各々には０ ”のタグビット
が随伴する。この°“０”のタグピットはセルが最上部
から満だでれたものであることを示す。他方、分類スタ
ック中にその最下部から入力された項目の各々には°゛
１ ”のタグピットが随伴する。
的な入力および出力動作とも重複する。この入力および
出力ステップはとにかく必要とてれる。分類動作の一部
がこの入力ステップの間に行われ、この結果入力半分類
シーケンスかもたら埒れる。つぎの時点では、出力ステ
ップが実行てれるときに、その半分類てれたシーケンス
が出力半分類を受け、このため完全に分類された出力が
もたらされる。最初に分類器がロードでれてしまえば、
出力がスタックの一端で行われるのと同時に入力がその
他端から行われ得る。第１の半分類されたシーケンスが
分類スタックの最上部から完全に分類てれて読み出され
る期間に、第２の無秩序な項目群がその最下部からスタ
ック中へと入力てれ得る。これは第２の項目群につき半
分類シーケンスを為し遂げる。分類スタック中にその最
下部から入力された項目の各々には０ ”のタグビット
が随伴する。この°“０”のタグピットはセルが最上部
から満だでれたものであることを示す。他方、分類スタ
ック中にその最下部から入力された項目の各々には°゛
１ ”のタグピットが随伴する。
選択された項目がセル中の他の項目に較べて分類基準に
あまシ適合しないのであれば、入力半分類はその選択き
れた項目を分類スタックの他端に向けて徐々に下降芒せ
るように動作する。１選択てれた項目がセル中の他の項
目に較べて分類基準に一層適合するものであれば、出力
半分類はその選択でれた項目を徐々に上昇てせるように
動作する。
あまシ適合しないのであれば、入力半分類はその選択き
れた項目を分類スタックの他端に向けて徐々に下降芒せ
るように動作する。１選択てれた項目がセル中の他の項
目に較べて分類基準に一層適合するものであれば、出力
半分類はその選択でれた項目を徐々に上昇てせるように
動作する。
この下降半分類および上昇半分類の結果、完全な分類が
為し遂げられる。、相補的な半分類の活・動を分類スタ
ックの両端で同時に行うことができるわ。
為し遂げられる。、相補的な半分類の活・動を分類スタ
ックの両端で同時に行うことができるわ。
即ち、つぎの項目群が入力半分類を受けているときに、
第１の分類きれたシーケンスが同時に出力分類時間を完
全に入出力時間に重複させることができるでるろう。こ
れは完全に並列的な動作をともない、データをパイプラ
インの態様で処理する。これは昇順および降順の双方で
分類−を行え、また継続した２つの入力シーケンスの分
類時間を重複てせることかできる。その構造の規則性ゆ
えに、それはＶＬＳ実装に適している０、分類器はｎ／
２（ｎは偶数と仮定する）個のセルからなる線型アレイ
を含む。、セルの各々は蓄えられるべきシーケンスの２
つの項目を蓄えることができる。最初のシーケンスは分
類スタック中へ１ステップ１項目で入力でれる。最後の
項目が入力でれたのち、データの流れ方向が反転てれ、
こののち半分類てれたシーケンスが同様ｖｃ直列に分類
スタックから出て行く。、各ステップは全セルにつき同
期してまた同時に実行でれ、でらにっぎの２つの段階を
有する。
第１の分類きれたシーケンスが同時に出力分類時間を完
全に入出力時間に重複させることができるでるろう。こ
れは完全に並列的な動作をともない、データをパイプラ
インの態様で処理する。これは昇順および降順の双方で
分類−を行え、また継続した２つの入力シーケンスの分
類時間を重複てせることかできる。その構造の規則性ゆ
えに、それはＶＬＳ実装に適している０、分類器はｎ／
２（ｎは偶数と仮定する）個のセルからなる線型アレイ
を含む。、セルの各々は蓄えられるべきシーケンスの２
つの項目を蓄えることができる。最初のシーケンスは分
類スタック中へ１ステップ１項目で入力でれる。最後の
項目が入力でれたのち、データの流れ方向が反転てれ、
こののち半分類てれたシーケンスが同様ｖｃ直列に分類
スタックから出て行く。、各ステップは全セルにつき同
期してまた同時に実行でれ、でらにっぎの２つの段階を
有する。
まず比較である。各セル内の２つの項目が比較されるの
でるる。
でるる。
つぎに転送でるる。比較結果、所望の分類順序（昇順か
降順か）および分類状態（入力が出方が）にしたがって
、各セル内の２つの項目のうちの一方がＶｉｊ４．！ｌ
ｌｌのセルに転送され、がゎＩ）に他の隣接セルからの
１つの項目が置きかわるのである。
降順か）および分類状態（入力が出方が）にしたがって
、各セル内の２つの項目のうちの一方がＶｉｊ４．！ｌ
ｌｌのセルに転送され、がゎＩ）に他の隣接セルからの
１つの項目が置きかわるのである。
このような二重双方向分類器は所定の無秩序な項目群を
パイプラインの態様で処理するのみでなく、種々のシー
ケンスをパイプライン手法で分類する１、即ち、１つの
シーケンスが完全に分類されて出力でれていくときに、
新たな無秩序な項目群を分類スタックの他端から同時に
入力させることができるのである１、このようにして、
項目群の１１０時間が他の項目群に必要とてれる分類時
間を完全に吸収してしまう。
パイプラインの態様で処理するのみでなく、種々のシー
ケンスをパイプライン手法で分類する１、即ち、１つの
シーケンスが完全に分類されて出力でれていくときに、
新たな無秩序な項目群を分類スタックの他端から同時に
入力させることができるのである１、このようにして、
項目群の１１０時間が他の項目群に必要とてれる分類時
間を完全に吸収してしまう。
第１．１図、第１２図および第１．６図はこのシステム
を示す。、このシステムは非常に対称性に優れＶＬＳ
Ｉや他の集積回路技術で実現しゃすいようにでれている
。
を示す。、このシステムは非常に対称性に優れＶＬＳ
Ｉや他の集積回路技術で実現しゃすいようにでれている
。
分類は２つの主たるステップすなわち入力と出力におい
て実行てれる。これらのステップは、コンピュータの分
類命令として典型的な入力および出力動作と重複してい
る。通常のそのような動作においては、とにがく入力お
よび出方ステップが要求され、そして分類動作の一部が
久方ステップの間に行われ、このため入カ半分類シーケ
ンスが引き起こされる。っぎの時点で出方ステップが実
行芒れ、そして大刀半分類シーケンヌが出方半分類シー
ケンスに従属して分類出力が引き起こてれる。
て実行てれる。これらのステップは、コンピュータの分
類命令として典型的な入力および出力動作と重複してい
る。通常のそのような動作においては、とにがく入力お
よび出方ステップが要求され、そして分類動作の一部が
久方ステップの間に行われ、このため入カ半分類シーケ
ンスが引き起こされる。っぎの時点で出方ステップが実
行芒れ、そして大刀半分類シーケンヌが出方半分類シー
ケンスに従属して分類出力が引き起こてれる。
第１．２図および第１．６図は一体となって所望のマト
リクスの断面を示す。このマトリクスはタグピットの列
、ビット１０列および最上位桁゛ピントＷ″寸での付加
ビットの付加列を有する。またこのマトリクスアレイは
行１〜ｎ／２を含み、関連するシフトレジスタポジショ
ンが各行ごとに設けられている。
リクスの断面を示す。このマトリクスはタグピットの列
、ビット１０列および最上位桁゛ピントＷ″寸での付加
ビットの付加列を有する。またこのマトリクスアレイは
行１〜ｎ／２を含み、関連するシフトレジスタポジショ
ンが各行ごとに設けられている。
この分類器はパイプライン？態様で所定のシーケンスの
項目を処理するのみでなく、パイプラインの方法で異な
るシーケンスの分類をも行なう。。
項目を処理するのみでなく、パイプラインの方法で異な
るシーケンスの分類をも行なう。。
即ち、分類器れた１つのシーケンスが出力てれていくと
きに、同時に分類器の他端から新たなシーケンスを入力
することができる３、このようにし工、シーケンスのＩ
１０時間は他のシーケンスで必要とてれた分類時間に完
全に吸収てれる。。
きに、同時に分類器の他端から新たなシーケンスを入力
することができる３、このようにし工、シーケンスのＩ
１０時間は他のシーケンスで必要とてれた分類時間に完
全に吸収てれる。。
第１．０図は動作説明用に分類器を簡略化し又示す１．
動ＶＦ＝においては、入力半分類の動作中に項目対がセ
ル１に導入でれ内部的ｆ（比較でれる（セルｎ ／ ２
にはアレイの他端から動作中に）。、アレイに入力てれ
た項目は入力セルの残存項目と個々に比較でれ、また次
のセルに入力でれた項目はそのセルの残存項目と個々に
比較でれる。以下同様である。、この分類が上昇分類で
あると仮定すると与えられた項目および残存項目のうち
の大きなものはつぎのセルへと前方向に通過芒せられる
。、入力ステップの終シには、項目は幾分秩序上しい態
様で配列三せられる。、大きな項目は最終セルへと分配
され小豆な項目は入力セルへと分配芒れるのでるる、１
しかし全体としての分配は秩序正しいとは言いがたいも
のであるＣ７人力半分類の間、項目比較の各々での大な
る項目は前進δせられ、そしてこれゆえこの大なる項目
は終端セルへと流れていく。、しかし、少し大きな項目
は入力セル近くに残る。
動ＶＦ＝においては、入力半分類の動作中に項目対がセ
ル１に導入でれ内部的ｆ（比較でれる（セルｎ ／ ２
にはアレイの他端から動作中に）。、アレイに入力てれ
た項目は入力セルの残存項目と個々に比較でれ、また次
のセルに入力でれた項目はそのセルの残存項目と個々に
比較でれる。以下同様である。、この分類が上昇分類で
あると仮定すると与えられた項目および残存項目のうち
の大きなものはつぎのセルへと前方向に通過芒せられる
。、入力ステップの終シには、項目は幾分秩序上しい態
様で配列三せられる。、大きな項目は最終セルへと分配
され小豆な項目は入力セルへと分配芒れるのでるる、１
しかし全体としての分配は秩序正しいとは言いがたいも
のであるＣ７人力半分類の間、項目比較の各々での大な
る項目は前進δせられ、そしてこれゆえこの大なる項目
は終端セルへと流れていく。、しかし、少し大きな項目
は入力セル近くに残る。
第１．０図は基本分類セルのブロック図である０、セル
１は２つの項目を受は取シ、この２つの項目を比較し、
でらにこの２つの項目の一方または他方をセル２または
外部に選択的に送出することかできる。
１は２つの項目を受は取シ、この２つの項目を比較し、
でらにこの２つの項目の一方または他方をセル２または
外部に選択的に送出することかできる。
セル２・・・・ｎ ／ ２はセル１と同様であり、各々
はそれが蓄えている２つの項目を比較することが可能で
ある。また各々は項目の一方または他方を選択的に転送
し、またこの転送項目を隣接セルまたは分類器外部から
の転送セルと置き換えることが可能である。
はそれが蓄えている２つの項目を比較することが可能で
ある。また各々は項目の一方または他方を選択的に転送
し、またこの転送項目を隣接セルまたは分類器外部から
の転送セルと置き換えることが可能である。
動作においては、ｒｒ ／ ２個のセルからなる分類ス
タックが制御てれて直列表示の無秩序な一群の項目を受
は取る１、これら項目は分類基準にしたがって分類スタ
ック中へと徐々にへ力嘔れていく。１説明の便宜上この
基準は低から高即ち上昇と考えることができる。項目が
セル１に入力でれたとたん、この項目はセル１のＣ無限
大の）内容に比較てれ、そしてセル１の他端に蓄えられ
ている項目以下であることがわかる６、っぎのサイクル
で２つの数のうちの大なるものが下降でせられ、またも
う一方の項目は比較用にセル１に入カ芒せられる。
タックが制御てれて直列表示の無秩序な一群の項目を受
は取る１、これら項目は分類基準にしたがって分類スタ
ック中へと徐々にへ力嘔れていく。１説明の便宜上この
基準は低から高即ち上昇と考えることができる。項目が
セル１に入力でれたとたん、この項目はセル１のＣ無限
大の）内容に比較てれ、そしてセル１の他端に蓄えられ
ている項目以下であることがわかる６、っぎのサイクル
で２つの数のうちの大なるものが下降でせられ、またも
う一方の項目は比較用にセル１に入カ芒せられる。
すべての項目が与えられっくすまで、項目が力えられる
都度大なる項目はサイクルごとに下降していく３、この
時点で、半分類は冗語され、大なる項目のほとんどは適
切なシーケンスで下降てれ終える１、シかしながら、い
くつかの後に与えられた項目は多分依然高い値にとどま
るであろう６、つぎに第２の半分類が実行てれる。ここ
では小なる数がブイクルごとに上昇ゴせられ、ざらに分
類器外部ニ送出でれる１、項目の群は秩序正しいシーケ
ンスでセル１から出力でれていく。、 第２の半分類の間、項目がセル１がら出方でれていくと
きに、完全に無関係で無秩序のシーケンスを分類スタッ
クの他端にセルｎ ／ ２ ＶＣおいテ与えることがで
き、δらにこのシーケンスを適切な′制御信号および関
連する比較結果に基づいて上昇系せるこ七ができる。
都度大なる項目はサイクルごとに下降していく３、この
時点で、半分類は冗語され、大なる項目のほとんどは適
切なシーケンスで下降てれ終える１、シかしながら、い
くつかの後に与えられた項目は多分依然高い値にとどま
るであろう６、つぎに第２の半分類が実行てれる。ここ
では小なる数がブイクルごとに上昇ゴせられ、ざらに分
類器外部ニ送出でれる１、項目の群は秩序正しいシーケ
ンスでセル１から出力でれていく。、 第２の半分類の間、項目がセル１がら出方でれていくと
きに、完全に無関係で無秩序のシーケンスを分類スタッ
クの他端にセルｎ ／ ２ ＶＣおいテ与えることがで
き、δらにこのシーケンスを適切な′制御信号および関
連する比較結果に基づいて上昇系せるこ七ができる。
第１．１図および第１．２図は一体で代表的なアレイｉ
／（おける二重双方、向分類器を示す。、セル（行セル
） １．２ ” ” ｎ ／ ２−７１、ｎ ／ ２の
各々には幾つかのビットポジションの各々を制御する制
御機構が設けられている７、セル中の１行をなすビント
ボヅ゛ジョンにはビット値“′タグ、１・・Ｗが割り当
てられ、ビット値の各々に対し″ｃ１ポジションが割シ
当てられる６、各セルは第１項目レジスフＡ、第２項目
レジスタＢおよび比較器■を含む。
／（おける二重双方、向分類器を示す。、セル（行セル
） １．２ ” ” ｎ ／ ２−７１、ｎ ／ ２の
各々には幾つかのビットポジションの各々を制御する制
御機構が設けられている７、セル中の１行をなすビント
ボヅ゛ジョンにはビット値“′タグ、１・・Ｗが割り当
てられ、ビット値の各々に対し″ｃ１ポジションが割シ
当てられる６、各セルは第１項目レジスフＡ、第２項目
レジスタＢおよび比較器■を含む。
たとえばセル１のピント１のポジションはＡピットレジ
スタポジション１１、Ｂビットレジスタポジション１２
およびビットポジション比較器１６からなシ、これらは
データ用および制御信号用６−相互に接続でれている。
スタポジション１１、Ｂビットレジスタポジション１２
およびビットポジション比較器１６からなシ、これらは
データ用および制御信号用６−相互に接続でれている。
１
１つの項目はタグビットおよびいくつかのデータビット
からなシ、これは行１の項目レジスタ八に先に蓄えられ
るがもしれない１゜ 第２の項目は同様ＶＣタグピットおよびいくつかのデー
タビットからなシ、これは行１の項目レジスタＢへと入
力、てれ得る。項目レジスタＡおよび項目レジスタＢに
蓄えられた値はセル１比較器（ビット１ポジシヨン比較
器１６および他の行１中の比較器）によシ比較てれ、こ
の結果が制御性１磯構１４に与えられる６１分類スタッ
ク中を下降（または上昇）シ又いく項目の表示の深でを
記録するにはシフトレジヌタ１５が用いられる。
からなシ、これは行１の項目レジスタ八に先に蓄えられ
るがもしれない１゜ 第２の項目は同様ＶＣタグピットおよびいくつかのデー
タビットからなシ、これは行１の項目レジスタＢへと入
力、てれ得る。項目レジスタＡおよび項目レジスタＢに
蓄えられた値はセル１比較器（ビット１ポジシヨン比較
器１６および他の行１中の比較器）によシ比較てれ、こ
の結果が制御性１磯構１４に与えられる６１分類スタッ
ク中を下降（または上昇）シ又いく項目の表示の深でを
記録するにはシフトレジヌタ１５が用いられる。
制御信号ｏｐ、ｔ、位相１、位相２、位相６、■および
Ｉは行制御機構（制御性１ｖＣついては１４で示される
）用のクロック信号である。、第２図は昇順のシーケン
スを分類する例を示す。
Ｉは行制御機構（制御性１ｖＣついては１４で示される
）用のクロック信号である。、第２図は昇順のシーケン
スを分類する例を示す。
ω”は実現可能な最大の項目を表わす１、入力ステージ
において（第２．１図）セルの各々における２つの項目
のうちの犬なるものが下方に転送さ些る。他方出力ステ
ージにおいては（第２．２図）２つの項目のうち小なる
ものが上方に転送てれる、。
において（第２．１図）セルの各々における２つの項目
のうちの犬なるものが下方に転送さ些る。他方出力ステ
ージにおいては（第２．２図）２つの項目のうち小なる
ものが上方に転送てれる、。
入力半分類の終９（ステップ６）では最小の項目が最上
部上ノ・Ｋめシ、第２番目に小δい項目が最上部または
第２番目のセルにあるに違いない１．一般に第ｎ番目に
小さい項目は上部のｉ個のセルの１つに存在するに違い
ない。、出力シーケンスが分類でれることの理由がこれ
である。
部上ノ・Ｋめシ、第２番目に小δい項目が最上部または
第２番目のセルにあるに違いない１．一般に第ｎ番目に
小さい項目は上部のｉ個のセルの１つに存在するに違い
ない。、出力シーケンスが分類でれることの理由がこれ
である。
同様の原理が降順分類にも当てはまる。、ただ“ω”を
−ω”即ち最小の項目に置き換え−、また“°犬なる”
を小なる”に置換しなければならない（なお、分類器を
当初において“°■”または′−ω”で満たす必要がな
いことは後に理解てれる。
−ω”即ち最小の項目に置き換え−、また“°犬なる”
を小なる”に置換しなければならない（なお、分類器を
当初において“°■”または′−ω”で満たす必要がな
いことは後に理解てれる。
第１４図参照）３゜
セルに蓄えられた２つの項目をＡ＜ Ｂとしよう。
またＭ＝Ｍａ、ｘ（ＡＸＢ ）、ｍ＝ｍ１ｎ（Ａ、 Ｂ
’）としよう６、孤立のシーケンスを分類することを考
え、かつ項目群が最上部を通じて入力、出力されるとす
れば（最下部シーケンス）、転送段階における具体的な
動きはつぎのようにまとめることができる１、 表 １ 項目群が分類器の最下部を通じて入力および出力てれる
ならば、表はつぎのようになるで多ろう６、表
２ 留意すべきことは、昇順分類と逆の降順分類を考えると
きにはＭおよびｍの役割シを交換するということでるる
。、 一部の項目の出力と他の群の入力とを重複はせるときに
、２つの群につき転送動作が異なることは表１および２
から明白である。、たとえば昇順分類即ち上方への移動
については、出力（最上部）シーケンスをｍ↑とし、入
力（最下部）シーケンスをＭ↑とする。。
’）としよう６、孤立のシーケンスを分類することを考
え、かつ項目群が最上部を通じて入力、出力されるとす
れば（最下部シーケンス）、転送段階における具体的な
動きはつぎのようにまとめることができる１、 表 １ 項目群が分類器の最下部を通じて入力および出力てれる
ならば、表はつぎのようになるで多ろう６、表
２ 留意すべきことは、昇順分類と逆の降順分類を考えると
きにはＭおよびｍの役割シを交換するということでるる
。、 一部の項目の出力と他の群の入力とを重複はせるときに
、２つの群につき転送動作が異なることは表１および２
から明白である。、たとえば昇順分類即ち上方への移動
については、出力（最上部）シーケンスをｍ↑とし、入
力（最下部）シーケンスをＭ↑とする。。
この区別のために、各項泪にはその入力時にタグを付け
る。、最上部シーケンスの項目には“０”を付け、最下
部シーケンスの項目には°１”を付ける６、このタグは
比較時にも転送時と同様に項目の一部と考えることがで
きる。また、転送動作に関する表をつぎのように得る。
る。、最上部シーケンスの項目には“０”を付け、最下
部シーケンスの項目には°１”を付ける６、このタグは
比較時にも転送時と同様に項目の一部と考えることがで
きる。また、転送動作に関する表をつぎのように得る。
かっこ内の入力は降順分類に対応する６、第６番目の列
は２つのシーケンスの間の限界領域セルを表わす。、比
較の便宜上項目の最上位ビットとしてタグビットを有す
るならばタグピットが１の最下部シーケンスによる項目
は常にＭであシ、２つのシーケンスは常に分離でれたも
のに保たれるでるろう。、付加タグビットの分類例は第
６図に示てれる１、 〔論理設計〕 この明細書を通じて、分類器のセルアレイは垂直に表わ
芒れるであろう。、セルの各々は２つのＷピット項目を
含み、Ｗ個の双ビツトセルからなる水平線型アレイ（行
）でめる１、全体の位相空間的なレイアウトは第４図に
示される。、実際の物理的なレイアウトでは、より四角
なチップを得るためにセルアレイを折シたたむ必要がる
るでろろう、。
は２つのシーケンスの間の限界領域セルを表わす。、比
較の便宜上項目の最上位ビットとしてタグビットを有す
るならばタグピットが１の最下部シーケンスによる項目
は常にＭであシ、２つのシーケンスは常に分離でれたも
のに保たれるでるろう。、付加タグビットの分類例は第
６図に示てれる１、 〔論理設計〕 この明細書を通じて、分類器のセルアレイは垂直に表わ
芒れるであろう。、セルの各々は２つのＷピット項目を
含み、Ｗ個の双ビツトセルからなる水平線型アレイ（行
）でめる１、全体の位相空間的なレイアウトは第４図に
示される。、実際の物理的なレイアウトでは、より四角
なチップを得るためにセルアレイを折シたたむ必要がる
るでろろう、。
まず双ピントセルについて述べる。このようなセルの各
々は２ビツトの比較・操舵ユニットでるる３、このビッ
トは２つの項目ＡおよびＢの各々からのものであり、同
一のピントポジションを表わスモのである６、第５図は
双ビツトセルのブロック図である３、比較のうちの下方
移動（捷りは上方移動）ＶＣおいては２ビツトのうちの
一方が線ａ（またはｂ）上を次の（または前、の）セル
へとシフトされて出力てれることとなる。、他方光の（
または次の）セルからのビットは線工（まｆ？：、は＠
）上をシフトてれ入力でれてくる１、第５図において用
語°′大入力および°゛出力は最上部シーケンスに関係
し、′！、た制御は昇順分類用のものが表示てれる。１
なお、第５図で一重矢印は入力期間のデータフローを示
し、二重矢印は出力期間のそれを示す６、双ビツトセル
の回路概要は第６図に示される。。
々は２ビツトの比較・操舵ユニットでるる３、このビッ
トは２つの項目ＡおよびＢの各々からのものであり、同
一のピントポジションを表わスモのである６、第５図は
双ビツトセルのブロック図である３、比較のうちの下方
移動（捷りは上方移動）ＶＣおいては２ビツトのうちの
一方が線ａ（またはｂ）上を次の（または前、の）セル
へとシフトされて出力てれることとなる。、他方光の（
または次の）セルからのビットは線工（まｆ？：、は＠
）上をシフトてれ入力でれてくる１、第５図において用
語°′大入力および°゛出力は最上部シーケンスに関係
し、′！、た制御は昇順分類用のものが表示てれる。１
なお、第５図で一重矢印は入力期間のデータフローを示
し、二重矢印は出力期間のそれを示す６、双ビツトセル
の回路概要は第６図に示される。。
プリチャージ・キャリー搬送型比較器が２ビツトセルと
ともに示されている。セル行中の項目Ａ（またはＢ）の
すべてのビットセルが同一の４つの信号Ｃ１、Ｃ２、Ｃ
６およびＣ４（またはＣ１′、Ｃ２’、Ｃ３’およびＣ
４”）ＶＣより制御でれ、これにより項目のすべてのビ
ットが同時に循環またはシフトてれることに留意でれた
い１．１つのセル行中の双ビツトセルの比較器は第７図
に示でれるように連結されている０、ｃは項目Ａおよび
Ｂの比較結果でるる１．すなわち項目Ａ〉項目Ｂであれ
ばＣ−１でろシ、さもなければＣ否０である０、比較キ
ャリーの連鎖はクロンク泣相φ１の間にプリチャージて
れる（第６図においてＷおよびＹをゲートする）。、 つぎに制＃部について説明しよう。、説明の朗宜上最上
部シーケンスの昇順分類を考えよう。、各セルは非重畳
２相クロツクを用いる４つのゲートにより制御８れる２
インバータ・ループである。−Ａ）Ｂ（すなわち比較結
果がＣ＝１）での種々の状況に対する所望のゲートは第
８図に水系れる３、Ａ〈Ｂの場合には、ＡおよびＢｖＣ
対するゲートをちょうど交換すればよい６、得られるプ
ール表示はつぎのとおりである。１ Ｃ３−１十φ２ Ｉ ａ Ｃ’３−Ｉ十φ２Ｉ
’ａＣ，＝φＩＩａ十φ２’Ｉａ’Ｃ’４＝φＩＩａ十
φ２Ｉａ工＝１（または０）は下方（または上方）移動
を示す。ａは反対の状況で反対の値（０および１）を採
るプール変数である。状況とは昇順分類（Ｇｐｔ＝０）
対降順分類（Ｏｐｔ＝１）、最上部シーケンス（ＳＲ＝
Ｏ）対最下部シーケンス（ＳＲ＝１）およびＡ”：）Ｂ
（比較キャリＣ＝１）対Ａ＜Ｂ（Ｃ＝０）である。
ともに示されている。セル行中の項目Ａ（またはＢ）の
すべてのビットセルが同一の４つの信号Ｃ１、Ｃ２、Ｃ
６およびＣ４（またはＣ１′、Ｃ２’、Ｃ３’およびＣ
４”）ＶＣより制御でれ、これにより項目のすべてのビ
ットが同時に循環またはシフトてれることに留意でれた
い１．１つのセル行中の双ビツトセルの比較器は第７図
に示でれるように連結されている０、ｃは項目Ａおよび
Ｂの比較結果でるる１．すなわち項目Ａ〉項目Ｂであれ
ばＣ−１でろシ、さもなければＣ否０である０、比較キ
ャリーの連鎖はクロンク泣相φ１の間にプリチャージて
れる（第６図においてＷおよびＹをゲートする）。、 つぎに制＃部について説明しよう。、説明の朗宜上最上
部シーケンスの昇順分類を考えよう。、各セルは非重畳
２相クロツクを用いる４つのゲートにより制御８れる２
インバータ・ループである。−Ａ）Ｂ（すなわち比較結
果がＣ＝１）での種々の状況に対する所望のゲートは第
８図に水系れる３、Ａ〈Ｂの場合には、ＡおよびＢｖＣ
対するゲートをちょうど交換すればよい６、得られるプ
ール表示はつぎのとおりである。１ Ｃ３−１十φ２ Ｉ ａ Ｃ’３−Ｉ十φ２Ｉ
’ａＣ，＝φＩＩａ十φ２’Ｉａ’Ｃ’４＝φＩＩａ十
φ２Ｉａ工＝１（または０）は下方（または上方）移動
を示す。ａは反対の状況で反対の値（０および１）を採
るプール変数である。状況とは昇順分類（Ｇｐｔ＝０）
対降順分類（Ｏｐｔ＝１）、最上部シーケンス（ＳＲ＝
Ｏ）対最下部シーケンス（ＳＲ＝１）およびＡ”：）Ｂ
（比較キャリＣ＝１）対Ａ＜Ｂ（Ｃ＝０）である。
この結果、ａはＣ，ＳＲおよびＯｐｔのエクスクル−／
ブ・オアとなる。即ち、ａは である。
ブ・オアとなる。即ち、ａは である。
ここで下方移動では
自−φ２ＣＣ′１−φ２Ｃ
Ｃ２：φ２ＣＣ１０：φ２Ｃ
Ｃ３−１Ｃ１０：１
ｃ４＝φＩＣＣ’４＝φ１Ｃ
であシ 、先に述べたようＶＣ，Ｃ工１（Ａ２Ｂ）でる
るから第８図（ａ）のゲートはビットＡ、ビットＢにつ
きそれぞれ第８図（ｂ）、（ｃ）ＶＣ示すとおυになる
。
るから第８図（ａ）のゲートはビットＡ、ビットＢにつ
きそれぞれ第８図（ｂ）、（ｃ）ＶＣ示すとおυになる
。
また上方移動では
Ｃ１−φＩＣＣ１０−φＩＣ
Ｃ２：Ｉ Ｃ’２＝１
Ｃ３−φ２ＣＣ１０：φ２Ｃ
Ｃ４−φ２ＣＣ’４””φ２Ｃ
であるので、ゲートはピントＡ１ ビ、ットＣＫつき第
８図（ｄ）、（ｅ）にそれぞれ示すとおシになる。。
８図（ｄ）、（ｅ）にそれぞれ示すとおシになる。。
セル制御の回路設計については第９図を参照てれたい。
均一で一定のセルを得るために、最上部および最下部シ
ーケンスの判別用にタグピントの組合わせをろらか芒ま
に用いることは避けられてきた。
ーケンスの判別用にタグピントの組合わせをろらか芒ま
に用いることは避けられてきた。
その代わＩＣ双方向二重シフトレジスタ・チェーンを用
いる。このチェーンの内容はセルの内容と同期して上方
および下方に移動する。、またこのチェーンの出力は各
レベルで第１０図に示でれるようにＳＲとして採用でれ
る。この結果最上部（または最下部）シーケンスの項目
は常に５Ｒ＝＝ｏ（または１）を伴う。若干複雑なこと
が境界領域で起こる。そして所望の転送動作の表はつぎ
のようＶＣなる。
いる。このチェーンの内容はセルの内容と同期して上方
および下方に移動する。、またこのチェーンの出力は各
レベルで第１０図に示でれるようにＳＲとして採用でれ
る。この結果最上部（または最下部）シーケンスの項目
は常に５Ｒ＝＝ｏ（または１）を伴う。若干複雑なこと
が境界領域で起こる。そして所望の転送動作の表はつぎ
のようＶＣなる。
表 ４
タグビット ＤＯ１１０１ＤＯ１１０１下方
Ｍ↓ ｍ↓ Ｍ↓ ｍ↓ Ｍ↓ Ｍ↓上方
ｍｉ Ｍｉ ｍｉ Ｍｊ ｍｊ ｍｉＳ
Ｒ０１ＤＯ１１ ２つ（Ｏ終端（Ｄ２つの特別な無方向シフトレジスタが
昇順および降順分類の両者における第６列の条件を満た
でなければならないということは第１０図から容易に調
べることができるでめろ九。
Ｍ↓ ｍ↓ Ｍ↓ ｍ↓ Ｍ↓ Ｍ↓上方
ｍｉ Ｍｉ ｍｉ Ｍｊ ｍｊ ｍｉＳ
Ｒ０１ＤＯ１１ ２つ（Ｏ終端（Ｄ２つの特別な無方向シフトレジスタが
昇順および降順分類の両者における第６列の条件を満た
でなければならないということは第１０図から容易に調
べることができるでめろ九。
つぎにタイミングでろ払、第１１図に示でれるような非
重畳３相クロツクが用いられる。、位相φ・１の間に、
転送ビットがセル（ｉ）から読み出てれ、同時に他のビ
ットが再循環系せられ、また比較桁上げチェーンがプリ
チャージ芒れる（第１２図）、。
重畳３相クロツクが用いられる。、位相φ・１の間に、
転送ビットがセル（ｉ）から読み出てれ、同時に他のビ
ットが再循環系せられ、また比較桁上げチェーンがプリ
チャージ芒れる（第１２図）、。
位相φ２の間に、転送ビットが隣のセル（ｌ＋１または
１−１）に書込壕れ、同時に他のビットは完全に再循環
し比較が行われる１、位相φ３では、比較結果信号が各
セルの制御回路に導入でれる。。
１−１）に書込壕れ、同時に他のビットは完全に再循環
し比較が行われる１、位相φ３では、比較結果信号が各
セルの制御回路に導入でれる。。
なお、第１２図においてはつぎの略称を用いた６、Ｐｒ
ｅ：比較キャリー線をプリチャージする。
ｅ：比較キャリー線をプリチャージする。
Ｃｏ ｕ ｊ ；ビット対につき比較器内でＣｏｕｔを
算出しＣを得る。、 Ｃｒｔ；Ｃ１、Ｃ２，Ｃ３ｓ Ｃ４，Ｃ’ｌ、Ｃ’２％
Ｃ／３およびＣ１０の制御回路にＣを供給する。、 Ｒ；転送ビットを読み出して隣接（上または下の）セル
へ送る。
算出しＣを得る。、 Ｃｒｔ；Ｃ１、Ｃ２，Ｃ３ｓ Ｃ４，Ｃ’ｌ、Ｃ’２％
Ｃ／３およびＣ１０の制御回路にＣを供給する。、 Ｒ；転送ビットを読み出して隣接（上または下の）セル
へ送る。
Ｗ；他の隣接（上または下の）セルからの転送ビットを
書込む。
書込む。
Ｃｉｒ；残留ビットをセル内に再循環する。。
さらに位相φ３はつぎのものに必要とてれる（第１６図
参照）。
参照）。
（１）上段から下段への転移および下段から上段への転
移。
移。
（２ン 初期化。、
（３） 比較器、制御およびビットセルのル−プにお
けるレーシング条件の回避、。
けるレーシング条件の回避、。
つぎに初期化について述べる。
分類を開始するのに先だって、セル全部を′ω″または
−ω”で初期化するかわ！ｌｌに、単につぎのことを行
うことが必要とてれる。即ち、第１４゜１図〜第１４．
５図のように比較シフトレジスタを適切にセットすると
ともに、人ってくる７−ケンスのタグと区別できるタグ
を２つの境界セルニ満たすのでるる。最上部（または最
下部）シーケンスのタグビット“０”（または１ ”）
を有することを思い出すべきでおろう。これら初期化か
全く適切であることｔＩ′ｉ表４および第１４図から容
易に調べることができる。なお第７４図で白丸はゼロ、
黒丸は１、×は無意味である。。
−ω”で初期化するかわ！ｌｌに、単につぎのことを行
うことが必要とてれる。即ち、第１４゜１図〜第１４．
５図のように比較シフトレジスタを適切にセットすると
ともに、人ってくる７−ケンスのタグと区別できるタグ
を２つの境界セルニ満たすのでるる。最上部（または最
下部）シーケンスのタグビット“０”（または１ ”）
を有することを思い出すべきでおろう。これら初期化か
全く適切であることｔＩ′ｉ表４および第１４図から容
易に調べることができる。なお第７４図で白丸はゼロ、
黒丸は１、×は無意味である。。
初期値はすべてクロック位相φ３の間に分類器に注入で
れる。、 行ｉおよびｉ ＋１の双ピントセルを連結するワイアが
転送ピントを蓄えるに足る容量を有するかのように回路
は描かれている０、もしそうでないなら、これらに連結
用インバータを付加することは単純なことでろろう。隣
接行セルに関する比較はインパークなしに種々実現てれ
るにちがいない。。
れる。、 行ｉおよびｉ ＋１の双ピントセルを連結するワイアが
転送ピントを蓄えるに足る容量を有するかのように回路
は描かれている０、もしそうでないなら、これらに連結
用インバータを付加することは単純なことでろろう。隣
接行セルに関する比較はインパークなしに種々実現てれ
るにちがいない。。
実際第６図に水系れるように、セルから離れるピントは
入力でれるときより相補的な形をしている。
入力でれるときより相補的な形をしている。
それゆえ第１５図のように同一の比較桁上げ出力を生成
するためにＡおよびＡの役割りおよびＢおよびＢの役割
シを反転する必要がある。第１図の全体的なブロック図
において隣接行間の交替が明白に示てれている。またデ
ータが真”の形態で入力または出力でれるよう偶数個の
行が推奨妊れることに留意系れたい（でもないと最上部
または最下部に°“偽”の形態すなわち無効とされる形
態となる）。
するためにＡおよびＡの役割りおよびＢおよびＢの役割
シを反転する必要がある。第１図の全体的なブロック図
において隣接行間の交替が明白に示てれている。またデ
ータが真”の形態で入力または出力でれるよう偶数個の
行が推奨妊れることに留意系れたい（でもないと最上部
または最下部に°“偽”の形態すなわち無効とされる形
態となる）。
この実装（第６図）においては、１双ビツトセルろた９
２６の装置数すなわち、ビットあたシ１６の装置数であ
る。これに対・し現在の１６’にスタティックＲＡＭに
おいては６でるる。ぞれゆえ、分類器のチップは８にビ
ットすなわち２５６個の６２ビツトセルの容量を多分持
つこととなろう。１、ポイン３２に関連する記憶セルの
一部に関する比較ロジックを単に削除することにより、
この分類器をキー・ポインタ対処理用に拡張することが
できる（そして、ポインタピント、６たり単に８個の装
置が必要となるであろう）。
２６の装置数すなわち、ビットあたシ１６の装置数であ
る。これに対・し現在の１６’にスタティックＲＡＭに
おいては６でるる。ぞれゆえ、分類器のチップは８にビ
ットすなわち２５６個の６２ビツトセルの容量を多分持
つこととなろう。１、ポイン３２に関連する記憶セルの
一部に関する比較ロジックを単に削除することにより、
この分類器をキー・ポインタ対処理用に拡張することが
できる（そして、ポインタピント、６たり単に８個の装
置が必要となるであろう）。
このソータは分類てれた２個のストリングを結合するの
にも使うことができる１、これは適切な方法でストリン
グがソータ中を繰シ返し通過するようにすればよい。た
とえば、−膜化された奇偶結合アルゴリズムをこの目的
に関し採用し得る。
にも使うことができる１、これは適切な方法でストリン
グがソータ中を繰シ返し通過するようにすればよい。た
とえば、−膜化された奇偶結合アルゴリズムをこの目的
に関し採用し得る。
第１．１図は基本分類セルのブロック図、第１．２図お
よび第１，６図は分類機構システムを示すブロック図、
第２１図および第２２図は昇順でシーケンスを分類する
例を示す図、第６．１図および第６．２図は付加タグを
伴う分類を示す図、第４．１図および第４．２図は全体
の位相空間的レイアウトを示す図、第５図は双ピントセ
ルのブロック図、第６図は双ビツトセルの概要図、第７
図１−ｊ：１セル行中の双ピントセルの結合を示す図、
第８図はゲートの一態様を説明する図、第９図はセル制
御用の回路の概要図、第１０図は双方向二重７７ トレ
ジスタチェーンを示す図、第１１図はクロックタイミン
グを示す図、第１２図は比較キャリー線をプリチャージ
する手法を示スは双ビツトセルの詳細な構成を示す図で
るる。 １１・・・・Ａピントレジスタポジション、１２・・・
・Ｂビットレジ゛スタポジション、１′５・・・・ピン
トポジション比較器、１４・・・・制御行１機構。。 ２Ｃ ＦＩＧ、２．１ ５ １ ６ ６ ２Ｃ（九＃）
Ｔ（転送−）ＣＴ 入テップ（ステップ２ の の ＣＴＣＴ ５ ６ ２ １ ６ ↓ Φ ＣＴ ステップ３ ↓ ÷ の ＣＴ ＦＩＧ、 ２．２ １ ＣＴ Ｃ１’； （−一一、−一一） （−ｍ−，２−ｍ−）入テ゛ンプ
７ ステ・ソゲ８璽 １ １ ２１
２ ２ ３の
の の のＣＴ
ＣＴ ステップ１０ ステ・ンプ１１Ｃ
Ｔ ス子・ツブθ １ ２ ２ ３ ３ ４ ↑ の ＣＴ ステップ１２ ＦＩＧ、３．１ ０．１ ２０５− １、ｔ （Ｕ） （Ｕ） ＦＩＧ、３．２ １．１ １．２ １．３
１．１ １．２ １．１ （Ｄｌ （ＤＪ （
Ｄ）、 ＋０１１．４
１．５ １．６＋、３
１．４ ＋、５１．２
１．３ １．４１．１
１．２ １．３１．１
１．２ １．１ （Ｄ） （０１（Ｌｊｌ１ 昇順介頻用勧期化イ（ｔ＝ＯＪ 籠 降＠分類用初期化２（ｔ＝〇−ン 昇順崩１１用＠′Ｍ化？（シ・Ｏ−） 降順分類用初期イＱ’ｔ （ｔ＝ｏ）
よび第１，６図は分類機構システムを示すブロック図、
第２１図および第２２図は昇順でシーケンスを分類する
例を示す図、第６．１図および第６．２図は付加タグを
伴う分類を示す図、第４．１図および第４．２図は全体
の位相空間的レイアウトを示す図、第５図は双ピントセ
ルのブロック図、第６図は双ビツトセルの概要図、第７
図１−ｊ：１セル行中の双ピントセルの結合を示す図、
第８図はゲートの一態様を説明する図、第９図はセル制
御用の回路の概要図、第１０図は双方向二重７７ トレ
ジスタチェーンを示す図、第１１図はクロックタイミン
グを示す図、第１２図は比較キャリー線をプリチャージ
する手法を示スは双ビツトセルの詳細な構成を示す図で
るる。 １１・・・・Ａピントレジスタポジション、１２・・・
・Ｂビットレジ゛スタポジション、１′５・・・・ピン
トポジション比較器、１４・・・・制御行１機構。。 ２Ｃ ＦＩＧ、２．１ ５ １ ６ ６ ２Ｃ（九＃）
Ｔ（転送−）ＣＴ 入テップ（ステップ２ の の ＣＴＣＴ ５ ６ ２ １ ６ ↓ Φ ＣＴ ステップ３ ↓ ÷ の ＣＴ ＦＩＧ、 ２．２ １ ＣＴ Ｃ１’； （−一一、−一一） （−ｍ−，２−ｍ−）入テ゛ンプ
７ ステ・ソゲ８璽 １ １ ２１
２ ２ ３の
の の のＣＴ
ＣＴ ステップ１０ ステ・ンプ１１Ｃ
Ｔ ス子・ツブθ １ ２ ２ ３ ３ ４ ↑ の ＣＴ ステップ１２ ＦＩＧ、３．１ ０．１ ２０５− １、ｔ （Ｕ） （Ｕ） ＦＩＧ、３．２ １．１ １．２ １．３
１．１ １．２ １．１ （Ｄｌ （ＤＪ （
Ｄ）、 ＋０１１．４
１．５ １．６＋、３
１．４ ＋、５１．２
１．３ １．４１．１
１．２ １．３１．１
１．２ １．１ （Ｄ） （０１（Ｌｊｌ１ 昇順介頻用勧期化イ（ｔ＝ＯＪ 籠 降＠分類用初期化２（ｔ＝〇−ン 昇順崩１１用＠′Ｍ化？（シ・Ｏ−） 降順分類用初期イＱ’ｔ （ｔ＝ｏ）
Claims (1)
- 【特許請求の範囲】 デジタルデータを蓄えるセルアレイでろって、このセル
アレ、イをなすセルの各々が複数の項目の各々に対応す
るビットを蓄え得るものを有し、且つ分類基準に従って
上記複数の項目の相互関係を判別する比較器を有し、芒
らにこの比較器の比較結果および上記基準に関連して分
類器本体へのデータ入力の期間に半分類を確立し、上記
分類器本体からの後続のデータ出力の期間に相補的な半
分類を確立するゲート手段を有してなるデジタルデータ
用の分類器において、 （ａ） 最上部および最下部で終結でせりれたセルア
レイ、上記最上部に配された最上部入出力セルおよび上
記最下部に配でれた最下部入出力セルからなる分類スタ
ックと、 （ｂ） 第１の半分類の期間に、上記最上部入出力セ
ルに無秩序な第１の項目群を１回１項目ずつ分配してい
き、こののち相補的な第２の半分類の期間に、上記最上
部入出力セルから上記第１の項目群を１回１項目ずつ分
配していき、上記第１の項目群の完全な分類を完遂ブせ
る最上部入出力制御手段と、 （ｃ） 第１の半分類の期間に、上記最下部入出力セ
ルに無秩序゛な第２の項目群を１回１項目ずつ分配して
いき、こののち相補的な第２の半分類の期間に、上記最
下部入出力セルから上記第２の項目群を１回１項目ずつ
分配していき、上記第２の項目群の完全な分類を完遂嘔
せる最下部入出力制御手段とを有することを特徴とする
蓄積デジタルデータ用の分配器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/467,975 US4520456A (en) | 1983-02-18 | 1983-02-18 | Dual reciprocating pipelined sorter |
| US467975 | 1983-02-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59153239A true JPS59153239A (ja) | 1984-09-01 |
| JPH046982B2 JPH046982B2 (ja) | 1992-02-07 |
Family
ID=23857921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58232900A Granted JPS59153239A (ja) | 1983-02-18 | 1983-12-12 | 分類器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4520456A (ja) |
| EP (1) | EP0119319B1 (ja) |
| JP (1) | JPS59153239A (ja) |
| DE (1) | DE3381505D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278627A (ja) * | 1985-10-01 | 1987-04-10 | Nippon Telegr & Teleph Corp <Ntt> | ソ−ト処理装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4595995A (en) * | 1983-02-17 | 1986-06-17 | At&T Bell Laboratories | Sort circuit and method using multiple parallel sorts of the sorted items |
| US5204967A (en) * | 1984-05-29 | 1993-04-20 | Armstrong Philip N | Sorting system using cascaded modules with levels of memory cells among which levels data are displaced along ordered path indicated by pointers |
| US4799152A (en) * | 1984-10-12 | 1989-01-17 | University Of Pittsburgh | Pipeline feedback array sorter with multi-string sort array and merge tree array |
| US4991134A (en) * | 1988-03-30 | 1991-02-05 | International Business Machines Corporation | Concurrent sorting apparatus and method using FIFO stacks |
| US5274835A (en) * | 1988-12-20 | 1993-12-28 | Matsushita Electric Industrial Co., Ltd. | Merge device using FIFO buffers |
| JPH02178730A (ja) * | 1988-12-28 | 1990-07-11 | Toshiba Corp | 分割法を用いた内部ソート方式 |
| US5111465A (en) * | 1989-06-30 | 1992-05-05 | Digital Equipment Corporation | Data integrity features for a sort accelerator |
| US5185886A (en) * | 1989-06-30 | 1993-02-09 | Digital Equipment Corporation | Multiple record group rebound sorter |
| US5142687A (en) * | 1989-06-30 | 1992-08-25 | Digital Equipment Corporation | Sort accelerator with rebound sorter repeatedly merging sorted strings |
| US5206947A (en) * | 1989-06-30 | 1993-04-27 | Digital Equipment Corporation | Stable sorting for a sort accelerator |
| JPH0776906B2 (ja) * | 1989-06-30 | 1995-08-16 | ディジタル イクイプメント コーポレーション | 分類加速装置のための速度及びメモリー制御 |
| FR2660476A1 (fr) * | 1990-03-30 | 1991-10-04 | Alcatel Transmission | Dispositif de stockage et de classement de donnees numeriques. |
| US5303381A (en) * | 1990-07-19 | 1994-04-12 | Canon Kabushiki Kaisha | Method and apparatus for sorting sequential input signals by concurrently comparing successive input signals among signals in first and second memory sections |
| JP3152466B2 (ja) * | 1991-04-04 | 2001-04-03 | 三菱電機株式会社 | ソーティング装置およびソーティング方法 |
| US5410719A (en) * | 1992-05-27 | 1995-04-25 | Hewlett-Packard Company | Field compositor for merging data and including cells each receiving three control and two data inputs and generating one control and one data output therefrom |
| US5489506A (en) * | 1992-10-26 | 1996-02-06 | Biolife Systems, Inc. | Dielectrophoretic cell stream sorter |
| US5845113A (en) * | 1992-10-27 | 1998-12-01 | International Business Machines Corporation | Method for external sorting in shared-nothing parallel architectures |
| US5440736A (en) * | 1993-11-24 | 1995-08-08 | Digital Equipment Corporation | Sorter for records having different amounts of data |
| TW201115459A (en) * | 2009-10-21 | 2011-05-01 | Etron Technology Inc | Data processing circuit |
| GB2593200B (en) * | 2020-03-19 | 2023-01-25 | Imagination Tech Ltd | Method and system for verifying a sorter |
| US20240036818A1 (en) * | 2022-07-27 | 2024-02-01 | Untether Ai Corporation | Computational memory for sorting multiple data streams in parallel |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384539A (en) * | 1976-12-30 | 1978-07-26 | Ibm | Sorter |
| JPS5592942A (en) * | 1979-01-08 | 1980-07-14 | Mitsubishi Electric Corp | Sorting unit |
| JPS5790756A (en) * | 1980-11-26 | 1982-06-05 | Mitsubishi Electric Corp | Sorting device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3514760A (en) * | 1967-09-13 | 1970-05-26 | Stanford Research Inst | Sorting array ii |
| US3611316A (en) * | 1969-12-24 | 1971-10-05 | Ibm | Indirect indexed searching and sorting |
| US3997880A (en) * | 1975-03-07 | 1976-12-14 | International Business Machines Corporation | Apparatus and machine implementable method for the dynamic rearrangement of plural bit equal-length records |
| US4037205A (en) * | 1975-05-19 | 1977-07-19 | Sperry Rand Corporation | Digital memory with data manipulation capabilities |
| US4131947A (en) * | 1976-08-06 | 1978-12-26 | Armstrong Philip N | Random access digital sorter |
| US4090249A (en) * | 1976-11-26 | 1978-05-16 | International Business Machines Corporation | Apparatus for sorting records in overlap relation with record loading and extraction |
-
1983
- 1983-02-18 US US06/467,975 patent/US4520456A/en not_active Expired - Fee Related
- 1983-12-12 JP JP58232900A patent/JPS59153239A/ja active Granted
- 1983-12-21 EP EP83112883A patent/EP0119319B1/en not_active Expired
- 1983-12-21 DE DE8383112883T patent/DE3381505D1/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384539A (en) * | 1976-12-30 | 1978-07-26 | Ibm | Sorter |
| JPS5592942A (en) * | 1979-01-08 | 1980-07-14 | Mitsubishi Electric Corp | Sorting unit |
| JPS5790756A (en) * | 1980-11-26 | 1982-06-05 | Mitsubishi Electric Corp | Sorting device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278627A (ja) * | 1985-10-01 | 1987-04-10 | Nippon Telegr & Teleph Corp <Ntt> | ソ−ト処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4520456A (en) | 1985-05-28 |
| EP0119319A2 (en) | 1984-09-26 |
| JPH046982B2 (ja) | 1992-02-07 |
| DE3381505D1 (de) | 1990-05-31 |
| EP0119319B1 (en) | 1990-04-25 |
| EP0119319A3 (en) | 1987-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59153239A (ja) | 分類器 | |
| CA1085056A (en) | Multipass sorter for arranging an input list into numerical order | |
| US4031520A (en) | Multistage sorter having pushdown stacks with concurrent access to interstage buffer memories for arranging an input list into numerical order | |
| US4065756A (en) | Associative memory with neighboring recirculated paths offset by one bit | |
| US5349684A (en) | Sort and merge system using tags associated with the current records being sorted to lookahead and determine the next record to be sorted | |
| US5535384A (en) | Method and apparatus for controlling a hardware merge sorter to sort a plurality of records greater than 2n | |
| US20090254697A1 (en) | Memory with embedded associative section for computations | |
| US4131947A (en) | Random access digital sorter | |
| WO1990004849A1 (en) | Memory structure and method of utilization | |
| US5319651A (en) | Data integrity features for a sort accelerator | |
| EP0405759B1 (en) | Sort accelerator using rebound sorter as merger | |
| US5185886A (en) | Multiple record group rebound sorter | |
| US3514760A (en) | Sorting array ii | |
| US3336580A (en) | Sorting system for multi-bit binary digital records | |
| US5206947A (en) | Stable sorting for a sort accelerator | |
| US4897816A (en) | Serial dynamic memory shift register | |
| US20020116425A1 (en) | Sort processing method and sort processing apparatus | |
| US3329938A (en) | Multiple-bit binary record sorting system | |
| KR102608844B1 (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
| JP2540899B2 (ja) | ソ―タ記憶管理方式 | |
| Wong | A VLSI SORTER | |
| EP0222940B1 (en) | A fast search processor and method for its use | |
| JPH07302187A (ja) | データソーティング方法及びソーティング装置 | |
| JPS63205728A (ja) | ソ−テイング回路 | |
| JPS627578B2 (ja) |