JPS5915153U - 車両用デ−タ収録装置 - Google Patents
車両用デ−タ収録装置Info
- Publication number
- JPS5915153U JPS5915153U JP1982109358U JP10935882U JPS5915153U JP S5915153 U JPS5915153 U JP S5915153U JP 1982109358 U JP1982109358 U JP 1982109358U JP 10935882 U JP10935882 U JP 10935882U JP S5915153 U JPS5915153 U JP S5915153U
- Authority
- JP
- Japan
- Prior art keywords
- vehicle data
- memory
- microcomputer
- recording device
- data recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本願考案者が開発を進めている従来装置のi例
を示した回路ブロック図、第2図は本考案の一実施例を
示した回路ブロック図、第3図は第2図の実施例におけ
る各部の信号波形を示したタイムチャート図である。 1・・・CPU(中央処理ユニット)、2・・・ROM
(リードオンリメモリ)、3・・・入力インタフェース
、4・・・A/Dマルチプレクサ、5・・・RAM(ラ
ンダムアークセスメモリ)、6・・・アドレスデシーダ
、7・・・タイミング回路、8・・・オアタート、9.
14−バッファ、10.15・・・トランジスタ、1
1・・・電源リレー、11a・・・リレー接点、12−
・・レギュレータ、13・・・リセット回路、16・・
・インバータ、17・・・メモリ電源回路、18・・・
予備電源、20.22・・・アナログスイッチ、L□・
・・読出し/書込み用の制御ライン、L2・・・チップ
セレクトライン。
を示した回路ブロック図、第2図は本考案の一実施例を
示した回路ブロック図、第3図は第2図の実施例におけ
る各部の信号波形を示したタイムチャート図である。 1・・・CPU(中央処理ユニット)、2・・・ROM
(リードオンリメモリ)、3・・・入力インタフェース
、4・・・A/Dマルチプレクサ、5・・・RAM(ラ
ンダムアークセスメモリ)、6・・・アドレスデシーダ
、7・・・タイミング回路、8・・・オアタート、9.
14−バッファ、10.15・・・トランジスタ、1
1・・・電源リレー、11a・・・リレー接点、12−
・・レギュレータ、13・・・リセット回路、16・・
・インバータ、17・・・メモリ電源回路、18・・・
予備電源、20.22・・・アナログスイッチ、L□・
・・読出し/書込み用の制御ライン、L2・・・チップ
セレクトライン。
Claims (1)
- エンジン作動中はマイクロコンピュータに継続的に電源
を供給して一定期間毎に車両データをメモリに書込み、
エンジン停止中は一定周期毎に上記マイクロコンピュー
タに電源を間歇的に供給して車両データを上記メモリに
書込む装置に於いて、電源投入から一定時間のあいだ上
記マイクロコンピュータにリセット信号を出力するリセ
ット手段と、該リセット手段がリセット信号を出力して
いる間、上記メモリを書込み禁止モードに設定するモー
ド設定手段とを有することを特徴とする車両用データ収
録装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1982109358U JPS5915153U (ja) | 1982-07-21 | 1982-07-21 | 車両用デ−タ収録装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1982109358U JPS5915153U (ja) | 1982-07-21 | 1982-07-21 | 車両用デ−タ収録装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5915153U true JPS5915153U (ja) | 1984-01-30 |
Family
ID=30254776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1982109358U Pending JPS5915153U (ja) | 1982-07-21 | 1982-07-21 | 車両用デ−タ収録装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5915153U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0328044A (ja) * | 1989-06-26 | 1991-02-06 | Zexel Corp | 監視装置 |
-
1982
- 1982-07-21 JP JP1982109358U patent/JPS5915153U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0328044A (ja) * | 1989-06-26 | 1991-02-06 | Zexel Corp | 監視装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59192740U (ja) | コンピユ−タ装置 | |
JPS5915153U (ja) | 車両用デ−タ収録装置 | |
JPS61622U (ja) | 電源制御回路 | |
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPS58164021U (ja) | 車両用デ−タ収録装置 | |
JPS6020099U (ja) | P−rom書込器 | |
JPS58190900U (ja) | バブルメモリカセツト装置 | |
JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
JPS59177055U (ja) | 自動再生装置 | |
JPS58140599U (ja) | ダイナミツクランダムアクセスメモリ制御回路 | |
JPS6076430U (ja) | メモリ用電池電源装置 | |
JPS59130300U (ja) | 半導体メモリのデ−タ内容保護装置 | |
JPS58101266U (ja) | デジタル電子制御装置 | |
JPS60184133U (ja) | バツテリバツクアツプメモリ回路 | |
JPS6095653U (ja) | デ−タバス制御装置 | |
JPS63175271U (ja) | ||
JPS6176600U (ja) | ||
JPS63147744U (ja) | ||
JPS60103234U (ja) | 電子式キヤツシユレジスタの電源回路 | |
JPS63147754U (ja) | ||
JPH0436655U (ja) | ||
JPS59155629U (ja) | Gpib型コントロ−ル回路 | |
JPS6082301U (ja) | プロセス出力装置 | |
JPH022751U (ja) | ||
JPS60123045U (ja) | リ−ド/ライトプロテクシヨン装置 |