JPS59151186A - Character display - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、文字表示装置に関し、詳しくは、電子計算機
等からの清報を受けて、画面上に表示する文字表示装置
について、文字情報以外に特殊文字、記号等の表示パタ
ーンデータをあらかじめ電子計算機等から受け、表示パ
ターンデータとして特殊文字、記号発生用のメモリに書
込み、これを用いて特殊文字、記号等を表示する文字表
示装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a character display device, and more specifically, the present invention relates to a character display device that displays special characters, symbols, etc. in addition to character information in response to information from electronic computers, etc. The present invention relates to a character display device that receives display pattern data from a computer or the like in advance, writes it as display pattern data into a memory for generating special characters and symbols, and uses this data to display special characters, symbols, and the like.

従来の文字表示装置は、文字情報を受信して文字発生用
ＲＯＭから所定の文字パターンを画面に表示し、特殊文
字、記号等の表示パターンデータの場合にはパターンデ
ータをあらかじめ受信して特殊文字、記号発生用　上回
に書込みを行ない、表示は書込み位置情報（任意に割シ
付けた文字コード）により、該特殊文字、記号等の表示
を行なっている。Conventional character display devices receive character information and display a predetermined character pattern from a character generation ROM on the screen, and in the case of display pattern data such as special characters and symbols, the pattern data is received in advance and the special character pattern is displayed. , for symbol generation, and the special characters, symbols, etc. are displayed based on the writing position information (arbitrarily assigned character code).

従来の回路例を第１図に示す。従来におけるこの種の回
路は、第１図のブロック図に見ら扛る様に、メモＩＪ　
１　、（、”Ｒ１１’コントローラ２、文字発生用ＲＯ
Ｍ３、デコーダ４、オアゲート５、アドレス切替回路６
、特殊文字、記号発生用ＲＡＭ７　、バッファ８、バッ
ファ９、並ｍ列変換回路１０、オシＬ／　−タ１１、ビ
デオクロック発生回路１２、キャラクタクロック発生回
路１３、水平同期信号発生回路１４、垂直同期信号発生
回路１５がら構成されている。このウチ、ＣＲＴコント
ローラ２は、文字を表示するための制御回路であり、ラ
インバッファ２−１、キャラクタカウンタ２−２、ラス
タカウンタ２〜３、ラインカウンタ２−４、水平走査制
御回路２−５及び垂面走査制御回路２−６が含まれてい
る。An example of a conventional circuit is shown in FIG. A conventional circuit of this kind is a memory IJ, as shown in the block diagram of Figure 1.
1, (, "R11" controller 2, RO for character generation
M3, decoder 4, OR gate 5, address switching circuit 6
, special character and symbol generation RAM 7, buffer 8, buffer 9, parallel m-column conversion circuit 10, oscillator 11, video clock generation circuit 12, character clock generation circuit 13, horizontal synchronization signal generation circuit 14, vertical synchronization It consists of a signal generation circuit 15. This CRT controller 2 is a control circuit for displaying characters, including a line buffer 2-1, a character counter 2-2, raster counters 2-3, a line counter 2-4, and a horizontal scanning control circuit 2-5. and a vertical scanning control circuit 2-6.

この様な構成に２いて、メモリ１よυＣＲＴコントロー
ラ２の内部のラインバッファ２−１に１行表示分のデー
タが転送されると、キャラクタカウンタ２−２によって
０番からキャラクタデータがＪＩＩＱ次文字発生用ＲＯ
Ｍ３、デコーダ回路４及びアドレス切替回路６を経由し
て特殊文字、記号発生用Ｒ・ＡＭ７へ送出される。デコ
ーダ回路４では人力したキャラクタデータが文字発生用
ＲＯＭ　３に属するか特殊文字、記号発生用ＲＡＭ７に
属するかを選択する。選択された文字発生用ＲＯＭ３で
はラスタカウンタ２−３の値により予め文字発生用ＲＯ
Ｍ　３に書込まれている文字パターンを並列信号として
出力し、並直列変換回路１０に送る。又、アドレス切替
回路６を経由し、キャラクタデータを受けた特殊文字、
記号発生Ｒ・ＡＭ７は、ラスタカウンタ２−３の出力が
キャラクタデータと同様にアドレス切替回路６を経由し
て、特殊文字、記号ＲＡＭ７に書込まれている特殊文字
、記号パターンを並列信号として出力し、バッファ９を
経由して並直列変換回路１０に送る。In such a configuration, when data for displaying one line is transferred from the memory 1 to the internal line buffer 2-1 of the υCRT controller 2, the character counter 2-2 transfers character data from number 0 to the JIIQ next character. RO for generation
The signal is sent to the R/AM 7 for generating special characters and symbols via the M3, decoder circuit 4, and address switching circuit 6. The decoder circuit 4 selects whether the manually inputted character data belongs to the character generation ROM 3 or the special character/symbol generation RAM 7. In the selected character generation ROM 3, the character generation RO is preset by the value of the raster counter 2-3.
The character pattern written in M3 is output as a parallel signal and sent to the parallel-to-serial conversion circuit 10. In addition, special characters that receive character data via the address switching circuit 6,
The symbol generator R/AM 7 outputs special characters, special characters written in the symbol RAM 7, and symbol patterns as parallel signals through the address switching circuit 6 in the same way as the character data output from the raster counter 2-3. and sends it to the parallel-to-serial conversion circuit 10 via the buffer 9.

アドレス切替回路６は、特殊文字、記号等の表示時には
、ＣＲＴコントローラ２からのキャラクタデータ及びラ
スタカウンタ２−３からの出力信号ｆ：特殊文字、記号
発生用ＲＡ、Ｍ７に送る。When displaying special characters, symbols, etc., the address switching circuit 6 sends character data from the CRT controller 2 and an output signal f from the raster counter 2-3 to special character and symbol generation RA, M7.

特殊文字発生用ＲＡＭ、７へ特殊文字、記号等の表示フ
ォントデータの＃込み時にはマイクロプロセッサからの
アドレス信号ＡＩ）Ｂが特殊文字、記号発生用ＲＡＭ７
へ送ら扛る。When inputting display font data such as special characters and symbols to the special character generation RAM 7, the address signal AI)B from the microprocessor is sent to the special character and symbol generation RAM 7.
Send to and kidnap.

オアゲート５は、特殊文字、記号発生用ＲＡ、Ｍ７へ表
示７オントデータの書込み時に、デコーダ４からの特殊
文字、表示用ＲＡＭ７の烟択信号の送出を几ＡＭ　ＬＯ
ＡＤ化号）（ＭＬＯＤとの条件により禁止し、表示時に
は選択信号を特殊文字、記号発生用ｌ儲Ｎ７へ送る。The OR gate 5 controls the sending of the special character/display RAM 7 selection signal from the decoder 4 when writing the display 7 ont data to the special character/symbol generation RA/M7.
(AD code) (Prohibited due to the conditions with MLOD, and when displaying, a selection signal is sent to the special character and symbol generation lary N7.

バッファ８は、特殊文字、記号ＲＡＭ　７へ書込み時に
はマイクロプロセッサからの表示フォントデータＤＡ１
３を特殊文字、記号ＲＡＭ７へ送出する。特殊文字、記
号表示時にはバッファ８の出力はオープン状態となる。Buffer 8 receives display font data DA1 from the microprocessor when writing to special character and symbol RAM 7.
3 is sent to the special character and symbol RAM7. When special characters and symbols are displayed, the output of the buffer 8 is in an open state.

バッファ９は、特殊文字、記号発生用ＲＡＭ７へ表示フ
ォントデータ引゛込み時にはバッファ９の出力はオープ
ンとなり、特殊文字、記号表示時には特殊文字、記号発
生用几ＡＭ７の出力を並直列変換回路１０に送る。When the display font data is pulled into the special character/symbol generation RAM 7, the output of the buffer 9 is open, and when the special characters/symbols are displayed, the output of the special character/symbol generation RAM 7 is sent to the parallel/serial conversion circuit 10. send.

並直列変換回路１０では、ビデオクロック発生回路１２
からのクロンク信号で前記並列信号を直列信号に変換し
、映像信号ｖＳとして、水平同期信号発生回路１４から
の水平同期信号Ｈ及び垂直同期信号発生回路１５からの
垂直同期信号Ｖと共に（ＪＴ表示器（図示せず）に与え
る。In the parallel-to-serial conversion circuit 10, the video clock generation circuit 12
The parallel signal is converted into a serial signal by the clock signal from (not shown).

この様な文字表示装置では、特殊文字、記号等の書込み
時に表示すべき特殊文字が消えたり、途中から表示が開
始されたうして表示画面がちらっき操作者が見にくかっ
た。又、この様なちらつきを防ぐ為に、垂直同期信号の
帰線時間中に特殊文字、記号等ｆ：書込む方法もあった
が、電子計算機等からの転送速度が速くなった場合には
データの送受時間に比較して応答時間が遅くなり、シス
テムとしての処理速度が運くなる欠点があった。In such a character display device, when writing special characters, symbols, etc., the special characters that should be displayed sometimes disappear, or the display starts halfway, causing the display screen to flicker, making it difficult for the operator to see. Also, in order to prevent such flickering, there was a method of writing special characters, symbols, etc. f: during the retrace time of the vertical synchronization signal, but when the transfer speed from electronic computers etc. became faster, the data This has the disadvantage that the response time is slow compared to the sending and receiving time of the system, which slows down the processing speed of the system.

本発明は従来の上記欠点を解決する為になされたもので
あシ、従って本発明の目的は、特殊文字、記号発生用化
成への書込み時にちらつきを防き゛、又、処理速匿にも
影棒を与えない新規な文字表示装置を提供することにあ
る。The present invention has been made in order to solve the above-mentioned drawbacks of the conventional art, and therefore, it is an object of the present invention to prevent flickering when writing to a special character or symbol generating composition, and also to improve processing speed. The object of the present invention is to provide a new character display device that does not give

上記目的を達成する為に、本発明に係る文字表示装置は
、前記説明した従来回路に、ｉｆ電子計算機から受信し
た通常文字以外の特殊文字、記号表示パターンデータを
一時蓄積するための蓄積用メモリと、特殊文字、記号発
生用メモリがアクセスされていないことを検出する手段
と、該検出手段の検出結果により前記蓄私用メモリの軌
み出し及び前記特殊文字、記号発生用メモリへの誉込み
の制御回路、つまり、通常文字表示時即ち走査期間中に
前記特殊文字、記号発生用ＲＡＭが未使用時に特殊文字
、記号表示パターンデータを前記蓄積用メモリから前記
特殊文字、記号発生用ＲＡＭに書込む表示制御回路とを
具備して構成される。In order to achieve the above object, the character display device according to the present invention has a storage memory for temporarily storing special characters other than normal characters and symbol display pattern data received from the if electronic computer in the conventional circuit described above. and a means for detecting that the memory for generating special characters and symbols is not being accessed, and determining the progress of the private memory and imprinting on the memory for generating special characters and symbols based on the detection result of the detection means. The control circuit writes special character and symbol display pattern data from the storage memory to the special character and symbol generation RAM when the special character and symbol generation RAM is not in use during normal character display, that is, during the scanning period. The display control circuit includes a built-in display control circuit.

次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。Next, a preferred embodiment of the present invention will be specifically explained with reference to the drawings.

第２図に本発明の一実施例を示す。この図の中で、従来
回路と同一の回路は同一符号を附与し、ここでの説明は
省略する。FIG. 2 shows an embodiment of the present invention. In this figure, circuits that are the same as those of the conventional circuit are given the same reference numerals, and the explanation here will be omitted.

蓄積用メモリ２５は電子計算機からの特殊文字、記号表
示パターンデータを一時記憶するためのメモリである。The storage memory 25 is a memory for temporarily storing special character and symbol display pattern data from the computer.

バッファ２４はマイクロプロセンサからの特殊文字、記
号表示パターンデータを蓄積用メモリ２５へ送出するた
めのバッファである。アドレス切替回路２３は、蓄積用
メモリ２５への書込み及び読み出し時のアドレス供給回
路であり、蓄積用メモリ２５への書込み時にはマイクロ
プロセンサからのアドレス信号ＡＤＢが蓄積用メモリ２
５へ供給さ汎、読み出し時にはラスタカウンタ２２から
のカウント出力が供給される。ラスタカウンタ２２は蓄
積用メモリ２５から特殊文字、記号発生用ＲＡＭ７へ転
送するときの蓄積用メモリ２５に対する読み出し及び特
殊文字、記号発生用ＲＡＭ７に対する曹込みアドレスを
発生する。アドレス切替回路２１は、特殊文字、記号発
生用ＲＡＭ７に対するアドレス供給回路であり、特殊文
字、記号の表示時にはＣＲＴコントローラ２のラスタカ
ウンタ２−３からの出力を供給し、特殊文字、記号表示
パターンデータの誓込み時にはラスタカウンタ２２のカ
ウンタ出力を供給する。転送制御用フリップフロップ１
８は蓄積用メモリ２５から特殊文字、記号発生用ＲＡＭ
７への転送を制御するクリップフロップである。デコー
ダ４、オアゲート１９、アンドゲート２０は特殊文字、
記号発生用メモリ７がアクセスさ扛ていないことを検出
する手段を構成している。アドレスレジスタ１７は蓄積
用メモリ２５から特殊文字、記号発生用ＲＡＭ７へ特殊
文字、記号表示パターンデータを転送時のアドレスを供
給するレジスタである。アドレス切替回路１６は、特殊
文字、記号発生用ＲＡＭ、　７へのアドレス供給回路で
あり、特殊文字、記号表示時にはＣＩ（、Ｔコントロー
ラ２からのキャラクタデータを供給し、蓄積用メモリ２
５から特殊文字、記号用ＲＡＭ７へ転送時にはアドレス
レジスタ１７の出力が供給される。バッファ２６は蓄積
用メモリ２５の出力を特殊文字、記号発生用ＲＡＭ　７
へ供給する。The buffer 24 is a buffer for sending special character and symbol display pattern data from the microprocessor sensor to the storage memory 25. The address switching circuit 23 is an address supply circuit when writing to and reading from the storage memory 25, and when writing to the storage memory 25, the address signal ADB from the microprocessor sensor is switched to the storage memory 25.
During reading, the count output from the raster counter 22 is supplied to the raster counter 22. The raster counter 22 generates a reading address for the storage memory 25 and an address for the special character and symbol generation RAM 7 when transferring data from the storage memory 25 to the special character and symbol generation RAM 7. The address switching circuit 21 is an address supply circuit for the special character/symbol generation RAM 7, and when displaying special characters/symbols, it supplies the output from the raster counter 2-3 of the CRT controller 2, and supplies special character/symbol display pattern data. At the time of commitment, the counter output of the raster counter 22 is supplied. Transfer control flip-flop 1
8 is a RAM for generating special characters and symbols from the storage memory 25.
This is a clip-flop that controls the transfer to 7. Decoder 4, or gate 19, and gate 20 are special characters,
This constitutes means for detecting that the symbol generation memory 7 has not been accessed. The address register 17 is a register that supplies an address for transferring special character and symbol display pattern data from the storage memory 25 to the special character and symbol generation RAM 7. The address switching circuit 16 is an address supply circuit to the special character/symbol generation RAM 7, and when special characters/symbols are displayed, it supplies character data from the CI(, T controller 2) and stores the memory 2.
5 to the special character/symbol RAM 7, the output of the address register 17 is supplied. A buffer 26 transfers the output of the storage memory 25 to a RAM 7 for generating special characters and symbols.
supply to

この様に構成される回路において、電子計算機等からの
特殊文字、記号表示パターンデータ等を受けたことによ
り、ＡＤＢ信号ラインにラスタカウンタと対応するアド
レスを供給して逐時書込み、−文字分の表示７オントヲ
書込み終了後に、ＲＭＬＯＤ信号をＯＮ”とすることに
より転送制御用フリップフロップ１８を転送側にセット
する。転送制御用スリップフロップ１８の出力は、ラス
タカウンタ２２及びオアゲート１９に接続さ扛、ラスタ
カウンタ２２ヲイネーブル状態とし、且つ）くツファ２
４の出力をオープン状態とする。デコーダ４の文字発生
用ＲＯＭ選択側出力はオアゲート１９のもう一力の入力
に接続されている。オアゲート１９の出力はアンドゲー
ト２０の一力及びアドレス切替回路１６に入力されてい
る。アドレス切替回路１６はオアゲート１９の出力によ
シアドレスレジスタ１７の出力データをアドレスデータ
として特殊文字表示用ＲＡＭ７に供給する。In a circuit configured in this way, by receiving special characters, symbol display pattern data, etc. from an electronic computer, etc., the address corresponding to the raster counter is supplied to the ADB signal line, and the address corresponding to the raster counter is sequentially written. Display 7 After the writing is completed, the transfer control flip-flop 18 is set to the transfer side by turning the RMLOD signal ON.The output of the transfer control slip-flop 18 is connected to the raster counter 22 and the OR gate 19. The raster counter 22 is enabled, and
4 output is left open. The character generation ROM selection side output of the decoder 4 is connected to the other input of the OR gate 19. The output of the OR gate 19 is input to one output of the AND gate 20 and the address switching circuit 16. The address switching circuit 16 supplies the output data of the seat address register 17 to the special character display RAM 7 as address data based on the output of the OR gate 19.

更に、オアゲート１９の出力はラスタカウンタ２２、ア
ドレス切替回路２１、アドレス切替回路２３、バッファ
２６に入力される。ラスタカウンタ２２はオアゲート１
９の出力により特殊文字表示時にはカウントをストップ
し、文字表示時にはカウントアンプする。アドレス切替
回路２１、アドレス゛切替回路２３はオアゲート１９の
出力によりアドレス供給をテスクカウンタ２２側に切替
える。バッファ２６は、オアゲート１９の出力によりオ
ープン状態からイネーブル状態となり、蓄積用メモリ２
５の出力を特殊文字、記号発生用ＲＡＭ７に送出する。Further, the output of the OR gate 19 is input to a raster counter 22, an address switching circuit 21, an address switching circuit 23, and a buffer 26. Raster counter 22 is OR gate 1
By the output of 9, the count is stopped when special characters are displayed, and the count is amplified when characters are displayed. The address switching circuit 21 and the address switching circuit 23 switch the address supply to the task counter 22 side based on the output of the OR gate 19. The buffer 26 changes from an open state to an enabled state by the output of the OR gate 19, and the storage memory 2
5 is sent to the special character/symbol generation RAM 7.

アンドゲート２０のもう一力の入力端子にはキャラクタ
クロンク発生回路１３からの出力が入力され、アンドゲ
ート２０の出力は特殊文字、記号発生用ＲＡＭ７の書込
み信号として入力され、又蓄積用メモリ２５にはリード
信号として入力される。The output from the character clock generation circuit 13 is input to the other input terminal of the AND gate 20, and the output of the AND gate 20 is input as a write signal to the special character/symbol generation RAM 7, and is also input to the storage memory 25. is input as a read signal.

本発明は、以上説明した様に、蓄積用メモリと蓄積用メ
モリの読み出し及び特殊文字、記号発生用ＲＡＭへの書
込み制御回路を具備することにより、垂面帰線時間以外
の文字表示時即ち走査期間中における特殊文字、記号発
生用瓢■の未使用時にも特殊文字、記号表示パターンデ
ータを蓄積用メモリから特殊文字、記号発生用ＲＡＭへ
転送することで、ちらつきもなく、又応答速度にも影・
麿が出ない効果がある。As explained above, the present invention is provided with a storage memory and a write control circuit for reading out the storage memory and writing into the special character/symbol generation RAM. By transferring the special character and symbol display pattern data from the storage memory to the special character and symbol generation RAM even when the special character and symbol generation gourd is not in use during the period, there is no flickering and the response speed is also improved. Shadow·
It has the effect of preventing Maro from appearing.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の文字表示装置を示すブロック図、第２図
は本発明の一実施例を示すブロック構成図である。 ｌ　ｓｅｅメモリ、２　、　、　、　ｃｉｔ’ｒコント
ローラ、３・・・文字発生用［Ｍ、　４・・・デコーダ
、５ａｓｓオアゲート、６・費・アドレス切替回路、７
・・・特殊文字、記号発生用ルＷ１８・・・バッファ、
９・・・バッファ、１０・・・並直列変換回路、１１鎗
・のオシレータ、１２　＠　ｈ　＊ビデオクロンク発生
回路、１３争・φキャラクタクロック発生回路、１４・
・・水平同期信号発生回路、１５φ・曽垂直同期信号発
生回路、１６・・・アドレス切替回路、１７・拳拳アド
レスレジスタ、１８・・・転送用レジスタ、１９−−・
オアゲート、２０・・・アンドゲート、２１　＠−・ア
ドレス切替回路、２２＠・・ラスタカウンタ、２３・昏
ｅアドレス切替回路、２４・争・バッファ、２５１１Ｉ
ｌφ蓄積用メモリ、２６・・穆バッファ 特許出願人　　　日本電気株式会社 代　理　人　　　弁理士　熊谷雄太部FIG. 1 is a block diagram showing a conventional character display device, and FIG. 2 is a block diagram showing an embodiment of the present invention. l see memory, 2, , , cit'r controller, 3... character generation [M, 4... decoder, 5ass OR gate, 6-cost/address switching circuit, 7
...Special character, symbol generation le W18...Buffer,
9... Buffer, 10... Parallel-serial conversion circuit, 11 Oscillator, 12 @ h *Video clock generation circuit, 13 - φ character clock generation circuit, 14.
・・Horizontal synchronization signal generation circuit, 15φ・So vertical synchronization signal generation circuit, 16・Address switching circuit, 17・Fist address register, 18・Transfer register, 19−−・
OR gate, 20... AND gate, 21 @- address switching circuit, 22 @ raster counter, 23 address switching circuit, 24 conflict buffer, 2511I
lφ storage memory, 26... Mu buffer Patent applicant NEC Corporation Representative Patent attorney Yutabe Kumagai

Claims (1)

【特許請求の範囲】[Claims] 電子計算機等から受信した通常文字以外の特殊文字、記
号を画面上に表示するために該特殊文字、記号パターン
をあらかじめ電子計算機等より受信しそのパターンデー
タを記憶する特殊文字、記号発生用メモ１，１　ｋ有す
る文字表示装置において、前記特殊文字、記号表示パタ
ーンデータを一時蓄積するだめの蓄積用メモリと、前記
特殊文字、記号発生用メモリがアクセスされていない事
を検出する手段と、該検出手段の検出結果によシ前記蓄
積用メモリから読み出す手段及び前記特殊文字、記号発
生用メモリへ書込む手段とを附加したことを特徴とする
文字表示装置。Special character/symbol generation memo 1 that receives special characters/symbol patterns from a computer etc. in advance and stores the pattern data in order to display special characters/symbols other than normal characters received from an electronic computer etc. on the screen. , 1k, a storage memory for temporarily storing the special character and symbol display pattern data, means for detecting that the special character and symbol generation memory is not accessed, and the detection A character display device characterized by further comprising means for reading from said storage memory and means for writing into said special character and symbol generation memory according to the detection result of said means.