JPS59142585A - Ic board for memory type active panel - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、言ｅ憶型了〃テイプバえルにおいて。[Detailed description of the invention] The present invention is based on an e-memory tape bar.

一時に入出力可能な一組の画素の配列に関するものであ
る。It relates to the arrangement of a set of pixels that can be input and output at the same time.

表示体の重要件の増しつつあるなか、低消費電流の記憶
型のアクティブマトリックスパネルが実現された（特願
昭５７−整理Ａ　１７３９２に対応）この方式では、各
画素４内にラッキ又はメモリ等のスタティックな記憶回
路を持ち、この記憶情報を用いて各画素の電極に印加プ
れる信号を制御しようとするものであり、特にメモリー
を各画素に持つ方式では書き込み、読み出しが可能で、
現に表示されている画面のデータを用いることができる
といらことで連続的に変化するような画像の処理にとっ
ては有用である。With the increasing importance of display devices, a memory type active matrix panel with low current consumption has been realized (corresponding to Japanese Patent Application No. 17392, Patent Application No. 17392). It has a static memory circuit, and uses this stored information to control the signals applied to the electrodes of each pixel.In particular, in a system where each pixel has a memory, writing and reading are possible.
Being able to use the data of the screen currently being displayed is useful for processing images that change continuously.

画素のデータは複数個（複数ピット）同時に処理される
。、これらはひとまとめの組にして、外部メモリーで記
憶され、演算処理され゛、転送される。A plurality of pixel data (multiple pits) are processed simultaneously. , these are stored in an external memory, processed, and transferred as a set.

４ビツトまたけ８ビツト、あるいは専用に作られた処理
数を持つＯＦＴによりコントロールされる。It is controlled by 8 bits spread over 4 bits, or by OFT with a dedicated processing number.

以下簡単の為４ビツトの例について述べてゆ（、。For simplicity, we will discuss a 4-bit example below.

メモリ一方式では画面内の任意の画素の組（４個の画素
よ構成る）について書き込み、読み出しが可能である７
一般には一木のｌ１１１素選択信号（ワ−ドライン、ま
たは走査信号）により横一列のメモリーセルが選択たれ
、その内の４ピツトが書き込み、読み出伐れる。第１図
にこの構成例を示す７１が表示可能々画面であり、′こ
れは縦に８個のプロン々２，３，４，５．６，７，８．
９に分割プれている、１ｉ１１＋素選択信号により１ｏ
の横一列の画素が選択式れる２次に縦割すされた８個の
ブロックのうちのひとつが選択される。たとえば７のブ
ロワ／ｙが選択系れると図中に斜線で示した１１の４個
の画素が、書微込み、読み出し可能となる。With one type of memory, it is possible to write and read any set of pixels (consisting of 4 pixels) on the screen7.
Generally, one horizontal row of memory cells is selected by a single l111 element selection signal (word line or scanning signal), and four pits among them are used for writing and reading. An example of this configuration is shown in FIG. 1. Reference numeral 71 is a screen that can be displayed, and 'this is a screen with eight vertical lines 2, 3, 4, 5.6, 7, 8.
1o by the 1i11+element selection signal which is divided into 9
One of the eight vertically divided blocks in which pixels in one horizontal row can be selected is selected. For example, when blower 7/y is selected, four pixels 11 indicated by diagonal lines in the figure become capable of writing and reading.

第２図にこの部分の拡大図を示した、１２が１個の画素
で、メモリーセル１３を持つ、１４が画素選択信号であ
υ、１５．１６，１７．１８が入出方式れるデーターで
順番にＤＯ，Ｄｉ、Ｄ２゜Ｄ３と呼ぶ。このような方式
では図中斜線で示しｆｃ４個が１組を尿す。Figure 2 shows an enlarged view of this part. 12 is one pixel and has a memory cell 13, 14 is a pixel selection signal υ, 15.16, 17.18 are input/output data in order. are called DO, Di, D2°D3. In such a system, four fc's, shown by diagonal lines in the figure, urinate in one set.

このような方式は文字・数字等の同定的な表示には適し
ているが、連続的な動画には不向きである。特に左右、
あるいは斜め方向に血１像を移動ζせる際には、１組の
データ（Ｄｌ、Ｄ２．Ｉ）ｌ。Such a method is suitable for identifying characters, numbers, etc., but is not suitable for continuous moving images. Especially the left and right
Alternatively, when moving one blood image in an oblique direction, one set of data (Dl, D2.I)l.

Ｄ４）の中でのデータの変換（回転）が必要となり、処
理が複雑化し画像処理時間が長（な′る等の不都合が生
じる７ 本発明は、このような動画１を表示する際に特に有効と
々る画素の配列方法を提供するものである。D4) requires data conversion (rotation), which complicates the processing and causes inconveniences such as long image processing times. This provides an effective method of arranging pixels.

第３図に本発明の構成の例を示す、４個の画素の組は横
一列に並べられるのではなく１図中２０のように正方形
を構成するようにまとめられる、画素選択信号２１によ
り、４黄二列の画ｙが同時に選択され、画素のデーター
の入出力信号２２゜２６．２４．２５　（Ｄｉ、Ｄ２．
Ｄ！ｌ、Ｄ４　）は、画素２６，２７．２８．２９に対
し書き込み・読み出しがなされる６またその下の画素選
択信号３０によシ選択ばれる曲１素３１．３２．’３４
．３４は、それぞれ２６．２７．２８．２９と対応する
ものである。FIG. 3 shows an example of the configuration of the present invention. A set of four pixels is not arranged horizontally in a line, but is grouped together to form a square as shown in 20 in FIG. 1. 4 Yellow Two rows of pixels y are selected at the same time, and pixel data input/output signals 22°26.24.25 (Di, D2.
D! 1, D4) are written to and read from the pixels 26, 27, 28, and 29, and the song elements 31, 32, and 1 selected by the pixel selection signal 30 below. '34
．． 34 corresponds to 26, 27, 28, and 29, respectively.

このような構５ｙにすると第４図の斜線部３５で示され
る正方形の部分が選択される。またこのとき、走査線数
は半分になり、そのかわりに縦割シされるブロックが８
個から１６個に倍増する７以上、本発明の構成による画
素の配列について述べた。この上うな画素の配列は画像
の上下、左右及び斜めの移動に適している。第５図に、
斜めの移動の際に有利であることを説明するために、画
面の１部分を示した。３６が１個の画素であり。With such a structure 5y, the square portion shown by the hatched portion 35 in FIG. 4 is selected. Also, at this time, the number of scanning lines is halved, and instead, the number of vertically divided blocks is 8.
The arrangement of pixels according to the configuration of the present invention has been described above, which is doubled from 1 to 16 pixels. This pixel arrangement is suitable for moving the image vertically, horizontally, and diagonally. In Figure 5,
A portion of the screen is shown to illustrate the advantage during diagonal movement. 36 is one pixel.

６７が４個の画素をひとまとめにした画素の組であり、
データの転送はこの４つについて同時に行なわれる６ジ
で、いま右上へ画像を移動式せる場合について考ヌる、
４１１ｉ！ｉＩの画素をまとめた組を単位として数えて
、Ｋ行り列目の組Ｃ３８）に着目すれば、ななめへの１
画素分の移動を行′ｔｘうには。67 is a pixel set made up of four pixels,
The data transfer is done for these four at the same time.Now let's consider the case where the image is moved to the upper right.
411i! If we count the set of iI pixels as a unit and focus on the set C38) in the Kth row and column, we can calculate
To move by a pixel, use the line 'tx'.

この４個のデータの絹の中で、データーの変換ブバ必要
となるが１図中３９のようにななめに１ｉＬＩｌ素２つ
分の移ａＪ　’ｉ行りわせると、このに行Ｌ　列のデー
タをそのままに一１行Ｌ　＋’１列へ転送するのと同じ
になる。同様にして、 右への移動　；　　Ｋ行Ｌ＋１列へ 上への移動　；に−１行　　Ｌ列へ 左への移動　；　　Ｋ行Ｌ−ｉ列へ 下への移動　；に＋１行　　Ｌ列へ 左上への移動；に−１行Ｌ−１列へ 左下への移動；に千１行１．−１列へ 右下への移動；に＋１行Ｌ＋１列へ となり、各方向への移動を、４個σ）データをそのまま
他の場所へ転送することによって行々わせることができ
、処理演算が簡略化≦れ処理時間を短縮することができ
る、 同、このとき２画素分の移動が一時に行なわれる為、動
きの連続性が劣るのではないかということが心配ばれる
が、逍常これらの［［！］Ｉ素は数百μｍ口の大キ嘆で
作られるものであり、この柚のぎこちなさはあまり目立
たない。寸た。ＣＰＵの処理能力の限界、液晶の応答性
からも、むしろ好ましいものである。Among these four pieces of data, it is necessary to convert the data, but if we perform a diagonal shift of two 1iLI elements aJ 'i as shown in 39 in Figure 1, then This is the same as transferring the data as it is to row 11 and column L+'1. Similarly, move to the right; move up to row K, column L+1; move left to -1 row, column L; move down to row K, column L-i ; move to +1 row, upper left to column L. Move to; Move to -1 row, L-1 column, lower left; to, 1,001 row, 1. -1 column to the lower right; to +1 row L+1 column; movement in each direction can be performed by transferring the 4 σ) data as it is to another location, processing operation simplification≦Processing time can be shortened.At this time, two pixels are moved at once, so there is a concern that the continuity of the movement will be poor, but these of[[! ] The I element is made with a large diameter of several hundred micrometers, and the awkwardness of this yuzu is not very noticeable. Dimensions. This is rather preferable in view of the limits of the processing power of the CPU and the responsiveness of the liquid crystal.

また、上述した実梅例では４ビツトのものについて説明
をしたが、これに限る必要は全くなく、３×５の９ビツ
トの処理あるいはこれ以上のものについても同様に構成
に構成することが可能である− また、上述の例では各画素が正方形である場合について
述べたが、各画素が正方形に近い形あるいは全く別の形
であっても適用することができる、すなわち、これらの
一時にデーターが入出力される画素の組が、全体とじて
正方形またはこれに近い形を形成して腟ることか未発明
の特徴である７Furthermore, although the above example describes a 4-bit process, there is no need to limit it to this, and it is possible to configure the same configuration for 3 x 5 9-bit processing or more. In addition, although the above example describes the case where each pixel is a square, it can also be applied even if each pixel has a shape close to a square or a completely different shape. It is an uninvented feature that the set of input and output pixels forms a square or a shape close to this as a whole7.

【図面の簡単な説明】[Brief explanation of drawings]

第′１図は、従来のパネルにおける転送領域を示す平面
図。 第２図は、第１図の画素の構成を示す平面図。 第３図は、未発明による曲・素の配列の例を示す平面図
。 槙４図は％第６図の画面内における形状・位置を示す平
面図。 第５図は１本発明による画素の配列による画像移動の効
果を説明するための平面図。 以上 出願人　株式会社　識訪精工舎 代理人　弁理士　最上　　務 第１図 第２図 ２２２Ｂ　　　２４２５ 第３図 Ｌ−１列Ｌ７’Ｊ　　　Ｌ＋ｌ、Ｆす ↓ ３ソ　　　々６ 第５図FIG. 1 is a plan view showing a transfer area in a conventional panel. FIG. 2 is a plan view showing the configuration of the pixel in FIG. 1. FIG. 3 is a plan view showing an example of an arrangement of songs/elements according to the invention. Figure 4 is a plan view showing the shape and position within the screen of Figure 6. FIG. 5 is a plan view for explaining the effect of image movement by the pixel arrangement according to the present invention. Applicant Shikiwa Seikosha Co., Ltd. Agent Patent Attorney Mogami Figure 1 Figure 2 222B 2425 Figure 3 Column L-1 L7'J L+l, F ↓ 3 So 6 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 各画素内に書き込み、読み出し可能なＭｅ憶回路を有し
、当該記憶回路の情報により画素電極に印加される信号
を制御する制御回路を有する記憶型アクティブマトリッ
クスパネルにおいて、当該パネルの画面において表示内
容の情報を一時に入出力される画素の組が、全体として
正方形−ｉたはこれに近い形を、構成するように構成・
配列されたことを特徴とするＦｉｉ′ｌ！憶型ア々子イ
ブパネル用集積回路基板。In a memory-type active matrix panel that has a memory circuit that can write and read data in each pixel and has a control circuit that controls signals applied to pixel electrodes based on information in the memory circuit, the content displayed on the screen of the panel A set of pixels that input and output information at once constitutes a square-i or a shape close to this as a whole.
Fii'l!, which is characterized by being arranged! Integrated circuit board for memory type Ako Eve panel.