JPS59133716A - 差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は差動増幅器に関し、更に詳細には一対の入力ト
ランジスタ２有する差動増幅器に関するっ （背景技術） 半該技術分野において知られているように。

差動増幅器は演算増幅器の入力段におけろ使用を含入各
棟に適用され広く使用されてきた。そのような差動増幅
器の一例は、共通電流源に結合されろ誹１電極と、差動
増幅器に対する一対の入力を供給する第２電極と、受動
抵抗性負荷に直接的に又は能動電流ミラー回路を介して
間接的に結合され、差動増幅器の出力を供給する第ろ電
極と、？有する一対の入力トランジスタン含むっそのよ
うな差動増幅器シコ入カトランジスタとしてバイポーラ
・トランジスタ又は電界効果トランジスタを含むことが
できろっバイポーラ・トランジスタが使用されるときは
、ベース電極は差動増幅器に対する一対の入力を供給し
、エミツク電、極は典型的には共通霜流誹に接続される
っ電界効果トランジスタか入力トランジスタとして使用
されろ場合は、ゲート電極が一対の入力電極を供給し、
ソース電極か共通電流源に接続されるついずれの場合も
。

差動増幅器が演算増幅器の入力段として使用されるとき
を工、バイポーラ書トランジスタの場合はベースとエミ
ッタ間の′電圧（Ｖｂｅ　）の不整合が、そして電、弁
効果トランジスタの場合はゲートとソース間の電ＦＥ（
Ｖｇｓ　）の不整合が、演算増幅器の出力に不所望な温
度によって変動するオフセット電圧を発生させろ（この
オフセット電ＦＥは、演算増幅器によって発生される出
力％ｊＥ’Ｙ零ボルトにすｌｊめ、零ソース・インピー
ダンスで一対の入力端子に必要な電圧として定義されろ
）。更に、オフセット電圧はトランジスタの相互コンダ
クタンスに反比例し、電界効果トランジスタの相互コン
ダクタンスはバイポーラ・トランジスタの相互コンダク
タンスよりも１桁小さいので、Ｖｂｅの不整合を小さく
することはバイポーラ・トランジスタにおいて重要であ
るとともに、′電界効果トランジスタにおいて＆！Ｖｇ
ｓの不整合の影響乞減少させろことは一層軍大である。

これもまた知られているように、バイポーラ・トランジ
スタのＶｂｅはエミツク領域及びドービ／グ譲度の関数
であり、電界効果トランジスタのＶｇｓ（ｚゲート・チ
ャンネルの寸法及びドーピング磁度の関数である。こう
して、ウエノ・の製造中。

エミッタ領域、チャンネル寸法、及びドーピング濃度は
コントロールされ、一対の入力トランジスタに対して可
能な限り整合され一対の整合された入力トランジスタを
供給するうじかし、この製造過程の制御にもかかわらず
、入力トランジスタの寸法及び／又はドーピング濃度が
不一致となる。

この製造の不整合を補償するため提案された各棟技術に
は、補償室、流を受動抵抗性負荷に直接的に注入して、
差動増幅器の出力の竜田乞、静止動作点、即ち両方のト
ランジスタが電流源によって発生された電流と等しい電
流量電流すとき１等しくさせろことが含まれる。その技
術では、補償電流を両方の受動抵抗性負荷に’ａｊため
一対の電流量が設けられ、谷負荷に流れろ電流量は調節
抵抗によって調整されろうそのような技術はある適用に
は有効であるけれども、調節抵抗の温度変化のため、動
作温度範囲にわたる補償室７流の不平側な、動作温度範
囲にわたる不平側となる。他の技術において、一対の抵
抗性負荷と差動増幅器の出力との間に能動電流ミラーが
使用されろ場合、単一の補償電流が受動抵抗性負荷の１
つに直接的に与えられるっそのような構成では、与えら
れた電流が電流ミラーの電流の均衡に誤差を生じさせ、
１つの温度、で平向しても比較的広い動作温度範囲では
その平向は維持されない。従って、一対の抵抗性負荷の
適切な方に電流を与えるために提案された制御回路は、
広い温度範囲にわたって所望の平衡電流ミラー・トラン
ジスタの誤差の不確実性及び不平′４！Ｊ乞もたらす。

（発明の概要） 本発明によれば、第１電極が第１電源に第１箇流源を介
して接続され、第２の電極が差動増幅器に対する一対の
入力端子を供給し、第６の電極が一対の端子に接続され
ろ一対の入力トランジスタぞ有し、第１電流源によって
発生された電流が一対の入力トランジスタの第１及び第
６電極を通って一対の端子に、一対の入力端子に与えら
れる入力信号のｔａ、ＩＥ差及び一対の入力トランジス
タの不均佛の程度に関連した比率で流れる。差動増幅器
が供給されろっセレクタ回路網１ユ、一対の入力の電圧
が等しいとき、一対の入力トランジスタに流れる電流の
差（一対の入力トランジスタの不整合の結果）にほぼ等
しい補償電流を一対の端子の選択された方に導入する。

ｓｐａ電流ミラーＩＸ、一対の端子の第１端子に結合さ
れた入力と一対の端子の第２端子に結合されろ出力とを
有し、電流ミラーの出力を通って前煕第２端子に流れろ
電、流を。

電流ミラーの入力への前記第１端子に流れる電流にほぼ
等しくシ、出力電流が前記第２端子から出力段に流れ、
その出力電流は一対の入力端子の電圧が等しいときほぼ
零になり、それによって一対の入力トランジスタの不均
衡による入力トランジスタに流れろ龜″流の差に対する
補償を行う。

好適実施例において、セレクタ回路網は、所定の動作温
度範囲にわたって第１電流源に各々が同等につ（もれた
複数の付加電流源と、前記付加電流源によって電流が供
給され、付加電流源によって発生された電流の選択され
た部分を一対の出力の選択された方に補償電流として流
し、複数の付加電流源によって発生された全電流の残り
の選択されない部分を一対の出力から第２市ｉＥ源にそ
らす手段と、乞含む、嘗、流ミラーは、一対の）（イポ
ーラ・トランジスタを含み、そのコレクタ電極をニ一対
の出力に結合され、そのペース電極シエー緒に接続され
、そのエミツク電極は第２富源に結合されろっセレクタ
回路網は、複数の付加電流源に結合されろ複数の入力室
、極であってその選択された１又はそれ以上の電極が一
如の出力の選択された方に結合される入力電極と、第２
市田源に結合されろ第２ｍｍと、一対の出力の他方に）
くイアス回路を介して結合されろ第６１′極と、２有す
るトランジスタを含む５ノ；イ了ス回路は、セレクタ回
路網のトランジスタの第２及び算ろ電極間にノくイアス
電ＦＥ乞供給し、複数の電び１七〇によって発生された
全都、流のうち選択された部分が該トランジスタに流れ
るのを宗止し、全電流のうち残りの選択されない部分？
影トランジスタの第１及び第ろ電極を通って第２電田源
に流れさせるつ （実施例の説明） 本発明を以下実施例に従って詳細に説明する。

第１図を参照すると、差動増幅器入力段１２を含むオペ
・了ンブ（演算増幅器）１０が示される。

演算増幅器人力段１２は、一対の入力トランジスタ、こ
こでは接合形電界効果トランジスタ（ＪＦＥＴ）Ｊ　　
、Ｊ２を有し、そのソース電極は電流凰 源１４を介して第１電Ｅ柳Ｖ十に接続されろ。電流源１
４は接合形電界効果トランジスタ、Ｊ＋Ｙ含入、そのゲ
ート及びソース電極は一緒に第１電田源■＋に接続され
、そのドレーン電極は１ス示の如（端子１６でトランジ
スタＪ、　、Ｊ２のソース電極に接続される。入力ＪＦ
ＥＴ　　Ｊ＋　、Ｊ２のゲート電極’ｔ’Ｌ演算増幅器
１［ＩＫ対ｊ７；）一対の入力ｉ５．１７に接続される
。一対の入力Ｊ　ＦＥＴＪｌ　、Ｊ３のドレーン電極は
差動増幅器入力段１２の一対の出力端子１９．２１に接
続されろ。一対の出力端子１９．２１と第２′亀田源■
−との間には図示の如く電流ミラー２０が結合されるつ
電、流ミラー２０は、一対の出力端子２１．１９の一方
ここでは差動増幅器１２の出力端子２１Ｖｃ結合される
入力と、差動増幅器１２の出力端子２１に結合される出
力２４と、を有するっ更に詳細には。

電流ミラー２０は、一対の整合バイポーラ・トランジス
タＱ＋、Ｑ２’＆含み、そのコレクタ電極は出力１９．
２１ｖｃ接続される。一対のトランジスタＱ＋　、Ｑ２
のエミッタ電、極は、一対の抵抗性負荷、ここでは整合
された等しい値の抵抗Ｒ１，Ｒ２を介して第２　ｉｔ’
王源■−に接続される。トランジスタＱ＋　、Ｑ２のベ
ース電極は共にトランジスタＱ６のエミッタに接続され
、また抵抗Ｒ３を介して第２１′王源■−に接続される
っ電流ミラー２０は、端子２１からトランジスタＱ２の
コレクタ８極に流れろ寒流（即ち電流Ｌｄ）を端子１９
からトランジスタＱ＋　のコレモレ電極Ｑｌ　にｔｌれ
る電流（Ｒ１」ち電ｍＩＣ）にほぼ等しくさせろっ　ト
ランジスタＱ６のベース電極（エトランジスタＱ１のコ
レクタ電、襖に接続され、トランジスタＱ６のコレクタ
電極は娼’ＥＥ源■＋に接続される。

セレクタ回路網２１が設けられている。この回路網２１
は、接合形電界効果トランジスタＪ４によって与えられ
ろ複数（ここでは５）の電流源Ｉ、〜１５を含み、この
トランジスタＪ４は複数のドレーン電極り、〜Ｄ５を有
し、その各々は異なった領域（面積）に形成される。電
、弁効果トランジスタＪ４のドレーン領域の面積は順次
２：１の比率で大きくなり、ドレーンＤ２の領域の面積
はドレーンＤ１の領域の面積の２倍であるう同様に、ド
レーンＤ３　、Ｄ４−　ＤｓはドレーンＤ、の領域より
も夫々４倍、８倍、１６倍大きい面積を有する。トラン
ジスタＪ４のゲート及びソース電極はともに第１軍王＃
Ｖ＋に接続されろう電界効果トランジスタＪ４は、また
、電界効果トランジスタＪ３に熱的そして物理的に整合
され、トランジスタＪ３のドレーン電流’（＜Ｉｓ　と
するとき、ドｖ−ンＤ１．　Ｄ２　、　　Ｄ３　、　Ｄ
４　％Ｄ５　ＶＣｋｈ７；ｗ電流１１〜１５　シエ夫々
Ａｌｓ、　　２Ａ１ｓ、　　４Ａｌｓ％８Ａｌｓ、１６
Ａｌｓで表わすことができ、Ａは１以下の定数で、ここ
では１／Ｉ　ＤＯ（０，０１）である。

セレクタ回路網２１は、複数の電流源１１〜１５の１又
はそれ以上のものによって発生される電流を、後述する
理由のため差動増幅器１２の出力端子１９．２１の選択
された一方に補償電流として結合するために設けられろ
うここでは、セレクタ回路網２１は複数のツェナー・ダ
イオードＺ＋〜ＺｓＹ含み、そのカソードは電界効果ト
ランジスタＪ４のドレーン電極り、−Ｄ５の対応するも
のに接続されろこと７述べれば充分で塾ろっツェナー・
ダイオードＺ１〜ｚ５のアノードは図示の如く一緒に共
通端子４０に接続されるっ一対のツェナー・ダイオード
ｚｓＩ、Ｚｓ２のアノード電極は端子４０で一緒に接続
されろ、ツェナー・ダイオード２５１　、ＺＳ２　のカ
ソードは夫々出力端子１９゜２１に接続されろっマルチ
・エミッタＰＮＰバイポーラ・トランジスタＱ３はエミ
ッタ電惚ＥＩ〜比５乞有し、それらは複数の電ａ源１１
〜１５の対応するもの、より詳細には電界効果トランジ
スタＪ４のドレーン１極Ｄ１〜Ｄ５に夫々接続されろ、
トランジスタＱ３のコレクタ電極は図示の如く第２亀圧
源■−に接続されろ、トランジスタＱ３のベース電極９
１７４７７回路４２に接続されろっバイアス回路４２は
一対の整合された電界効果トランジスタＪ６　、Ｊ７　
Ｙ有し、そのソース及びドレーン電極は第１市ＩＥＥ源
Ｖ＋と第２電圧源■−の間に直列に接続されろうトラン
ジスタＪ６のゲート電極はそのトランジスタのソース電
極に接続され、トランジスタＪ７のゲート電極は寒流ミ
ラー２０の出力２４、即ちトランジスタＱ２のコレクタ
電極に接続されるっトランジスタＪ７のソース電極は、
トランジスタＪ６のドレーン１′極て接続されるのに加
えて、トランジスタＱ３のベース電極に接続されトラン
ジスタＱ３にバイ了ス昂′Ｅ’を供給するっ演算増幅器
１０を完成させろため、出力段４４は周知の態様で出力
端子２１にバッファ４５乞介して結合されろうここでは
、出力端子２１が出力ライン２５ン介してトランジスタ
Ｑ４０ベースに結合されろっ　トランジスタＱ４のコレ
クタは穎′田源■＋に結合され、そのエミッタは抵抗Ｒ
３を介してグランドに結合されろ。エミッタか接地され
たトランジスタＱ５のベースはトランジスタＱ４のエミ
ッタに接続され、そのコレクタは電流出力段４４に接続
されろ。その出力段は＋Ｖ源から電力供給７受けろバイ
アス回路７含んでいろっ入力接合電界効果トランジスタ
Ｊ、、Ｊ２のゲート−ソース電Ｆｆ：、ＶｇＳ　　闇の
不整合に対する補償のため、セレクタ回路網２１は出力
端子１９．’１の一方に補償電流ケ注入する。この袖償
雷、流の大きさは、入力１５．１７に与えられろ電圧が
相互に等しいときＪＦＥＴ　　Ｊ＋　、Ｊ２に流れろ電
流の差にほぼ等しい、このようにし℃、補償電流は。

Ｖｇｓ　の不一致のため入力ＪＰ’ＥＴ　Ｊ＋　、　Ｊ
２　Ｋ流れろ電流の差にほぼ等しくなろう更に詳細にシ
ュ、ＪＦＥＴ　Ｊ＋から出力端子１９への電流ＹＩａと
し、ＪＦＥＴ　　Ｊ２から出力端子２１にの電流を１ｂ
とすると、入力１５の冒王か入力１７の電圧に等しいと
きの静止動作点での１ａはＪＦＥＴ　　Ｊ＋　、Ｊ２が
等しく■２．に整合していれは１ｂに等しくなるっしか
し、実際にはトランジスタＪ、、Ｊ、。

のＶｇｓ）ｊ等しくな（、この静止動作点で１ａ〜１ｂ
となろっセレクタ回路網２１から補償電流が供給されな
いと、電Ｎ、　１　ａは出力端子１９から流れ出てトラ
ンジスタＱ、のコレクタに流れＩａはＩＣに等しくなる
。電、流ミラー２０のトランジスタＱ＋　、Ｑ２のため
に、出力端子２１から流れ出てトランジスタＱ２のコレ
クタに流れ込む寒流１ｃは電流１ｄに等しくなる。更に
、出力端子２１がら流れ出ろ電流は出力端子２１に流れ
込む１流１ｂに等しくなろう従って、出力ライン２５を
流れる出力電流１０は１ｄ〜１ｂに等しく、また％電流
ミラー２０によりＬｄ＝：Ｌｃ（ここで１ｃ＝ｌａ）で
あるので出力電流は１ｏ＝ｉｂ−１ａに等しくなって演
算増幅器に対する誤差出力電圧を発生するつじかし、補
償電流を丁ツェナー・ダイオードｚ、−２５の選択され
た１つ又はそれ服上のものケ短絡することによって形成
される、複数の電流ｙ？１１〜１５によって発生された
全霜流の適切な部分（はぼ１１ａ−１ａ１に等しい）が
端子４゜’　（ＴＣ，ｈろっ補償電流の大きさン形成す
るために得られろ重席ωの数は有限、ここでは５つの寒
流０１１〜１５であるので、有限の誤差の大きさは与え
られる電流源の数に関係するっ ツェナー−ダイオードの短絡は、短絡すべきダイオード
の了ノードとカンードとの間に適切な大きさ及び極性の
電ａＥＹ外部冨田柳（図示せず）から加えろことによっ
て行なわれろうこの方法は。

ＬＥＥ　Ｅ　　Ｊｏｕｒｎａｌ　ｏｆ　５ｏｌｉｄ−８
ｔａｔｅＣｉｒｃｕｉｔｓ＋Ｖｏｌ　、　Ｆ２Ｏ−１０
’＋　Ａ、６．１９７５年１２月の４１２〜４１６＠に
記載されるＣｒｅｏｒｇｅＦ！Ｊｒｄｉによる［Ａ　Ｐ
ｒｅｃｉｓｉｏｎ　Ｔｒｉｍ　Ｔｅｃｈｎｉｑｕｅｆｏ
ｒ　Ｍｏｎｏｌｉｔｈｉｃ’Ａｎａｌｏｇ　Ｃ１ｒｃｕ
ｉｔｓ　Ｊ　　に示されている。このように、ダイオー
ドＺ１〜ｚ５ＺＳ１．ＺＳ２　は、第２図に示すように
スイッチと比較的小さい値の抵抗とダイオードとで表わ
すことができろ、この補償電流はツェナー・ダイオード
ｚｓ１．　ＺＳ２　の選択された１つン短絡することに
よって出力端子１９．２１の選択された方に向けられろ
、もしダイオードｚｓ１　　が短絡されろと、補償電流
ＩＣ２は出力端子１９に供給され、これに対しダイオー
ドＺＳ２　　が短絡されろと補償電流ｌｃ＋　　’ｔｓ
出力端子２１に与えられる。こうして適切な量の補償電
流が出力端子１９又は出力端子２１に向けられ、入力１
５の電圧が入力１７の電圧に等しいときの静止動作点に
おいて、出力寒流１０ｋｉ、ＪＦＥＴ　Ｊ＋のＶｇｓが
ＪＦＥＴ　Ｊ２のＶｇｓに等しくなくともほぼ零になる
。即ち、もし１ａが１ｂよりも太きいと、ツェナー・ダ
イオードＺＳＺ　　を短絡することによって補償電流Ｉ
Ｃ１＝ｌａ−１ｂが出力端子２１に注がれ、もし１ｂが
１３よりも大きい場合に（・工、ツェナー・ダイオード
Ｚｓ１　　を短絡することによって補償電流１ｃｚ＝ｘ
ｂ−１ａが出力端子１９に注がれろつこうして、１ａ）
Ｌｂ　、１ｃ＝　ｌａ　、Ｉｄ＝　ｌｂ＋　１ｃ＋のど
き、電流ミラーが１ｄ＝Ｉｃとするので。

１ｏ　＝　（ｌｂ　　　ｌａ　）　＋　ｌｃ＋　　とな
る、しかし、Ｌｃ＋＝ｌａ　　　ｌｂであるので１０は
零になるっ同様に、　１ｂ＞　ｌ’ａ　、　ｌｃ＝　１
ａ＋：ＬＣ２、ｌｄ　＝１ｂのとき、電流ミラーがｌｃ
＝　、Ｌｄとするので１ｏ＝　Ｉｂ　＝　（ｌａ＋　１
ｃ２）となるが、１ｃ２＝ｌｂ−１ａであるので、１ｏ
は零となるついずれの場合も、入力端子の電圧が等しい
とき、電流ミラー２０は出力端子１９．２０から流れろ
電流Ｌｃ、Ｉｄ乞はぼ等しくさせ（ｌｃ　＝ｌｄ　）、
　Ｉ。

がほぼ零になろっ このように、電界効果トランジスタＪ＋　、Ｊ２のゲー
トとソース電極間の電圧の不平衡は補償され、入力１．
５　、１７の電圧が等しいとき１０はほぼ零になろっこ
こで、抵抗Ｆ（ｌとＲ２は同等にされ、トランジスタＱ
＋　、Ｑ２　も同等にされるので。

電流ミラー２０は平向した電流ミラーとなり、動作温度
範囲に亘って温度トラッキングを供給することが注目さ
れろう更に、複数の電流ｍ、１１〜１５によって発生さ
れろ電、流の残りの部分は、補償電流の−−ｉｔｓ　ｗ
形成せず、電流ミラー２０からそらされてバイポーラ・
トランジスタＱ３’を通って第２１′田シ■−に流れろ
ことが注目されるっ複数の電流＃１１〜１５によって発
生されろ寒流のうち使用されない残りの部分がｌ流ミラ
ー２０からそらされろことを保証するために、適切なバ
イアス電圧がトランジスタＱ３のベース電極に加えられ
る。

この保証をするため、トランジスタＱ３のエミッタに与
えられる電５流は、そのトランジスタＱ３のエミッタが
そのベースよりも正電圧にあるとき。

トランジスタＱ３のコレクタに流れろ、こうして、ツェ
ナー・ダイオード７１〜Ｚ５の選択された１つが短絡さ
れ、ツェナー・ダイオードＺＳＩＩＺＳ２の選択された
１つが短絡されると、トランジスタＱ＋、Ｑ２の補償電
流が与えられろ方のコレクタ電極の電圧がダイオードｚ
１〜Ｚ５．Ｚｓ＋　１Ｚｓ２の短絡されたものに接続さ
れるトランジスタのエミッタ１極に現われるう従って、
トランジスタＪ６とＪ７が同等につ（もれ、トランジス
タＪ６のゲートとソース電極間の電圧が零であるので、
トラフ　シスタＪ　７のソース電極の電圧用」ちトラン
ジスタＱ３０ベース電極の電圧がトランジスタＱ＋。

Ｑ２の補償電流が方えられろ方のコレクタ電極の電圧に
等しくなる。故に、トランジスタＱ３のベース電極の電
Ｉｆは、ツェナー・ダイオードｚ１〜ｚ５のうち短絡さ
れたダイオードのエミッタの電ＦＥに等しくなるう例え
ば、もしツェナー・ダイオードＺ１及びＺ３が短絡され
ると、補償電流（Ｉｓ十４１ｓ）が端子４０に流れる。

もしツェナー・ダイオードＺＳ２　が短絡されると、ト
ランジスタＱ２のコレクタ電極の電圧がトランジスタＱ
３のエミッタＥ１及びＲ３に現われ、また、その電圧は
トランジスタのベースに生じる。このように。

トランジスタＱ３のベースのＷ８ＥがエミッタＥ１及び
Ｒ３の電圧に等しくなるので、電流：Ｌ＋、１３はトラ
ンジスタＱ３に流れず、所望の補償電流が端子４０に流
れる。しかし、エミッタＥ２　、　Ｒ４及びＲ５がその
トランジスタのベースの１位よりも正電位となろっその
理由は、ツェナー降伏ＷＥはトランジスタＱ３のベース
−エミッタ接合間に生じろベース−エミッタ電圧降下よ
りも太きいからであろう即ち、エミッタＥ２　、Ｒ４及
びＲ５の電圧はトランジスタＱ３　又はツェナー・ダイ
オードＺ３が導通する迄上昇する。トランジスタＱ３は
、エミッタＥ２．Ｅ４及びＲ５の電、田がトランジスタ
Ｑ３のベース電極の電圧よりもＶｂｅ　　（即ち、１つ
のベース・エミッタ電圧降下Ｖｂｅ）だけ高いとき、導
通し、それに対し、エミッタＥ２と端子４０との間の電
圧がダイオードＺ３のツェナー降伏ＷＥよりも大きいと
き、ツェナー・ダイオ−ドＺ３が導通する。ダイオード
Ｚ＋”７Ｚｓのツェナー降伏室圧はＶｂｅよりもかなり
大きいので、トランジスタＱ３）！等連し、従って、電
流１２．１４及びＬ５はトランジスタＱ３のコレクタ及
びエミッタを通って第２電圧柳■−に流れ、それによっ
てそれらの電流が電流ミラー２０からそれるっ一方、も
しツェナー・ダイオードＺＳ２ではなりｚＳｌが短絡さ
れろと、エミッタＥ１及びＥ３の電圧はトランジスタＱ
＋のコレクタの電圧に等しくなるであろうし、トランジ
スタＱ３のベースはトランジスタＱ２のコレクタの電圧
となるであろう、トランジスタＱ２のコレクタの室圧を
Ｉ　Ｖ−＋　（Ｖｂｅｑｓ＋　”ｂｅＱ、ｓ　）となル
コトがわかる。ここで■−は第２電田源の電圧、■ｂｅ
Ｑ５ハトランジスタＱｓのベース−エミッタ接合間の電
圧、そしてＶｂｅｑ　ｋ！　）ランジスクＱ４のベース
−エミッタ接合間の１王であるっ同様に、トランジスタ
Ｑ１のコレクタ電極の電、田はＶ−＋（Ｖｂｅｑ２＋１
ｅｆｔｚ＋Ｖｂｅｑ　　）となることがわかる。ここで
ＶｂｅＱは２ トランジスタＱ２のベース−エミッタ接合間の電圧、Ｉ
ｅのベース−エミッタ接合の電工であろうここで、Ｖｂ
ｅＱ５　＝　ＶｂｅＱ　４　＝　ＶｂｅＱ２　”　Ｖｂ
ｅＱ６．１ｅＲ２〈〈ＶｂｅＱ５であり、この状態でト
ランジスタＱ１のコレクタ電極の電ＥはトランジスタＱ
２のコレクタの電圧に等しくなり、従って電流ＩＩ及び
１３はトランジスタＱ３に流れろことが田土されて端子
４０にそれ、電流１２．１４及び１５はトランジスタＱ
３’ａ＝通って第２電田源Ｖ−に流れて端子４０からそ
れろう 前述の補償回路によって５電流ミラーは平衡状態に維持
され、バイアス回路４２は補償電流が電流ミラーに流れ
、その残りの電流が電流ミラーからそれろことヶ保証す
ることは注目すべきであるっ本発明を以上好適実施例に
従って説明したが。

本発明の範囲内において他の実施例乞使用できろことは
明らかであろっ

【図面の簡単な説明】

第１図は本発明による演算増幅器の回路図、第２図は第
１図に示す演算増幅器に使用されるツェナー・ダイオー
ドの等価回路であろう （符号説明） １０：演算増幅器　　　１２：入力段 １４：電流源　　　　　１５．１７　：入力端子１９．
２１　：出力端子　　２０：電流ミラー２１：セレクタ
回路網　４２：バイアス回路４５：バンファ ％許１１人　　レイセオン壷カンパニー（外４名）

Claims (1)

1. 【特許請求の範囲】 （ｌバイ）第１電流源に結合され得る第１電極、一対の
   入力電極、及び一対の出力端子に結合される一対の出力
   電極を有する一対のトランジスタを含み、前記第１電流
   諒から前記一対の出力端子に、前記一対の入力電極に与
   えられろ入力信号の電圧差に関係する比率で一対の電流
   ２与えろ手段であって、前記一対の入力の重圧が等しい
   とき一対の電流の差がＤである手段と。 （ロ）前記差りにほぼ等しい補償電流を前記一対の出力
   端子の１つに与えられる電流に加えろセレクタ回路網手
   段と。 （ハ）　前記一対の出力端子に結合され、＠記一対の入
   力部°極に与えられろ宵、田が等しいとき出力電流ン発
   生する一対の出力端子から流れる電流をほぼ零に等しく
   して、前記１圧が等しいとき一対の入力トランジスタに
   流れろ電流の差りに対する補償２行う等化手段と、かう
   構成される差動増幅器。 （２）前記セレクタ回路網手段が、各々が所定の動作温
   度範囲にわたって前記第１電流源に整合された複数の付
   加電流源と、該複数の電流源から供給され、それによっ
   て発生される電流の選択された一部乞前記出力の選択さ
   れた方に補償電流として流し、前記複数の電流源によっ
   て発生された全電流のうち残りの選択されない部分を前
   記一対の出力から第２雷８Ｅ諒にそらす手段と、を含む
   特許請求の範囲第１項記載の差動増幅器。 （３）　　前記等化手段か、一対のバイポーラ・トラン
   ジスタを含み、そのコレクタ電極か前記一対の出力に結
   合され、ベース′￥ａ′惚か一緒に結合され。 そしてエミッタ寒極か前記第２１Ｅ源に結合される、特
   許請求の範囲第２項記載の差動増幅器っ（４４前記セレ
   クタ手段が、前記複数の付加電流源に結合される複数の
   入力電極であって、そのうちの選択された１つ又はそれ
   以上のものを前記一対の出力の選択された方に結合され
   ろ入力室。 極と、前記第２富田源に結合されるツ２雷極と、前記一
   対の出力の選択された方にバイアス回路？介して結合さ
   れろ第６電極と、を有するトランジスタ２含む特許請求
   の範囲第６項記載の差動増幅器。 （５）　　前記バイアス回路が、前記セレクタ回路網の
   トランジスタの第２及び第３電、極間にバイアス％Ｅ’
   ａｊ供給する手段と、前記複数の電流源によって発生さ
   れる全電流のうち選択された部分の電流を前記トランジ
   スタに流れるのを狭止し、前記全電流のうち残りの選択
   されない部分の電流？前記トランジスタの第１及び第６
   電極を通って前記第２電圧源に流れさせろ手段と、を含
   む特許請求の範囲第４項記載の差動増幅器。 （６）　　前記セレクタ手段のトランジスタがバイポー
   ラ・トランジスタで、前記第２及び第６電極が夫４ベー
   ス及びコレクタ電極である特許請求の範囲第５項記載の
   差動増幅器っ （７）前記バイアス回路が、前記第１及び第２電圧源と
   の間に直列に接続されろ第１及び第２電極を有する一対
   のトランジスタ乞含む特許請求の範囲第６項記載の差動
   増幅器。 （８）前記バイアス回路の一対のトランジスタの一方が
   前記第１竜田源に結合される第６電極を有し、他方のト
   ランジスタか前記一対の出力の第２出力に結合されろ第
   ６電極を有しその第１市５極カセレクタ回路網手段のバ
   イポーラ・トランジスタのベース電極に結合される。特
   許請求の範囲第７項記載の差動増幅器。 １９１　　前記セレクタ手段のトランジスタの入力電、
   極がエミッタ電極である特許請求の範囲第８項記載の差
   動増幅器っ