JPS59132641A - Ic実装構造 - Google Patents
Ic実装構造Info
- Publication number
- JPS59132641A JPS59132641A JP795283A JP795283A JPS59132641A JP S59132641 A JPS59132641 A JP S59132641A JP 795283 A JP795283 A JP 795283A JP 795283 A JP795283 A JP 795283A JP S59132641 A JPS59132641 A JP S59132641A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip
- wiring pattern
- bonding
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ICチップを回路基板上にギヤングボンディ
ングする失装構遺に関するものである。
ングする失装構遺に関するものである。
僅来のギヤングボンディングは、一般に第1図に示す様
な金バンブtMするICチップ2にll!l路基板1よ
りの揚メッキのフィンガ−6t1″第2図のようなヒー
ターチップ6Vこよp 71[+熱して、圧力を力日え
、工Cチ゛ンフ゛の金バンフ゛4とフィンガー3の一メ
ッキを共晶結片させるものである。この方式はワイヤー
ボンディングに比べ、実装の小型化、薄形化が口重l]
にとなる。し刀)し、第11刀)られ〃≧る様に、回路
基板上の配縁の出る方向が、ICの外側にのみ岐足する
ことが可能である、したがって回路基数上の配線パター
ンが艮くなったり、配線の7レキシビリテイに欠ける欠
点がある。
な金バンブtMするICチップ2にll!l路基板1よ
りの揚メッキのフィンガ−6t1″第2図のようなヒー
ターチップ6Vこよp 71[+熱して、圧力を力日え
、工Cチ゛ンフ゛の金バンフ゛4とフィンガー3の一メ
ッキを共晶結片させるものである。この方式はワイヤー
ボンディングに比べ、実装の小型化、薄形化が口重l]
にとなる。し刀)し、第11刀)られ〃≧る様に、回路
基板上の配縁の出る方向が、ICの外側にのみ岐足する
ことが可能である、したがって回路基数上の配線パター
ンが艮くなったり、配線の7レキシビリテイに欠ける欠
点がある。
本発明は、上記欠点に所消し、回路基板の配線パターン
の7レキシピリテイ葡得ることケ目的とする。
の7レキシピリテイ葡得ることケ目的とする。
以下不発明を図によりi#L<説明する。、第5図は、
本発明によるギヤグボンテイングの半面図である。第4
図は第3図のB−B’ldi面を示したものである。第
3図の様に回路基板1と別にICの表曲上に回路基板の
島5を設けることにより、ICのパッドからの配縁パタ
ーンでいかなる方間へも設足することができる6第4図
にボ丁1娘なヒータチップ7により、便米のギヤングボ
ンディングと同様なボンデングτ行なりことができる。
本発明によるギヤグボンテイングの半面図である。第4
図は第3図のB−B’ldi面を示したものである。第
3図の様に回路基板1と別にICの表曲上に回路基板の
島5を設けることにより、ICのパッドからの配縁パタ
ーンでいかなる方間へも設足することができる6第4図
にボ丁1娘なヒータチップ7により、便米のギヤングボ
ンディングと同様なボンデングτ行なりことができる。
以上のように不発明によると、い刀)なる方向へもIC
からの配置峠ハターンを山型ことかでさ、また、ICの
表Hにも配線パターン7設定できるため、配線のフレキ
シビリティが同上し、実装回路の小型化が可能となる。
からの配置峠ハターンを山型ことかでさ、また、ICの
表Hにも配線パターン7設定できるため、配線のフレキ
シビリティが同上し、実装回路の小型化が可能となる。
また促米のボンティング技術ケその壕ま便用できるため
、容易、不発明の方式r尋人することができる咎、その
幼果は非常に大である。また別の実施例盆第5凶に示す
。これば第3図の1と5の回路基板葡接続し、強度アッ
プ全針ったものである。さらに別の実施?l’e第6図
に示す。これば、IC表面の配線ノくターンを導体のみ
とし、ボンディング慄のモールド注會同上したものであ
る、さらにもう1つの別の実施例の断面図全部7図に示
す。これは、弔3図の回路基板1會裏側にしギヤングボ
ンディングしたものである。
、容易、不発明の方式r尋人することができる咎、その
幼果は非常に大である。また別の実施例盆第5凶に示す
。これば第3図の1と5の回路基板葡接続し、強度アッ
プ全針ったものである。さらに別の実施?l’e第6図
に示す。これば、IC表面の配線ノくターンを導体のみ
とし、ボンディング慄のモールド注會同上したものであ
る、さらにもう1つの別の実施例の断面図全部7図に示
す。これは、弔3図の回路基板1會裏側にしギヤングボ
ンディングしたものである。
第1凶はに米のICC表装部平凹図、第2図は第1図の
A−八′のverm図、第3図は不祐明による一実施例
の平面図、第4図は第3凶のB−B’の断面図、第5図
は不発明による別の実施例その1、第6図は不発明によ
る別の実施し0その2、第7図は本発明による別の実施
ゼリぞの3である。 1・・・回路基板 B・・・回路基数1と回す后基板の島5との候絖都以
上 出願人 株式会社諏訪梢工台 代理人 弁理士取上 助 オ 1 図 、+ 2 図 矛 3 図 + 4 図 矛 5 図 1 M −、孔 中7図 、+ 6 図
A−八′のverm図、第3図は不祐明による一実施例
の平面図、第4図は第3凶のB−B’の断面図、第5図
は不発明による別の実施例その1、第6図は不発明によ
る別の実施し0その2、第7図は本発明による別の実施
ゼリぞの3である。 1・・・回路基板 B・・・回路基数1と回す后基板の島5との候絖都以
上 出願人 株式会社諏訪梢工台 代理人 弁理士取上 助 オ 1 図 、+ 2 図 矛 3 図 + 4 図 矛 5 図 1 M −、孔 中7図 、+ 6 図
Claims (1)
- 【特許請求の範囲】 少なくともICチップと回i基也により構成され、前記
回路基板の絶縁部材【vr面市に除云した部分の導Is
材に工0チップtギヤングボンディングする回路ブロッ
クに於いて、前記回1M1基板の導体部材が前記ICチ
ップの能動素子表]I]]上VC丁き’Ek有し、存在
することt特徴とする工C実装構遺、
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP795283A JPS59132641A (ja) | 1983-01-20 | 1983-01-20 | Ic実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP795283A JPS59132641A (ja) | 1983-01-20 | 1983-01-20 | Ic実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59132641A true JPS59132641A (ja) | 1984-07-30 |
Family
ID=11679821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP795283A Pending JPS59132641A (ja) | 1983-01-20 | 1983-01-20 | Ic実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59132641A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6395639A (ja) * | 1986-10-09 | 1988-04-26 | Mitsubishi Electric Corp | テ−プキヤリア |
-
1983
- 1983-01-20 JP JP795283A patent/JPS59132641A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6395639A (ja) * | 1986-10-09 | 1988-04-26 | Mitsubishi Electric Corp | テ−プキヤリア |
JPH055376B2 (ja) * | 1986-10-09 | 1993-01-22 | Mitsubishi Electric Corp |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4949224A (en) | Structure for mounting a semiconductor device | |
US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
JP2988075B2 (ja) | 半導体装置 | |
JPH022842U (ja) | ||
KR940008061A (ko) | 기판상의 칩 어셈블리 및 이의 제조 방법 | |
KR900019545A (ko) | 표면장착용 배선기판의 제조방법 | |
JPS59132641A (ja) | Ic実装構造 | |
KR100671808B1 (ko) | 반도체 장치 | |
JPH0823147A (ja) | 回路基板の接続構造 | |
JPH05218228A (ja) | 電子部品搭載用基板 | |
JPS63257306A (ja) | 半導体集積回路パツケ−ジ | |
JPS616848A (ja) | 配線基板 | |
JPH04179261A (ja) | 混成集積回路の実装方法 | |
JPH05326833A (ja) | 半導体実装基板 | |
JPS62279663A (ja) | 半導体装置 | |
JPH0496257A (ja) | ピングリッドアレイ形半導体集積回路装置 | |
JP2001267351A (ja) | ワイヤボンディング構造 | |
JPS63306650A (ja) | マルチチップパッケ−ジ構造 | |
JPS63164226A (ja) | テ−プキヤリア素子の製造方法 | |
JPH04111460A (ja) | 混成集積回路装置 | |
JPS6362240A (ja) | 多層セラミツク配線基板 | |
JPH04275443A (ja) | 半導体集積回路装置 | |
JPS6262533A (ja) | 半導体素子の高密度実装方法 | |
JPS6356466A (ja) | サ−マルヘツドのドライバ−ic実装方法 | |
JPS6410936B2 (ja) |