JPS59132641A - Ｉｃ実装構造 - Google Patents
Ｉｃ実装構造Info
- Publication number
- JPS59132641A JPS59132641A JP795283A JP795283A JPS59132641A JP S59132641 A JPS59132641 A JP S59132641A JP 795283 A JP795283 A JP 795283A JP 795283 A JP795283 A JP 795283A JP S59132641 A JPS59132641 A JP S59132641A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip
- wiring pattern
- bonding
- active element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＩＣチップを回路基板上にギヤングボンディ
ングする失装構遺に関するものである。
ングする失装構遺に関するものである。
僅来のギヤングボンディングは、一般に第１図に示す様
な金バンブｔＭするＩＣチップ２にｌｌ！ｌ路基板１よ
りの揚メッキのフィンガ−６ｔ１″第２図のようなヒー
ターチップ６Ｖこよｐ ７１［＋熱して、圧力を力日え
、工Ｃチ゛ンフ゛の金バンフ゛４とフィンガー３の一メ
ッキを共晶結片させるものである。この方式はワイヤー
ボンディングに比べ、実装の小型化、薄形化が口重ｌ］
にとなる。し刀）し、第１１刀）られ〃≧る様に、回路
基板上の配縁の出る方向が、ＩＣの外側にのみ岐足する
ことが可能である、したがって回路基数上の配線パター
ンが艮くなったり、配線の７レキシビリテイに欠ける欠
点がある。
な金バンブｔＭするＩＣチップ２にｌｌ！ｌ路基板１よ
りの揚メッキのフィンガ−６ｔ１″第２図のようなヒー
ターチップ６Ｖこよｐ ７１［＋熱して、圧力を力日え
、工Ｃチ゛ンフ゛の金バンフ゛４とフィンガー３の一メ
ッキを共晶結片させるものである。この方式はワイヤー
ボンディングに比べ、実装の小型化、薄形化が口重ｌ］
にとなる。し刀）し、第１１刀）られ〃≧る様に、回路
基板上の配縁の出る方向が、ＩＣの外側にのみ岐足する
ことが可能である、したがって回路基数上の配線パター
ンが艮くなったり、配線の７レキシビリテイに欠ける欠
点がある。
本発明は、上記欠点に所消し、回路基板の配線パターン
の７レキシピリテイ葡得ることケ目的とする。
の７レキシピリテイ葡得ることケ目的とする。
以下不発明を図によりｉ＃Ｌ＜説明する。、第５図は、
本発明によるギヤグボンテイングの半面図である。第４
図は第３図のＢ−Ｂ’ｌｄｉ面を示したものである。第
３図の様に回路基板１と別にＩＣの表曲上に回路基板の
島５を設けることにより、ＩＣのパッドからの配縁パタ
ーンでいかなる方間へも設足することができる６第４図
にボ丁１娘なヒータチップ７により、便米のギヤングボ
ンディングと同様なボンデングτ行なりことができる。
本発明によるギヤグボンテイングの半面図である。第４
図は第３図のＢ−Ｂ’ｌｄｉ面を示したものである。第
３図の様に回路基板１と別にＩＣの表曲上に回路基板の
島５を設けることにより、ＩＣのパッドからの配縁パタ
ーンでいかなる方間へも設足することができる６第４図
にボ丁１娘なヒータチップ７により、便米のギヤングボ
ンディングと同様なボンデングτ行なりことができる。
以上のように不発明によると、い刀）なる方向へもＩＣ
からの配置峠ハターンを山型ことかでさ、また、ＩＣの
表Ｈにも配線パターン７設定できるため、配線のフレキ
シビリティが同上し、実装回路の小型化が可能となる。
からの配置峠ハターンを山型ことかでさ、また、ＩＣの
表Ｈにも配線パターン７設定できるため、配線のフレキ
シビリティが同上し、実装回路の小型化が可能となる。
また促米のボンティング技術ケその壕ま便用できるため
、容易、不発明の方式ｒ尋人することができる咎、その
幼果は非常に大である。また別の実施例盆第５凶に示す
。これば第３図の１と５の回路基板葡接続し、強度アッ
プ全針ったものである。さらに別の実施？ｌ’ｅ第６図
に示す。これば、ＩＣ表面の配線ノくターンを導体のみ
とし、ボンディング慄のモールド注會同上したものであ
る、さらにもう１つの別の実施例の断面図全部７図に示
す。これは、弔３図の回路基板１會裏側にしギヤングボ
ンディングしたものである。
、容易、不発明の方式ｒ尋人することができる咎、その
幼果は非常に大である。また別の実施例盆第５凶に示す
。これば第３図の１と５の回路基板葡接続し、強度アッ
プ全針ったものである。さらに別の実施？ｌ’ｅ第６図
に示す。これば、ＩＣ表面の配線ノくターンを導体のみ
とし、ボンディング慄のモールド注會同上したものであ
る、さらにもう１つの別の実施例の断面図全部７図に示
す。これは、弔３図の回路基板１會裏側にしギヤングボ
ンディングしたものである。
第１凶はに米のＩＣＣ表装部平凹図、第２図は第１図の
Ａ−八′のｖｅｒｍ図、第３図は不祐明による一実施例
の平面図、第４図は第３凶のＢ−Ｂ’の断面図、第５図
は不発明による別の実施例その１、第６図は不発明によ
る別の実施し０その２、第７図は本発明による別の実施
ゼリぞの３である。 １・・・回路基板 Ｂ・・・回路基数１と回す后基板の島５との候絖都以
上 出願人 株式会社諏訪梢工台 代理人 弁理士取上 助 オ １ 図 、＋ ２ 図 矛 ３ 図 ＋ ４ 図 矛 ５ 図 １ Ｍ −、孔 中７図 、＋ ６ 図
Ａ−八′のｖｅｒｍ図、第３図は不祐明による一実施例
の平面図、第４図は第３凶のＢ−Ｂ’の断面図、第５図
は不発明による別の実施例その１、第６図は不発明によ
る別の実施し０その２、第７図は本発明による別の実施
ゼリぞの３である。 １・・・回路基板 Ｂ・・・回路基数１と回す后基板の島５との候絖都以
上 出願人 株式会社諏訪梢工台 代理人 弁理士取上 助 オ １ 図 、＋ ２ 図 矛 ３ 図 ＋ ４ 図 矛 ５ 図 １ Ｍ −、孔 中７図 、＋ ６ 図
Claims (1)
- 【特許請求の範囲】 少なくともＩＣチップと回ｉ基也により構成され、前記
回路基板の絶縁部材【ｖｒ面市に除云した部分の導Ｉｓ
材に工０チップｔギヤングボンディングする回路ブロッ
クに於いて、前記回１Ｍ１基板の導体部材が前記ＩＣチ
ップの能動素子表］Ｉ］］上ＶＣ丁き’Ｅｋ有し、存在
することｔ特徴とする工Ｃ実装構遺、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP795283A JPS59132641A (ja) | 1983-01-20 | 1983-01-20 | Ｉｃ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP795283A JPS59132641A (ja) | 1983-01-20 | 1983-01-20 | Ｉｃ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59132641A true JPS59132641A (ja) | 1984-07-30 |
Family
ID=11679821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP795283A Pending JPS59132641A (ja) | 1983-01-20 | 1983-01-20 | Ｉｃ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59132641A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395639A (ja) * | 1986-10-09 | 1988-04-26 | Mitsubishi Electric Corp | テ−プキヤリア |
-
1983
- 1983-01-20 JP JP795283A patent/JPS59132641A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395639A (ja) * | 1986-10-09 | 1988-04-26 | Mitsubishi Electric Corp | テ−プキヤリア |
| JPH055376B2 (ja) * | 1986-10-09 | 1993-01-22 | Mitsubishi Electric Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949224A (en) | Structure for mounting a semiconductor device | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| JP2988075B2 (ja) | 半導体装置 | |
| JPH022842U (ja) | ||
| KR940008061A (ko) | 기판상의 칩 어셈블리 및 이의 제조 방법 | |
| KR900019545A (ko) | 표면장착용 배선기판의 제조방법 | |
| JPS59132641A (ja) | Ｉｃ実装構造 | |
| KR100671808B1 (ko) | 반도체 장치 | |
| JPH0823147A (ja) | 回路基板の接続構造 | |
| JPH05218228A (ja) | 電子部品搭載用基板 | |
| JPS63257306A (ja) | 半導体集積回路パツケ−ジ | |
| JPS616848A (ja) | 配線基板 | |
| JPH04179261A (ja) | 混成集積回路の実装方法 | |
| JPH05326833A (ja) | 半導体実装基板 | |
| JPS62279663A (ja) | 半導体装置 | |
| JPH0496257A (ja) | ピングリッドアレイ形半導体集積回路装置 | |
| JP2001267351A (ja) | ワイヤボンディング構造 | |
| JPS63306650A (ja) | マルチチップパッケ−ジ構造 | |
| JPS63164226A (ja) | テ−プキヤリア素子の製造方法 | |
| JPH04111460A (ja) | 混成集積回路装置 | |
| JPS6362240A (ja) | 多層セラミツク配線基板 | |
| JPH04275443A (ja) | 半導体集積回路装置 | |
| JPS6262533A (ja) | 半導体素子の高密度実装方法 | |
| JPS6356466A (ja) | サ−マルヘツドのドライバ−ｉｃ実装方法 | |
| JPS6410936B2 (ja) |