JPS59130146U - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS59130146U JPS59130146U JP1951083U JP1951083U JPS59130146U JP S59130146 U JPS59130146 U JP S59130146U JP 1951083 U JP1951083 U JP 1951083U JP 1951083 U JP1951083 U JP 1951083U JP S59130146 U JPS59130146 U JP S59130146U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory device
- storing
- data
- provided corresponding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のメモリ装置のブロック図、第2図は従来
のメモリ装置を使用してマルチCPUシステムを構成し
た場合のブロック図、第3図は2つのCPLJからメモ
リ装置をアクセスされた場合の処理の仕方を示すタイミ
ングチャート、第4図は本考案のメモリ装置の概念図、
第5図は具体的実施例を示す図、第6図は二つのメモリ
の接続図である。 1・・・・・・メモリ、IA・・・・・・メモリーA、
IB・・・・・・メモリーB、2・・・・・・メモリア
ドレスレジスター、3・・・・・・メモリデータレジス
ター、4・・・・・・CPU又はcpt、tl、5・・
・・・・CPU2.6・・・・・・ゲート1.7・・・
・・・ゲート2.9・・・・・・メモリームアドレスレ
ジスター、10・・・・・・メモリーAデータレジスタ
ー、11・・・・・・メモリーBアドレスレジスター、
12・・・・・・メモリーBデータレジスター、13・
・・・・・メモリーA書込信号、14・・・・・・メモ
IJ−A読出し信号、15・・・・・・メモリーB書込
信号、16・・・・・・メモリーB読出し信号、17〜
24・・・・・・アンドゲート、25・・・・・・デー
タAの信号、26・・・・・・データAのNOT信号、
27・・・・・・データBの信号、28・・・・・・デ
ータBのNCjT信号。 −甲 ′u Jh 第6図 /? 財
のメモリ装置を使用してマルチCPUシステムを構成し
た場合のブロック図、第3図は2つのCPLJからメモ
リ装置をアクセスされた場合の処理の仕方を示すタイミ
ングチャート、第4図は本考案のメモリ装置の概念図、
第5図は具体的実施例を示す図、第6図は二つのメモリ
の接続図である。 1・・・・・・メモリ、IA・・・・・・メモリーA、
IB・・・・・・メモリーB、2・・・・・・メモリア
ドレスレジスター、3・・・・・・メモリデータレジス
ター、4・・・・・・CPU又はcpt、tl、5・・
・・・・CPU2.6・・・・・・ゲート1.7・・・
・・・ゲート2.9・・・・・・メモリームアドレスレ
ジスター、10・・・・・・メモリーAデータレジスタ
ー、11・・・・・・メモリーBアドレスレジスター、
12・・・・・・メモリーBデータレジスター、13・
・・・・・メモリーA書込信号、14・・・・・・メモ
IJ−A読出し信号、15・・・・・・メモリーB書込
信号、16・・・・・・メモリーB読出し信号、17〜
24・・・・・・アンドゲート、25・・・・・・デー
タAの信号、26・・・・・・データAのNOT信号、
27・・・・・・データBの信号、28・・・・・・デ
ータBのNCjT信号。 −甲 ′u Jh 第6図 /? 財
Claims (1)
- 情報を記憶する複数のメモリと、各メモリに対応して設
けられメモリアドレスを置数するメモリアドレスレジス
タと、各メモリに対応して設けられメモリデータを置数
するメモリデータレジスタとを具備し、前記各メモリは
同一情報を記憶し各CPUよりアクセスされることを特
徴とするメモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1951083U JPS59130146U (ja) | 1983-02-15 | 1983-02-15 | メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1951083U JPS59130146U (ja) | 1983-02-15 | 1983-02-15 | メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59130146U true JPS59130146U (ja) | 1984-09-01 |
Family
ID=30150654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1951083U Pending JPS59130146U (ja) | 1983-02-15 | 1983-02-15 | メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59130146U (ja) |
-
1983
- 1983-02-15 JP JP1951083U patent/JPS59130146U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6039170U (ja) | 電子メモ装置 | |
JPS59130146U (ja) | メモリ装置 | |
JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
JPS58118599U (ja) | 記憶装置 | |
JPS59108370U (ja) | 画像デ−タの縦横変換装置 | |
JPS59134842U (ja) | 車載電子機器用のワンチツプマイコンのメモリ拡張装置 | |
JPS60166055U (ja) | 車載電子機器制御用cpu間のデ−タ転送用記憶装置 | |
JPS5992929U (ja) | Dma装置のメモリ監視装置 | |
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPS60144148U (ja) | 記憶装置 | |
JPS6076446U (ja) | 記憶装置 | |
JPS5983855U (ja) | エレベ−タ制御装置の出力装置 | |
JPS60166036U (ja) | プリセツトデ−タ書込み装置 | |
JPS60153346U (ja) | キヤツシユメモリ | |
JPS5894197U (ja) | 情報書込み器 | |
JPS6112144U (ja) | プログラムテスト装置 | |
JPH0272500U (ja) | ||
JPS60123051U (ja) | 共有メモリの制御装置 | |
JPS6030046U (ja) | デ−タ記憶装置 | |
JPS6095648U (ja) | 版数管理装置 | |
JPS6320253U (ja) | ||
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS58164028U (ja) | 入出力デ−タ・バツフア装置 | |
JPS6446844U (ja) | ||
JPS6080600U (ja) | 電気的消去型prom |