JPS59127154A - 電子計算機用命令解読装置 - Google Patents
電子計算機用命令解読装置Info
- Publication number
- JPS59127154A JPS59127154A JP196983A JP196983A JPS59127154A JP S59127154 A JPS59127154 A JP S59127154A JP 196983 A JP196983 A JP 196983A JP 196983 A JP196983 A JP 196983A JP S59127154 A JPS59127154 A JP S59127154A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- microinstruction
- memory
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）技術分野
本発明は命令解読の高速化を図った電子計算機用命令解
読装置に関する。
読装置に関する。
（ロ）従来の技術
電子計算機用命令フォーマットとして、例えば、第１図
（イ）、（ロ）に示す亀のかあシ、（６）は一般命令用
フオーマットを示し、（ロ）は拡張命令用フォーマット
を示す。とのフォーマツ）において、各コート°は、例
えば、８ビツトよ構成る１バイトによって構成され、一
般命令用フオーマットは命令コード、あるいは命令コー
ドとオイランド（演算数）の組合せを有し、また、拡張
命令用フォーマットは拡張命令（使用頻度の少い命令を
統括したもの）を示す統一コードと命令コード（あるい
は命令コードとオイランド）の組合せを有する。
（イ）、（ロ）に示す亀のかあシ、（６）は一般命令用
フオーマットを示し、（ロ）は拡張命令用フォーマット
を示す。とのフォーマツ）において、各コート°は、例
えば、８ビツトよ構成る１バイトによって構成され、一
般命令用フオーマットは命令コード、あるいは命令コー
ドとオイランド（演算数）の組合せを有し、また、拡張
命令用フォーマットは拡張命令（使用頻度の少い命令を
統括したもの）を示す統一コードと命令コード（あるい
は命令コードとオイランド）の組合せを有する。
従来の電子計算機の命令解読においては、一般命令の場
合は命令コードを解読してその命令に基いた演算処理等
を実行し、拡張命令の場合はマイクロプログラムが拡張
命令であることを識別した後命令を解読し、その解読結
果に基いて演算処理等を実行する。
合は命令コードを解読してその命令に基いた演算処理等
を実行し、拡張命令の場合はマイクロプログラムが拡張
命令であることを識別した後命令を解読し、その解読結
果に基いて演算処理等を実行する。
しかし、従来の電子計算機の命令解読にありてけ、拡張
命令であることを識別する段階と命令の解釈実行を行う
段階がマイクロ命令実行段階に存在するため、拡張命令
の識別時間が命令解読の高速化を妨げている。
命令であることを識別する段階と命令の解釈実行を行う
段階がマイクロ命令実行段階に存在するため、拡張命令
の識別時間が命令解読の高速化を妨げている。
Ｃ）発明の目的および構成
本発明は上記に鑑みてなされたものであり、命令解読の
高速化を図るため、制御部に拡張命令の解読を行わせて
拡張命令と判定した場合にはアドレス変換器からアドレ
ス展開コードをマイクロ命令実行部へ出力するようにし
た電子計算機用命令解読装置を提供するものである。
高速化を図るため、制御部に拡張命令の解読を行わせて
拡張命令と判定した場合にはアドレス変換器からアドレ
ス展開コードをマイクロ命令実行部へ出力するようにし
た電子計算機用命令解読装置を提供するものである。
に）実施例（構成）
以下本発明による電子計算機用命令解読装置を詳細に説
明する。
明する。
第２図は本発明の一実施例を示し、各種のデータを１６
ビツト単位で記憶するメモリ１と、メモリｌから読み出
された１６ｒツトのデータの上位８ビツトを記憶する第
１ノぐツファ２および下位８ピツトを記憶する第２ノ々
ツフア３と、第１バツフア２あるいは第２バツフア３の
データを選択する制御用セレクタ４、オペランドセレク
タ５、およびアドレスセレクタ６と、制御用セレクタ４
を経て入力したデータに基き、ス ゛データスラッチ
９を介して各セレクタ４．５゜６を制御し、更には、シ
ステム全体を制御する制御部７（例えば、ＲＯＭ 、
ＰＬＡ ）と、制御部７に拡張命令かどうかの判断を行
わせるために制御部７へ出力する比較データを記憶する
比較データ部８と、制御部７の制御によってメモリ１に
アクセスして所定のアドレスのデータを読み出すメモリ
アクセス系１０が設けられている。
ビツト単位で記憶するメモリ１と、メモリｌから読み出
された１６ｒツトのデータの上位８ビツトを記憶する第
１ノぐツファ２および下位８ピツトを記憶する第２ノ々
ツフア３と、第１バツフア２あるいは第２バツフア３の
データを選択する制御用セレクタ４、オペランドセレク
タ５、およびアドレスセレクタ６と、制御用セレクタ４
を経て入力したデータに基き、ス ゛データスラッチ
９を介して各セレクタ４．５゜６を制御し、更には、シ
ステム全体を制御する制御部７（例えば、ＲＯＭ 、
ＰＬＡ ）と、制御部７に拡張命令かどうかの判断を行
わせるために制御部７へ出力する比較データを記憶する
比較データ部８と、制御部７の制御によってメモリ１に
アクセスして所定のアドレスのデータを読み出すメモリ
アクセス系１０が設けられている。
更に、以上述べた各部に加えて、オペランドセレクタ５
が出力するデータ（オペランド）に基いて演算する演算
部１１と、アドレスセレクタ６が出力するデータ（アド
レス）、あるいけシステム制御部７が拡張命令を検出し
たとき該データに基いてアドレス展開したコードを出力
するアドレス変換器１２と、アドレス変換器１２の出力
によってアドレス指定を行うセレクタ１３と、セレクタ
１３によってアドレス指定されたとき該アドレスのマイ
クロ命令を読み出゛される制御メモリ１４と、読み出さ
れたマイクロ命令を格納し、その命令が１マイクロステ
ツプで実行終了したときその旨を制御部７へ通知し、一
方、ＦＫ他のマイクロステップを必要とするときけ次の
マイクロ命令を読み出すアドレス情ａをセレクタ１３に
出力するマイクロ命令レジスタ１５が設けられている。
が出力するデータ（オペランド）に基いて演算する演算
部１１と、アドレスセレクタ６が出力するデータ（アド
レス）、あるいけシステム制御部７が拡張命令を検出し
たとき該データに基いてアドレス展開したコードを出力
するアドレス変換器１２と、アドレス変換器１２の出力
によってアドレス指定を行うセレクタ１３と、セレクタ
１３によってアドレス指定されたとき該アドレスのマイ
クロ命令を読み出゛される制御メモリ１４と、読み出さ
れたマイクロ命令を格納し、その命令が１マイクロステ
ツプで実行終了したときその旨を制御部７へ通知し、一
方、ＦＫ他のマイクロステップを必要とするときけ次の
マイクロ命令を読み出すアドレス情ａをセレクタ１３に
出力するマイクロ命令レジスタ１５が設けられている。
（ホ）実施例（操作）
以上の構成において、その操作を説明するに、メモリア
クセス１０のアクセスに基いてメモリ１からデータを読
み出すとその上位バイトが第１バツフア２に、下位バイ
トが第２ノ母ツフア３に格納される。第１ノ譬ツフア２
に命令が格納されると制御部７がステータスラッチ９を
介して制御用セレクタ４を制御し、第１バツフア２の内
容を制御部７に取り込んで比較データ部８の比較データ
と比較し、その命令が一般命令か拡張命令かを判断する
。
クセス１０のアクセスに基いてメモリ１からデータを読
み出すとその上位バイトが第１バツフア２に、下位バイ
トが第２ノ母ツフア３に格納される。第１ノ譬ツフア２
に命令が格納されると制御部７がステータスラッチ９を
介して制御用セレクタ４を制御し、第１バツフア２の内
容を制御部７に取り込んで比較データ部８の比較データ
と比較し、その命令が一般命令か拡張命令かを判断する
。
（１）一般命令の場合
第１バツフア２の内容が一般命令であると、第２バツフ
ア３の内容がオペランドになることから、制御部７のス
テータスラッチ９を介する制御によってアドレスセレク
タ６を制御し、第１バツフア２の内容をアドレス変換器
１２に送る。アドレス変換器１２は、必要に応じて制御
部７から送られるエリアコードの情報と合成したデータ
をセレクタ１３に出力し、セレクタ１３に制御メモリ１
４のアドレスを指定させる。
ア３の内容がオペランドになることから、制御部７のス
テータスラッチ９を介する制御によってアドレスセレク
タ６を制御し、第１バツフア２の内容をアドレス変換器
１２に送る。アドレス変換器１２は、必要に応じて制御
部７から送られるエリアコードの情報と合成したデータ
をセレクタ１３に出力し、セレクタ１３に制御メモリ１
４のアドレスを指定させる。
制御メモリ１４の指定されたアドレスからマイクロ命令
が読み出されてマイクロ命令レジスタ１５に格納され、
そのマイクロ命令が実行される。そのマイクロ命令が１
マイクロステツプで終了すると、それを制御部７に通知
し、一方、更に他のマイクロ命令へ継続する場合はセレ
クタ１３に次のマイクロ命令を読み出すアドレス情報を
出力して制御メモリ１４のアドレス指定を行わせる（こ
の場合も同じように制御部７によって制御される）。同
時に、制御部７はステータスラッチ９を介してオペラン
ドセレクタ５を制御して第２ノ譬ツフア３のオ（ランド
を演算部１１へ転送させ、所定の演算を行わせる。この
ときメモリアクセス１０にメモリ１へのアクセスを行わ
せ、次のデータの解釈実行を行わせる。
が読み出されてマイクロ命令レジスタ１５に格納され、
そのマイクロ命令が実行される。そのマイクロ命令が１
マイクロステツプで終了すると、それを制御部７に通知
し、一方、更に他のマイクロ命令へ継続する場合はセレ
クタ１３に次のマイクロ命令を読み出すアドレス情報を
出力して制御メモリ１４のアドレス指定を行わせる（こ
の場合も同じように制御部７によって制御される）。同
時に、制御部７はステータスラッチ９を介してオペラン
ドセレクタ５を制御して第２ノ譬ツフア３のオ（ランド
を演算部１１へ転送させ、所定の演算を行わせる。この
ときメモリアクセス１０にメモリ１へのアクセスを行わ
せ、次のデータの解釈実行を行わせる。
（２）拡張命令の場合
第１バツフア２の内容が拡張命令として判断されると、
第２バツフア３が制御部７のステータスラッチ９を介す
る制御を受けるアドレスセレクタ６を通して記憶内容で
ある命令をアドレス変換器１２へ転送する。アドレス変
換器１２は制御部７の制御信号を入力してアドレス展開
コードを出力し、セレクタ１３に制御メモリ１４のアド
レス指定を行わせる。制御部７は同時にメモリアクセス
１０を介してメモリ１にアクセスし、次のデータ（命令
あるいはオ（ランド）の読み出しを行わせる。制御メモ
ＩＪ １４のマイクロ命令のマイクロ命令レジスタへの
格納によってマイクロ命令の実行が行われる。
第２バツフア３が制御部７のステータスラッチ９を介す
る制御を受けるアドレスセレクタ６を通して記憶内容で
ある命令をアドレス変換器１２へ転送する。アドレス変
換器１２は制御部７の制御信号を入力してアドレス展開
コードを出力し、セレクタ１３に制御メモリ１４のアド
レス指定を行わせる。制御部７は同時にメモリアクセス
１０を介してメモリ１にアクセスし、次のデータ（命令
あるいはオ（ランド）の読み出しを行わせる。制御メモ
ＩＪ １４のマイクロ命令のマイクロ命令レジスタへの
格納によってマイクロ命令の実行が行われる。
（へ）発明の詳細
な説明した通シ、本発明による電子計算機用命令解読装
置によれば、制御部に拡張命令の解読を行わせて拡張命
令であると判定した場合にはアドレス変換器からアドレ
ス展開コードをマイクロ命令実行部へ出力するようＫし
たため、命令解読の高速化を図ることができる。
置によれば、制御部に拡張命令の解読を行わせて拡張命
令であると判定した場合にはアドレス変換器からアドレ
ス展開コードをマイクロ命令実行部へ出力するようＫし
たため、命令解読の高速化を図ることができる。
第１図ヒ）、（ロ）は一般命令および拡張命令のフォー
マットを示す説明図。第２図は本発明の一実施例を示す
説”四回。 符号の説明 １・・・メモリ、２−３ 用ノ臂ツファ、４・・・制御
用セレクタ、５・・・オペランドセレクタ、６・・・ア
ドレスセレクタ、７・・・制御部、８・・・比較データ
部、９・・・ステータスラッチ、１０・・・メモリアク
セス、１１・・・演算部、１２・・・アドレス変換器、
１３・・・セレクタ、１４・・・制御メモリ、１５・・
・マイクロ命令レジスタ。 第 １１さ くｂ）目口匡ヨコ （Ｃ）Ｅ口国ヨコ囚ヨコ
マットを示す説明図。第２図は本発明の一実施例を示す
説”四回。 符号の説明 １・・・メモリ、２−３ 用ノ臂ツファ、４・・・制御
用セレクタ、５・・・オペランドセレクタ、６・・・ア
ドレスセレクタ、７・・・制御部、８・・・比較データ
部、９・・・ステータスラッチ、１０・・・メモリアク
セス、１１・・・演算部、１２・・・アドレス変換器、
１３・・・セレクタ、１４・・・制御メモリ、１５・・
・マイクロ命令レジスタ。 第 １１さ くｂ）目口匡ヨコ （Ｃ）Ｅ口国ヨコ囚ヨコ
Claims (1)
- 【特許請求の範囲】 メモリから読み出されたデータの命令に応じたマイクロ
命令を制御メモリから読み出して実行するマイクロ命令
実行部を有する電子計算機において、 前記データの命令を解読して拡張命令を検出したとき拡
張命令信号を出力する制御部と、前記拡張命令信号が出
力されたとき拡張命令を展開するアドレス展開コードを
前記マイクロ命令実行部へ出力するアドレス変換器を備
えた仁とを特徴とする電子計算機用命令解読装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP196983A JPS59127154A (ja) | 1983-01-10 | 1983-01-10 | 電子計算機用命令解読装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP196983A JPS59127154A (ja) | 1983-01-10 | 1983-01-10 | 電子計算機用命令解読装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59127154A true JPS59127154A (ja) | 1984-07-21 |
Family
ID=11516395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP196983A Pending JPS59127154A (ja) | 1983-01-10 | 1983-01-10 | 電子計算機用命令解読装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59127154A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63178334A (ja) * | 1987-01-20 | 1988-07-22 | Nec Corp | 命令処理方式 |
| JPS63178333A (ja) * | 1987-01-20 | 1988-07-22 | Nec Corp | 命令処理方式 |
| KR100379837B1 (ko) * | 2000-06-30 | 2003-04-11 | 주식회사 에이디칩스 | 확장명령어 축약장치 |
-
1983
- 1983-01-10 JP JP196983A patent/JPS59127154A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63178334A (ja) * | 1987-01-20 | 1988-07-22 | Nec Corp | 命令処理方式 |
| JPS63178333A (ja) * | 1987-01-20 | 1988-07-22 | Nec Corp | 命令処理方式 |
| KR100379837B1 (ko) * | 2000-06-30 | 2003-04-11 | 주식회사 에이디칩스 | 확장명령어 축약장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009094B1 (ko) | 데이타처리 시스템 | |
| US4679140A (en) | Data processor with control of the significant bit lengths of general purpose registers | |
| US4569018A (en) | Digital data processing system having dual-purpose scratchpad and address translation memory | |
| JPS62197830A (ja) | デ−タ処理システム | |
| JPS59127154A (ja) | 電子計算機用命令解読装置 | |
| JPS6217773B2 (ja) | ||
| JPH06332701A (ja) | 情報処理装置 | |
| EP0312183A2 (en) | Digital data processing system | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPH02293932A (ja) | 並列処理マイクロプロセッサ | |
| JPS6221131B2 (ja) | ||
| JP2543589B2 (ja) | デ―タ処理装置 | |
| JPS60129868A (ja) | メモリ・システム | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPS6047617B2 (ja) | 情報処理装置 | |
| JPS6036614B2 (ja) | 情報処理装置 | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH0375904B2 (ja) | ||
| JPS6218933B2 (ja) | ||
| JPS59170947A (ja) | マイクロプログラム多方向分岐方式 | |
| JPH0778722B2 (ja) | レジスタファイル方式 | |
| JPS60193047A (ja) | マイクロプログラムのロ−ドチエツク方式 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH1165829A (ja) | アドレス変換回路 |