JPS5912624A - Key input circuit - Google Patents

Abstract

PURPOSE:To obtain a key input circuit connectable to a keyboard having a single contact, by combining a transistor(TR) having two collectors and a TR poled oppositely. CONSTITUTION:A collector of a PNP TR1 whose emitter is connected to an external power supply is conected to a current supply circuit 6 together with its base. Further, the other collector of the TR1 is connected to an NPN TR5 of common emitter and to an emitter of a PNP TR2, one of the collectors of which is connected to an output terminal 10. The other collector of the TR2 is connected to a PNP TR3 provided with an output terminal 11 via input terminals 8, 9 together with its base. The base of the TR3 is connected to an NPN TR4 of common emitter. The key input circuit connectable to the keyboard having the single contact is attained through the circuit constitution above.

Description

【発明の詳細な説明】 本発明はキー入力回路に関し、特に、単一接点を有する
キーボードに接続可能な、スタティック動作の半導体集
積回路構造のキー入力回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a key input circuit, and more particularly to a statically operated semiconductor integrated circuit structure key input circuit connectable to a keyboard having a single contact.

キーボード入力を有するデジタル機器においてはキー−
ボードの接点情報を、デジタル信号に変換するためのい
わゆるキー入力回路は不可欠のものである。For digital devices with keyboard input, the key
A so-called key input circuit is essential for converting board contact information into digital signals.

従来、この種の回路には、キーボード機構およびデジタ
ル回路方式により、種々のものがある０キ一ボード機構
にはキー接点を閉じることにより、それに係わるデジタ
ル回路入力が、ハイレベルか、あるいは、ローレベルに
強制的に設定され、キー人力情報となるものや、単に、
１つの接点によυ、デジタル回路の２つの入力を接続す
ることにより２つのキー人力情報を得るも°の等がある
。特に、後者は接点数は前者の半分で良く、電卓等に見
られる様に、できるだけ簡便に、しかも低価格を目的と
する電子機器等に、広く用いられているが、キー接点に
係わるデジタル入力を判別するために全ての入力端子を
順次検証していく、いわゆるスキャン方式によるものが
一般的に行なわれておシ、キー機構の簡便化をキー入力
回路の複雑化で、補力っていることは否め々い。Conventionally, there are various types of circuits of this kind, depending on the keyboard mechanism and digital circuit system.In the keyboard mechanism, by closing the key contact, the digital circuit input related to it can be set to high level or low level. What is forced to the level and becomes the key human information, or simply,
By connecting two inputs of a digital circuit, two key input information can be obtained by connecting two inputs of a digital circuit. In particular, the latter has only half the number of contacts as the former, and is widely used in electronic devices that aim to be as simple and low-cost as possible, such as in calculators, etc., but digital input related to key contacts A so-called scan method is generally used, in which all input terminals are sequentially verified in order to determine the That is undeniable.

一方、デジタル化および集積回路化が、広範囲の電子機
器に及ぶ今日では要求される特性も、様ざまであり、使
用される素子も、要求に応じて選ばれる。この中におい
て、近年、特にＩ２Ｌ素子が注目をあびている。これは
、バイポーラプロセス技術が、そのまま使用でき、した
がって、ツクイボ−ラリニア回路１あるいはバイポーラ
大電流用回路等と同一チップ上に工２Ｌによるロジック
回路が共存できるという利点による。しかしながら、バ
イポーラ構造である以上、ＭＯＳに比較して、微細構造
設計が困難とカリ、前述の如き、回路の複雑化はチップ
面積の増大になり、高価なものとな′る０ バイポーラ構造には、ＰＮＰおよびＮＰＮの相補性を有
する２つのトランジスタが存在し、これらをオン状態に
するためのペース電流の向きが互いに逆方向のため、正
常バイアスを印加したＰＮＰおよびＮＰＮのペース端子
を互いに接続すれば、ＰＮＰ、ＮＰＮ共にオン状態にす
ることができ、この性質を利用したバイポーラスタティ
ックキー入力回路はすでに存在している。On the other hand, in today's world where digitization and integrated circuits have spread to a wide range of electronic devices, the required characteristics are diverse, and the elements used are also selected according to the requirements. Among these, I2L elements have attracted particular attention in recent years. This is due to the advantage that the bipolar process technology can be used as is, and therefore a logic circuit based on the process 2L can coexist on the same chip as the Tsukuibo linear circuit 1 or the bipolar large current circuit. However, since it is a bipolar structure, it is difficult to design a fine structure compared to a MOS, and as mentioned above, the complexity of the circuit increases the chip area and makes it expensive. There are two complementary transistors, PNP and NPN, and the direction of the pace current to turn them on is opposite to each other, so the PNP and NPN pace terminals to which normal bias is applied must be connected to each other. For example, both PNP and NPN can be turned on, and bipolar static key input circuits that utilize this property already exist.

しかしながら上記例においては、得られる２つの出力電
流は逆向きであシ、又単−のキーボードに複数のロジッ
ク回路を接続し、そのうちの１つを選択的に動作せしめ
、他の回路は動作より切シ離す、いわゆるチップセレク
ト機能を持たせることは、素子の耐圧および非選択時の
残留抵抗が小さすぎるため極めて困瞭であった０ 本発明はバイポーラ素子によ多構成されるキー入力回路
に関し、特に単一接点を有するキーボードに接続可能で
、しかも、スタティック動作方式による動作をし、同一
モードの出力電流が得られ更に、上記の如きチップセレ
クト機能が可能なキー入力回路を提供するものである。However, in the above example, the two output currents obtained are in opposite directions, and multiple logic circuits are connected to a single keyboard, and one of them is selectively activated while the other circuits are not activated. It has been extremely difficult to provide a so-called chip select function by disconnecting the bipolar elements because the withstand voltage of the element and the residual resistance when not selected are too small.The present invention relates to a key input circuit composed of many bipolar elements. In particular, the present invention provides a key input circuit that can be connected to a keyboard having a single contact, operates in a static operating system, provides the same mode of output current, and is capable of the chip selection function described above. be.

本発明によればエミッタ端子を外部電源に接続され、２
つの独立したコレクタ端子を有し、ＰＮＰ型である第１
のトランジスタと、この第１のトランジスタのベース端
子と上記２つのコレクタ端子のうち、１つのコレクタ端
子とを接続し、この接続点に電流を供給する手段と、上
記２つのコレクタ端子のうち残りのコレクタ端子に、エ
ミッタ端子を接続し、２つの独立したコレクタ端子を有
するＰＮＰ型の第２のトランジスタと、ＰＮＰ型の第３
のトランジスタと、この第３のトランジスタのペース端
子にコレクタ端子を接続されたエミッタ接地のＮＰＮ型
の第４のトランジスタと１上記第２のトランジスタの上
記エミッタ端子にコレクタ端子を接続されたエミッタ接
地のＮＰＮ型の第５のトランジスタを含み、上記第２の
トランジスタの上記２つのコレクタ端子のうちの１つと
この第２のトランジスタのベース端子とを接続し、第１
の入力端子とし、上記第３のトランジスタのエミッタ端
子を第２の入力端子とし、上記第２のトランジスタの残
りのコレクタ端子を第１の出力端子とし、上記第３のト
ランジスタのコレクタ端子を第２の出力端子とする構造
を少なくとも、１つは有するキー入力回路が得られる。According to the present invention, the emitter terminal is connected to an external power supply, and the emitter terminal is connected to an external power source.
The first one has two independent collector terminals and is of PNP type.
means for connecting the base terminal of the first transistor to one of the two collector terminals and supplying current to this connection point; A PNP type second transistor having an emitter terminal connected to the collector terminal and having two independent collector terminals, and a PNP type third transistor having two independent collector terminals.
a fourth NPN transistor with a common emitter whose collector terminal is connected to the pace terminal of the third transistor; and a fourth transistor with a common emitter whose collector terminal is connected to the emitter terminal of the second transistor. a fifth NPN transistor, one of the two collector terminals of the second transistor and a base terminal of the second transistor are connected;
The emitter terminal of the third transistor is a second input terminal, the remaining collector terminal of the second transistor is a first output terminal, and the collector terminal of the third transistor is a second input terminal. A key input circuit having at least one structure having an output terminal as an output terminal is obtained.

第１図には、本発明によるキー入力回路の一実施例を示
す。１，２．３は、横方向ＰＮＰ）ランジスタで、４お
よび５はＮＰＮ）ランジスタである。又％　　ＩＱは電
流供給回路電流％　Ｉ２およびＩ３はそれぞれ２および
３の出力電流を示す。FIG. 1 shows an embodiment of a key input circuit according to the present invention. 1, 2.3 are lateral PNP) transistors, and 4 and 5 are NPN) transistors. Also, % IQ is the current supply circuit current % I2 and I3 represent the output currents of 2 and 3, respectively.

以下、本発明の詳細な説明する。The present invention will be explained in detail below.

４および５はエミッタ接地のＮＰＮ）ランジスタで、キ
ー人力回ｖＧ動作時は、４けオン５はオフ状態になって
いる。１は２つのコレクタを有する横方向ＰＮＰ）ラン
ジスタでエミッタは、電源釦接続されておシ１つのコレ
クタはベースに接続され更に電流源６に接続されてい石
。残りのコレクタは２のエミッタに接続されている。２
も１と同じく、２つのコレクタを有する横方向ＰＮＰ　
）ランジスタで、１つのコレクタはベースに接続されキ
ーボードの第１の端子へ接続されておシ、他のコレクタ
はロジック回路に接続されている。３は単一コレクタの
横方向ＰＮＰ）ランジスタで、エミッタがキーボードの
第２の端子に接続され、コレクタはロジック回路へ、又
、ベースは４のコレクタに接続されている。4 and 5 are NPN transistors whose emitters are grounded, and when the key is operated manually, the 4-key ON 5 is in the OFF state. 1 is a lateral PNP transistor with two collectors, the emitter of which is connected to the power button, and one collector of which is connected to the base and further connected to the current source 6. The remaining collectors are connected to two emitters. 2
Similarly to 1, lateral PNP with two collectors
), one collector is connected to the base and connected to the first terminal of the keyboard, and the other collector is connected to the logic circuit. 3 is a single collector lateral PNP transistor whose emitter is connected to the second terminal of the keyboard, whose collector is connected to the logic circuit and whose base is connected to the collector of 4.

いま、キーボードの第１の端子と第２の端子が接触した
ものとすれば、２はオン状態となり、Ｉｔなる電流をロ
ジック回路に供給する。同時に、３は、そのベースが４
によシ、接地されておシ、エミッタに２から電流が供給
されることにより、オン状態になりｓ　　Ｉｓ々る電流
をロジック回路に供給する。Now, if the first terminal and the second terminal of the keyboard are in contact with each other, terminal 2 is turned on and a current It is supplied to the logic circuit. At the same time, 3 means that its base is 4
When the emitter is grounded and current is supplied from the emitter 2, it turns on and supplies a current to the logic circuit.

■、および工、と工。との関係は次の様釦なる。■, and 工, and 工. The relationship is as follows.

Ｌ　＝４　（Ｉｏ　−Ｉｙ＋＋　十ＩＢ２　）　−■Ｂ
３．ｚ工。L = 4 (Io -Iy++ 1IB2) -■B
3. Z engineering.

・２ 但し、Ｉｌｌ　　Ｉｎ２　　Ｉｎ３はそれぞれ、１，２
゜３のベース電流を示す。・2 However, Ill In2 In3 are 1 and 2, respectively.
The base current of °3 is shown.

次に、チップセレクト機能によりチップが非選択の場合
には４をオフ、５をオン状態に反転せしめる。この場合
には、１のコレクタ電流は、２のエミッタには流入せず
、５のコレクタを通じて、接地電流となり、２はオフ状
態になり、シたがって、キーボードの第１端子は高抵抗
になる。一方、３０ペース電流は４がオフ状態のため、
流れることができず、したがって、３もオフ状態になシ
、キーボードの第２端子は高抵抗になる。Next, when the chip is not selected by the chip select function, 4 is turned off and 5 is turned on. In this case, the collector current of 1 does not flow into the emitter of 2, but becomes a ground current through the collector of 5, and 2 is turned off, so the first terminal of the keyboard has a high resistance. . On the other hand, for 30 pace current, 4 is off, so
3 is also in the off state, and the second terminal of the keyboard becomes a high resistance.

又、通常のリニアプロセスにおいては横方向ＰＮＰ　）
ランジスタのベース・エミッタ間の逆耐圧はＮＰＮ）ラ
ンジスタのコレクタ・ベース間の逆耐圧に等しいため、
電源電圧の範囲内では破壊の恐れは全くない。Also, in normal linear processes, lateral PNP)
Since the reverse breakdown voltage between the base and emitter of a transistor is equal to the reverse breakdown voltage between the collector and base of an NPN transistor,
There is no risk of destruction within the power supply voltage range.

第２図は本発明による他の実施例を示したもので、この
場合、１のコレクタには、前述の２と等価な素子がｎ２
ヶ並列に接続され、又、４のコレクタには前述の３と等
価な素子が、ｎｓケ並列に接続され％Ｔ１！Ｘ］１３な
るマトリクス構造を有するキーボードに接続される。こ
の場合、もし％’ｎｔケのうち、ｎ：ケが、又、ｎｓケ
のうち、己ケが同時に接触されたとすると％　　Ｉｔお
よび工、は次の様になる。FIG. 2 shows another embodiment according to the present invention, in which the collector of 1 has an element n2 equivalent to 2 described above.
In addition, to the collector of 4, ns elements equivalent to 3 are connected in parallel, and %T1! X]13 is connected to a keyboard having a matrix structure. In this case, if n: out of %'nt and self out of ns are touched at the same time, then %It and work will be as follows.

更に、本発明によれば、ロジック回路への電流は、横方
向ＰＮＰ）ランジスタのコレクタより供給されるため、
ロジック回路側の電流−電圧特性のえいきょうは受けな
い。Furthermore, according to the present invention, since the current to the logic circuit is supplied from the collector of the lateral PNP transistor,
It is not affected by the current-voltage characteristics of the logic circuit.

又、本発明によるキー回路を駆動させるためには単にキ
ーボードだけに限定されることはなく、２および３の電
流通路を確保する手段であれば、何でも良く、たとえば
、アナログスイッチ等の電子素子も使用できる。Further, in order to drive the key circuit according to the present invention, it is not limited to just a keyboard, but any means that secures the current paths 2 and 3 may be used.For example, electronic elements such as analog switches may be used. Can be used.

キー入力回路の出力電流を決めている電流源Ｉ０は電源
電圧が比較的安定している場合には単に抵抗素子のみで
も良い。The current source I0 that determines the output current of the key input circuit may be simply a resistive element if the power supply voltage is relatively stable.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、本発明による一実施例、第２図は本発明によ
る他の実施例を示す。これらの図において、 １°°゛・・・第１のＰＮＰ）ランジスタ２・・・・・
・第２のＰＮＰ）ランジスタ３°・・・・・第３のＰＮ
Ｐ）ランジスタ４・・・・・・第４のＮＰＮ）ランジス
タ５・・・・・・第５のＮＰＮ）ランジスタロ・・・・
・・電流供給回路 ７・・・・・・外部電源端子 ８”・・・・・第１の入力端子 ９・・・・・・第２の入力端子 １０・・・・・・第１の出力端子 １工・・・・・・第２の出力端子 を示す。 −！櫟 代理人　弁理士　　内　原　　　晋（′。FIG. 1 shows one embodiment of the invention, and FIG. 2 shows another embodiment of the invention. In these figures, 1°°゛...first PNP) transistor 2...
・Second PNP) transistor 3°...Third PN
P) Ransistor 4...Fourth NPN) Ransistor 5...Fifth NPN) Ransistor...
...Current supply circuit 7...External power supply terminal 8"...First input terminal 9...Second input terminal 10...First output Terminal 1... Indicates the second output terminal. -! Agent Susumu Uchihara ('.

Claims (1)

【特許請求の範囲】[Claims] エミッタ端子を外部電源に接続され、２つの独立したコ
レクタ端子を有する一導電型の第１のトランジスタと、
この第１のトランジスタのベース端子と前記２つのコレ
クタ端子のうち１つのコレクタ端子とを接続し、この接
続点に電流を供給する手段と、前記２つのコレクタ端子
のうち残夛のコレクタ端子に、エミッタ端子を接続し、
２つの独立したコレクタ端子を有する該−導電型の第２
のトランジスタと、該−導電型の第３のトランジスタと
、この第３のトランジスタのベース端子にコレクタ端子
を接続されたエミッタ接地の逆導電型の第４のトランジ
スタと、前記第２のトランジスタの前記エミッタ端子に
コレクタ端子を接続されたエミッタ接地の該逆導電型の
第５のトランジスタを含み鴬前記第２のトランジスタの
前記２つのコレクタ端子のうちの１つとこの第２のトラ
ンジスタのベース端子とを接続し１第１の入力端子とし
１前記第３のトランジスタのエミッタ端子を第２の入力
端子とし、前記第２のトランジスタの残りのコレクタ端
子を第１の出力端子とし、前記第３のトランジスタのコ
レクタ端子を第２の出力端子とする構造を少なくとも、
１つは有するキー入力回路。a first transistor of one conductivity type having an emitter terminal connected to an external power supply and having two independent collector terminals;
means for connecting the base terminal of the first transistor and one collector terminal of the two collector terminals and supplying current to this connection point; Connect the emitter terminal,
a second conductivity type having two independent collector terminals;
a third transistor of negative conductivity type; a fourth transistor of opposite conductivity type with a common emitter whose collector terminal is connected to the base terminal of the third transistor; a fifth transistor of the opposite conductivity type with a common emitter whose collector terminal is connected to the emitter terminal; one of the two collector terminals of the second transistor and the base terminal of the second transistor; 1, the emitter terminal of the third transistor is connected to the first input terminal; the remaining collector terminal of the second transistor is the first output terminal; At least a structure in which the collector terminal is the second output terminal,
One has a key input circuit.