JPS5912624A - Key input circuit - Google Patents
Key input circuitInfo
- Publication number
- JPS5912624A JPS5912624A JP57121592A JP12159282A JPS5912624A JP S5912624 A JPS5912624 A JP S5912624A JP 57121592 A JP57121592 A JP 57121592A JP 12159282 A JP12159282 A JP 12159282A JP S5912624 A JPS5912624 A JP S5912624A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- collector
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Electronic Switches (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はキー入力回路に関し、特に、単一接点を有する
キーボードに接続可能な、スタティック動作の半導体集
積回路構造のキー入力回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a key input circuit, and more particularly to a statically operated semiconductor integrated circuit structure key input circuit connectable to a keyboard having a single contact.
キーボード入力を有するデジタル機器においてはキー−
ボードの接点情報を、デジタル信号に変換するためのい
わゆるキー入力回路は不可欠のものである。For digital devices with keyboard input, the key
A so-called key input circuit is essential for converting board contact information into digital signals.
従来、この種の回路には、キーボード機構およびデジタ
ル回路方式により、種々のものがある0キ一ボード機構
にはキー接点を閉じることにより、それに係わるデジタ
ル回路入力が、ハイレベルか、あるいは、ローレベルに
強制的に設定され、キー人力情報となるものや、単に、
1つの接点によυ、デジタル回路の2つの入力を接続す
ることにより2つのキー人力情報を得るも°の等がある
。特に、後者は接点数は前者の半分で良く、電卓等に見
られる様に、できるだけ簡便に、しかも低価格を目的と
する電子機器等に、広く用いられているが、キー接点に
係わるデジタル入力を判別するために全ての入力端子を
順次検証していく、いわゆるスキャン方式によるものが
一般的に行なわれておシ、キー機構の簡便化をキー入力
回路の複雑化で、補力っていることは否め々い。Conventionally, there are various types of circuits of this kind, depending on the keyboard mechanism and digital circuit system.In the keyboard mechanism, by closing the key contact, the digital circuit input related to it can be set to high level or low level. What is forced to the level and becomes the key human information, or simply,
By connecting two inputs of a digital circuit, two key input information can be obtained by connecting two inputs of a digital circuit. In particular, the latter has only half the number of contacts as the former, and is widely used in electronic devices that aim to be as simple and low-cost as possible, such as in calculators, etc., but digital input related to key contacts A so-called scan method is generally used, in which all input terminals are sequentially verified in order to determine the That is undeniable.
一方、デジタル化および集積回路化が、広範囲の電子機
器に及ぶ今日では要求される特性も、様ざまであり、使
用される素子も、要求に応じて選ばれる。この中におい
て、近年、特にI2L素子が注目をあびている。これは
、バイポーラプロセス技術が、そのまま使用でき、した
がって、ツクイボ−ラリニア回路1あるいはバイポーラ
大電流用回路等と同一チップ上に工2Lによるロジック
回路が共存できるという利点による。しかしながら、バ
イポーラ構造である以上、MOSに比較して、微細構造
設計が困難とカリ、前述の如き、回路の複雑化はチップ
面積の増大になり、高価なものとな′る0
バイポーラ構造には、PNPおよびNPNの相補性を有
する2つのトランジスタが存在し、これらをオン状態に
するためのペース電流の向きが互いに逆方向のため、正
常バイアスを印加したPNPおよびNPNのペース端子
を互いに接続すれば、PNP、NPN共にオン状態にす
ることができ、この性質を利用したバイポーラスタティ
ックキー入力回路はすでに存在している。On the other hand, in today's world where digitization and integrated circuits have spread to a wide range of electronic devices, the required characteristics are diverse, and the elements used are also selected according to the requirements. Among these, I2L elements have attracted particular attention in recent years. This is due to the advantage that the bipolar process technology can be used as is, and therefore a logic circuit based on the process 2L can coexist on the same chip as the Tsukuibo linear circuit 1 or the bipolar large current circuit. However, since it is a bipolar structure, it is difficult to design a fine structure compared to a MOS, and as mentioned above, the complexity of the circuit increases the chip area and makes it expensive. There are two complementary transistors, PNP and NPN, and the direction of the pace current to turn them on is opposite to each other, so the PNP and NPN pace terminals to which normal bias is applied must be connected to each other. For example, both PNP and NPN can be turned on, and bipolar static key input circuits that utilize this property already exist.
しかしながら上記例においては、得られる2つの出力電
流は逆向きであシ、又単−のキーボードに複数のロジッ
ク回路を接続し、そのうちの1つを選択的に動作せしめ
、他の回路は動作より切シ離す、いわゆるチップセレク
ト機能を持たせることは、素子の耐圧および非選択時の
残留抵抗が小さすぎるため極めて困瞭であった0
本発明はバイポーラ素子によ多構成されるキー入力回路
に関し、特に単一接点を有するキーボードに接続可能で
、しかも、スタティック動作方式による動作をし、同一
モードの出力電流が得られ更に、上記の如きチップセレ
クト機能が可能なキー入力回路を提供するものである。However, in the above example, the two output currents obtained are in opposite directions, and multiple logic circuits are connected to a single keyboard, and one of them is selectively activated while the other circuits are not activated. It has been extremely difficult to provide a so-called chip select function by disconnecting the bipolar elements because the withstand voltage of the element and the residual resistance when not selected are too small.The present invention relates to a key input circuit composed of many bipolar elements. In particular, the present invention provides a key input circuit that can be connected to a keyboard having a single contact, operates in a static operating system, provides the same mode of output current, and is capable of the chip selection function described above. be.
本発明によればエミッタ端子を外部電源に接続され、2
つの独立したコレクタ端子を有し、PNP型である第1
のトランジスタと、この第1のトランジスタのベース端
子と上記2つのコレクタ端子のうち、1つのコレクタ端
子とを接続し、この接続点に電流を供給する手段と、上
記2つのコレクタ端子のうち残りのコレクタ端子に、エ
ミッタ端子を接続し、2つの独立したコレクタ端子を有
するPNP型の第2のトランジスタと、PNP型の第3
のトランジスタと、この第3のトランジスタのペース端
子にコレクタ端子を接続されたエミッタ接地のNPN型
の第4のトランジスタと1上記第2のトランジスタの上
記エミッタ端子にコレクタ端子を接続されたエミッタ接
地のNPN型の第5のトランジスタを含み、上記第2の
トランジスタの上記2つのコレクタ端子のうちの1つと
この第2のトランジスタのベース端子とを接続し、第1
の入力端子とし、上記第3のトランジスタのエミッタ端
子を第2の入力端子とし、上記第2のトランジスタの残
りのコレクタ端子を第1の出力端子とし、上記第3のト
ランジスタのコレクタ端子を第2の出力端子とする構造
を少なくとも、1つは有するキー入力回路が得られる。According to the present invention, the emitter terminal is connected to an external power supply, and the emitter terminal is connected to an external power source.
The first one has two independent collector terminals and is of PNP type.
means for connecting the base terminal of the first transistor to one of the two collector terminals and supplying current to this connection point; A PNP type second transistor having an emitter terminal connected to the collector terminal and having two independent collector terminals, and a PNP type third transistor having two independent collector terminals.
a fourth NPN transistor with a common emitter whose collector terminal is connected to the pace terminal of the third transistor; and a fourth transistor with a common emitter whose collector terminal is connected to the emitter terminal of the second transistor. a fifth NPN transistor, one of the two collector terminals of the second transistor and a base terminal of the second transistor are connected;
The emitter terminal of the third transistor is a second input terminal, the remaining collector terminal of the second transistor is a first output terminal, and the collector terminal of the third transistor is a second input terminal. A key input circuit having at least one structure having an output terminal as an output terminal is obtained.
第1図には、本発明によるキー入力回路の一実施例を示
す。1,2.3は、横方向PNP)ランジスタで、4お
よび5はNPN)ランジスタである。又% IQは電
流供給回路電流% I2およびI3はそれぞれ2および
3の出力電流を示す。FIG. 1 shows an embodiment of a key input circuit according to the present invention. 1, 2.3 are lateral PNP) transistors, and 4 and 5 are NPN) transistors. Also, % IQ is the current supply circuit current % I2 and I3 represent the output currents of 2 and 3, respectively.
以下、本発明の詳細な説明する。The present invention will be explained in detail below.
4および5はエミッタ接地のNPN)ランジスタで、キ
ー人力回vG動作時は、4けオン5はオフ状態になって
いる。1は2つのコレクタを有する横方向PNP)ラン
ジスタでエミッタは、電源釦接続されておシ1つのコレ
クタはベースに接続され更に電流源6に接続されてい石
。残りのコレクタは2のエミッタに接続されている。2
も1と同じく、2つのコレクタを有する横方向PNP
)ランジスタで、1つのコレクタはベースに接続されキ
ーボードの第1の端子へ接続されておシ、他のコレクタ
はロジック回路に接続されている。3は単一コレクタの
横方向PNP)ランジスタで、エミッタがキーボードの
第2の端子に接続され、コレクタはロジック回路へ、又
、ベースは4のコレクタに接続されている。4 and 5 are NPN transistors whose emitters are grounded, and when the key is operated manually, the 4-key ON 5 is in the OFF state. 1 is a lateral PNP transistor with two collectors, the emitter of which is connected to the power button, and one collector of which is connected to the base and further connected to the current source 6. The remaining collectors are connected to two emitters. 2
Similarly to 1, lateral PNP with two collectors
), one collector is connected to the base and connected to the first terminal of the keyboard, and the other collector is connected to the logic circuit. 3 is a single collector lateral PNP transistor whose emitter is connected to the second terminal of the keyboard, whose collector is connected to the logic circuit and whose base is connected to the collector of 4.
いま、キーボードの第1の端子と第2の端子が接触した
ものとすれば、2はオン状態となり、Itなる電流をロ
ジック回路に供給する。同時に、3は、そのベースが4
によシ、接地されておシ、エミッタに2から電流が供給
されることにより、オン状態になりs Is々る電流
をロジック回路に供給する。Now, if the first terminal and the second terminal of the keyboard are in contact with each other, terminal 2 is turned on and a current It is supplied to the logic circuit. At the same time, 3 means that its base is 4
When the emitter is grounded and current is supplied from the emitter 2, it turns on and supplies a current to the logic circuit.
■、および工、と工。との関係は次の様釦なる。■, and 工, and 工. The relationship is as follows.
L =4 (Io −Iy++ 十IB2 ) −■B
3.z工。L = 4 (Io -Iy++ 1IB2) -■B
3. Z engineering.
・2
但し、Ill In2 In3はそれぞれ、1,2
゜3のベース電流を示す。・2 However, Ill In2 In3 are 1 and 2, respectively.
The base current of °3 is shown.
次に、チップセレクト機能によりチップが非選択の場合
には4をオフ、5をオン状態に反転せしめる。この場合
には、1のコレクタ電流は、2のエミッタには流入せず
、5のコレクタを通じて、接地電流となり、2はオフ状
態になり、シたがって、キーボードの第1端子は高抵抗
になる。一方、30ペース電流は4がオフ状態のため、
流れることができず、したがって、3もオフ状態になシ
、キーボードの第2端子は高抵抗になる。Next, when the chip is not selected by the chip select function, 4 is turned off and 5 is turned on. In this case, the collector current of 1 does not flow into the emitter of 2, but becomes a ground current through the collector of 5, and 2 is turned off, so the first terminal of the keyboard has a high resistance. . On the other hand, for 30 pace current, 4 is off, so
3 is also in the off state, and the second terminal of the keyboard becomes a high resistance.
又、通常のリニアプロセスにおいては横方向PNP )
ランジスタのベース・エミッタ間の逆耐圧はNPN)ラ
ンジスタのコレクタ・ベース間の逆耐圧に等しいため、
電源電圧の範囲内では破壊の恐れは全くない。Also, in normal linear processes, lateral PNP)
Since the reverse breakdown voltage between the base and emitter of a transistor is equal to the reverse breakdown voltage between the collector and base of an NPN transistor,
There is no risk of destruction within the power supply voltage range.
第2図は本発明による他の実施例を示したもので、この
場合、1のコレクタには、前述の2と等価な素子がn2
ヶ並列に接続され、又、4のコレクタには前述の3と等
価な素子が、nsケ並列に接続され%T1!X]13な
るマトリクス構造を有するキーボードに接続される。こ
の場合、もし%’ntケのうち、n:ケが、又、nsケ
のうち、己ケが同時に接触されたとすると% Itお
よび工、は次の様になる。FIG. 2 shows another embodiment according to the present invention, in which the collector of 1 has an element n2 equivalent to 2 described above.
In addition, to the collector of 4, ns elements equivalent to 3 are connected in parallel, and %T1! X]13 is connected to a keyboard having a matrix structure. In this case, if n: out of %'nt and self out of ns are touched at the same time, then %It and work will be as follows.
更に、本発明によれば、ロジック回路への電流は、横方
向PNP)ランジスタのコレクタより供給されるため、
ロジック回路側の電流−電圧特性のえいきょうは受けな
い。Furthermore, according to the present invention, since the current to the logic circuit is supplied from the collector of the lateral PNP transistor,
It is not affected by the current-voltage characteristics of the logic circuit.
又、本発明によるキー回路を駆動させるためには単にキ
ーボードだけに限定されることはなく、2および3の電
流通路を確保する手段であれば、何でも良く、たとえば
、アナログスイッチ等の電子素子も使用できる。Further, in order to drive the key circuit according to the present invention, it is not limited to just a keyboard, but any means that secures the current paths 2 and 3 may be used.For example, electronic elements such as analog switches may be used. Can be used.
キー入力回路の出力電流を決めている電流源I0は電源
電圧が比較的安定している場合には単に抵抗素子のみで
も良い。The current source I0 that determines the output current of the key input circuit may be simply a resistive element if the power supply voltage is relatively stable.
第1図は、本発明による一実施例、第2図は本発明によ
る他の実施例を示す。これらの図において、
1°°゛・・・第1のPNP)ランジスタ2・・・・・
・第2のPNP)ランジスタ3°・・・・・第3のPN
P)ランジスタ4・・・・・・第4のNPN)ランジス
タ5・・・・・・第5のNPN)ランジスタロ・・・・
・・電流供給回路
7・・・・・・外部電源端子
8”・・・・・第1の入力端子
9・・・・・・第2の入力端子
10・・・・・・第1の出力端子
1工・・・・・・第2の出力端子
を示す。
−!櫟
代理人 弁理士 内 原 晋(′。FIG. 1 shows one embodiment of the invention, and FIG. 2 shows another embodiment of the invention. In these figures, 1°°゛...first PNP) transistor 2...
・Second PNP) transistor 3°...Third PN
P) Ransistor 4...Fourth NPN) Ransistor 5...Fifth NPN) Ransistor...
...Current supply circuit 7...External power supply terminal 8"...First input terminal 9...Second input terminal 10...First output Terminal 1... Indicates the second output terminal. -! Agent Susumu Uchihara ('.
Claims (1)
レクタ端子を有する一導電型の第1のトランジスタと、
この第1のトランジスタのベース端子と前記2つのコレ
クタ端子のうち1つのコレクタ端子とを接続し、この接
続点に電流を供給する手段と、前記2つのコレクタ端子
のうち残夛のコレクタ端子に、エミッタ端子を接続し、
2つの独立したコレクタ端子を有する該−導電型の第2
のトランジスタと、該−導電型の第3のトランジスタと
、この第3のトランジスタのベース端子にコレクタ端子
を接続されたエミッタ接地の逆導電型の第4のトランジ
スタと、前記第2のトランジスタの前記エミッタ端子に
コレクタ端子を接続されたエミッタ接地の該逆導電型の
第5のトランジスタを含み鴬前記第2のトランジスタの
前記2つのコレクタ端子のうちの1つとこの第2のトラ
ンジスタのベース端子とを接続し1第1の入力端子とし
1前記第3のトランジスタのエミッタ端子を第2の入力
端子とし、前記第2のトランジスタの残りのコレクタ端
子を第1の出力端子とし、前記第3のトランジスタのコ
レクタ端子を第2の出力端子とする構造を少なくとも、
1つは有するキー入力回路。a first transistor of one conductivity type having an emitter terminal connected to an external power supply and having two independent collector terminals;
means for connecting the base terminal of the first transistor and one collector terminal of the two collector terminals and supplying current to this connection point; Connect the emitter terminal,
a second conductivity type having two independent collector terminals;
a third transistor of negative conductivity type; a fourth transistor of opposite conductivity type with a common emitter whose collector terminal is connected to the base terminal of the third transistor; a fifth transistor of the opposite conductivity type with a common emitter whose collector terminal is connected to the emitter terminal; one of the two collector terminals of the second transistor and the base terminal of the second transistor; 1, the emitter terminal of the third transistor is connected to the first input terminal; the remaining collector terminal of the second transistor is the first output terminal; At least a structure in which the collector terminal is the second output terminal,
One has a key input circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57121592A JPS5912624A (en) | 1982-07-13 | 1982-07-13 | Key input circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57121592A JPS5912624A (en) | 1982-07-13 | 1982-07-13 | Key input circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5912624A true JPS5912624A (en) | 1984-01-23 |
Family
ID=14815060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57121592A Pending JPS5912624A (en) | 1982-07-13 | 1982-07-13 | Key input circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5912624A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63130994A (en) * | 1986-11-19 | 1988-06-03 | 三菱電機株式会社 | Pipe for liquor piping |
-
1982
- 1982-07-13 JP JP57121592A patent/JPS5912624A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63130994A (en) * | 1986-11-19 | 1988-06-03 | 三菱電機株式会社 | Pipe for liquor piping |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4109162A (en) | Multi-stage integrated injection logic circuit with current mirror | |
JPS5912624A (en) | Key input circuit | |
US4740719A (en) | Semiconductor integrated circuit device | |
JP2590681B2 (en) | Semiconductor logic circuit device | |
JP3413445B2 (en) | Input buffer circuit | |
KR0161472B1 (en) | Decoder | |
JPH0441847B2 (en) | ||
US3728530A (en) | Binary to decimal converter circuit | |
KR100191783B1 (en) | Switch circuit for interface | |
JPS6255327B2 (en) | ||
JP2751372B2 (en) | Semiconductor device | |
JP2722762B2 (en) | Differential amplifier | |
KR100414740B1 (en) | Semiconductor chip having general input pad | |
JPH07183769A (en) | Latch circuit | |
JPH05315903A (en) | Memory device used inside power control circuit | |
JPS6113413B2 (en) | ||
SU790331A1 (en) | Transistor-transistor logic and-or-not circuit | |
JPH0563048A (en) | Output circuit | |
JPS6210923A (en) | Bipolar cmos interface circuit | |
JPH11234111A (en) | Driver circuit and integrated circuit provided with the same | |
JPS6223923B2 (en) | ||
JPS62160522A (en) | Starting circuit for microcomputer by key matrix input | |
JPS60261215A (en) | Switching circuit | |
JPS61229345A (en) | Semiconductor device | |
JPS5837698B2 (en) | Transistor chiro-souch |