JPS62160522A - Starting circuit for microcomputer by key matrix input - Google Patents
Starting circuit for microcomputer by key matrix inputInfo
- Publication number
- JPS62160522A JPS62160522A JP61001384A JP138486A JPS62160522A JP S62160522 A JPS62160522 A JP S62160522A JP 61001384 A JP61001384 A JP 61001384A JP 138486 A JP138486 A JP 138486A JP S62160522 A JPS62160522 A JP S62160522A
- Authority
- JP
- Japan
- Prior art keywords
- key
- mpu
- key matrix
- microcomputer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Input From Keyboards Or The Like (AREA)
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、極微少消費電力の待機状態からスタート端
子にハイレベルの信号を加えて動作状態に移行させる方
式のマイクロコンピュータ(以下rMPUJと略称する
)のキーマトリクス入力による起動回路に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a microcomputer (hereinafter abbreviated as rMPUJ) that transitions from a standby state with minimal power consumption to an operating state by applying a high-level signal to a start terminal. This invention relates to a startup circuit using key matrix input.
この発明は、極微少消費電力で待機状態を維持し、スタ
ート端子にハイレベルの信号を加えると動作状態となる
MPUの各入出力端子にキーマトリクスの各行と列を接
続すると共に、その各行に夫々抵抗を、各列に夫々ダイ
オードを接続し、キーマトリクスのいず九かのキーが押
された時にその抵抗とダイオードを通して電流が流れる
ようにし、その電流によりトランジスタをオンにして上
記スタート端子をハイレベルにしてMPUを動作状態に
し、その後実行されるプログラムの指示によるMPUの
出力によって他のトランジスタをオンにして、全てのダ
イオードを非導通にすることによりキースキャンを可能
にしたものである。This invention connects each row and column of a key matrix to each input/output terminal of an MPU that maintains a standby state with minimal power consumption and becomes operational when a high-level signal is applied to a start terminal. Connect a resistor to each column and a diode to each column, so that when any nine keys in the key matrix are pressed, a current flows through the resistor and diode, and the current turns on the transistor and connects the start terminal above. Key scan is made possible by setting the MPU to a high level and putting it into operation, and then turning on other transistors in response to the MPU's output according to instructions from a program to be executed, and making all diodes non-conductive.
一般に、ワンチップのMPUなどでは端子数に制限があ
るので、入出力端子を有効に使用する必要がある。そこ
で、少ない端子に多くのキースイッチを接続するために
、マトリクス形状のキー配置をとることがよく行われて
いる。Generally, in a one-chip MPU, the number of terminals is limited, so it is necessary to use the input/output terminals effectively. Therefore, in order to connect a large number of key switches to a small number of terminals, a matrix-shaped key arrangement is often used.
その場合、MPUの入出力端子数をM+N (M。In that case, the number of input/output terminals of the MPU is M+N (M.
Nは共に正の整数)とすると、M行N列のキーマトリク
スを用いて、その各行と列の間にキースイッチを接続す
れば、MXN個のキースイッチ入力が可能になる。If N is a positive integer), by using a key matrix with M rows and N columns and connecting a key switch between each row and column, MXN key switch inputs are possible.
第3図は9個のキースイッチSWを接続した3行3列の
キーマトリクスをキースイッチ入力装置として用いたM
PUの従来例を示す回路図である。Figure 3 shows an M using a key matrix of 3 rows and 3 columns in which 9 key switches SW are connected as a key switch input device.
FIG. 2 is a circuit diagram showing a conventional example of a PU.
図示のように、MPU1の入力端子■〜■はキーマトリ
クス2の各列に夫々接続され、入出力端子■〜■はキー
マトリクス2の各行に夫々接続されている。As shown in the figure, the input terminals ■ to ■ of the MPU 1 are connected to each column of the key matrix 2, and the input/output terminals ■ to ■ are connected to each row of the key matrix 2, respectively.
いま、キーマトリクス2のいずれかのキーが押されてそ
のキースイッチSWがオンになると、MPU1によって
所謂キースキャン、すなわちキーマトリクス2の行のう
ち1本づつを順次例えばローレベル゛0“にして列の信
号を入力し、多数あるキーのうちどれが押されたかを特
定する。Now, when any key in the key matrix 2 is pressed and the key switch SW is turned on, the MPU 1 performs a so-called key scan, that is, sequentially sets each row of the key matrix 2 to a low level of ``0'', for example. Enter a column of signals and determine which of a number of keys was pressed.
しかしながら、従来のこのようなキーマトリクス入力装
置を持ったMPUにあっては、キーマトリクスのどれか
のキーがいつ押されても、どのキーが押されたのかを直
ちに検知できるように、MPUは常に動作状態になって
いなければならない。However, in a conventional MPU with such a key matrix input device, no matter when any key in the key matrix is pressed, the MPU is designed to immediately detect which key has been pressed. Must be in working condition at all times.
これは、例えば赤外線リモコンの場合のようにバッテリ
を電源として動作する機器の場合には、電力消費の点で
非常に大きな問題となる。This becomes a very big problem in terms of power consumption in the case of devices that operate using a battery as a power source, such as an infrared remote control, for example.
この発明は、このような従来のMPUのキーマトリクス
入力方式における問題点を解決するためになされたもの
で、キーが押されるまでは全く無視できる程のマイクロ
パワーで待機することができ、いずれかのキーが押され
たときだけMPUが動作して、押された個所を検知する
ようにしたMPUのキーマトリクス入力による起動回路
を提供することを目的とする。This invention was made in order to solve the problems with the conventional MPU key matrix input method, and can wait with completely negligible micropower until a key is pressed, To provide a starting circuit based on key matrix input for an MPU in which the MPU operates only when a key is pressed and detects the pressed position.
そのため、この発明によるマイクロコンピュータ(MP
U)のキーマトリクス入力による起動回路は、MPUと
して極微少消費電力で待機状態を維持し、スタート端子
にハイレベルの信号を加えると動作状態となるものを使
用し、このMPUの各入出力端子に各行、各列を夫々接
続して、その各行と列の間に夫々キースイッチを接続し
たキーマトリクスと、このキーマトリクスの各行に一端
を夫々個別に接続し、他端を共通接続して第2の抵抗を
介して電圧を印加される複数の第1の抵抗と、この第1
の抵抗のいずれかに電流が流れるとオンになり、上記M
PUのスタート端子をハイレベルにする第1のトランジ
スタと、上記キーマトリクスの各列に陽極側を夫々個別
に接続し、陰極側を共通接続して第3の抵抗を介して接
地された複数のダイオードと、上記MPUが動作状態に
なるとその出力によってオンになり、上記複数のダイオ
ードの共通接続した陰極側をハイレベルにする第2のト
ランジスタとからなる。Therefore, the microcomputer (MP
U) The activation circuit using key matrix input uses an MPU that maintains a standby state with minimal power consumption and becomes operational when a high-level signal is applied to the start terminal, and connects each input/output terminal of this MPU. There is a key matrix in which each row and each column are connected respectively, and a key switch is connected between each row and column, and one end is individually connected to each row of this key matrix, and the other end is connected in common. a plurality of first resistors to which a voltage is applied through two resistors;
When a current flows through any of the resistors, it turns on, and the above M
A first transistor that brings the start terminal of the PU to a high level, and a plurality of It consists of a diode and a second transistor that is turned on by its output when the MPU is in operation, and sets the commonly connected cathodes of the plurality of diodes to a high level.
キーマトリクス中のいずれかのキーが押されると、第1
の抵抗のいずれかに、第2の抵抗と複数のダイオードの
いずれか及び第3の抵抗を介して電流が流れ、第1のト
ランジスタがオンになってMPUのスタート端子をハイ
レベルにするため。When any key in the key matrix is pressed, the first
A current flows through one of the resistors through the second resistor, one of the plurality of diodes, and the third resistor, and the first transistor is turned on to bring the start terminal of the MPU to a high level.
MPUが動作状態になり、その後実行されるプログラム
の指示によるMPUからの出力によって第2のトランジ
スタがオンになって上記各ダイオードの陰極側をハイレ
ベルにして逆バイアスを加え、全てのダイオードを非4
通にすることによりキースキャンを可能にする。The MPU enters the operating state, and the second transistor is turned on by the output from the MPU according to the instructions of the program to be executed, and the cathode side of each of the diodes is turned on, applying reverse bias, and all the diodes are turned off. 4
Enables key scanning by making the
以下、添付図面の第1図及び第2図を参照して。 Please refer to FIGS. 1 and 2 of the accompanying drawings below.
この発明の詳細な説明する。This invention will be explained in detail.
第1図は、この発明の一実施例を示す回路図であり、ま
ずその構成を説明する。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and its configuration will first be explained.
この実施例では、キーマトリクス2は第3図の従来例の
場合と同じであるが、このキーマトリクス2に組み合わ
されるMPU!1としては、待機機能を持ち、リーク電
流による消費が数μAのスタンバイ(待機状態)と言わ
れる停止状態をとることができるものを使用する。In this embodiment, the key matrix 2 is the same as in the conventional example shown in FIG. 3, but the MPU! As No. 1, a device having a standby function and capable of taking a stop state called standby (standby state) with consumption of several μA due to leakage current is used.
このMPU3のスタート端子■にハイレベルの信号を加
えると動作がスタートするものであって。When a high level signal is applied to the start terminal (2) of the MPU 3, the operation starts.
このようなMPU3は既に市販されており、容易に入手
可能である。Such an MPU 3 is already commercially available and can be easily obtained.
キーマトリクス2の各列、各行は、第3図の従来例の場
合と同様にMPU3の各入出力端子■〜■に夫々接続さ
れているが、その各行には夫々個別に第1の抵抗RAの
一端を接続し、その各他端は共通接続してその接続点a
に第2の抵抗RBを介して電圧+Vが印加される。Each column and each row of the key matrix 2 is connected to each of the input/output terminals ■ to ■ of the MPU 3, as in the case of the conventional example shown in FIG. Connect one end, connect the other ends in common, and connect the connection point a.
A voltage +V is applied to via the second resistor RB.
さらに、キーマトリクス2の各列には夫々個別にダイオ
ードDAの陽極側を接続し、その各ダイオードDAの陰
極側は共通接続してその接続点すを第3の抵抗RCを介
して接地している。Furthermore, the anode sides of the diodes DA are individually connected to each column of the key matrix 2, and the cathodes of the diodes DA are connected in common, and the connection point is grounded via a third resistor RC. There is.
一方lMPU3のスタート端子■は、エミッタに電圧+
Vを印加された第1のトランジスタTR1のコレクタに
接続しており、さらに、このトランジスタTR1のベー
スを、第1の抵抗RAと第2の抵抗RBの接続点aに接
続している。On the other hand, the start terminal ■ of lMPU3 has a voltage +
It is connected to the collector of the first transistor TR1 to which V is applied, and further, the base of this transistor TR1 is connected to the connection point a between the first resistor RA and the second resistor RB.
また、MPUりが待機状態のときハイインピーダンス(
又はハイレベル:+V)であり、動作状態になったとき
実行されるプログラムの指示によりローインピーダンス
(又はローレベル:OV)になる信号出力端子■に、抵
抗RD、REを介して電圧+Vを印加する。そして、こ
の抵抗RDとREの接続点Cに第2のトランジスタTR
2のベースを接続する。Also, when the MPU is in standby state, high impedance (
or high level: +V), and becomes low impedance (or low level: OV) according to the instructions of the program executed when the operating state is reached. Apply voltage +V via resistors RD and RE. do. A second transistor TR is connected to the connection point C between the resistors RD and RE.
Connect the base of 2.
このトランジスタTR2のエミッタには電圧子Vが印加
され、そのコレクタをダイオードDAと第3の抵抗RC
との接続点すに接続している。A voltage element V is applied to the emitter of this transistor TR2, and its collector is connected to a diode DA and a third resistor RC.
It is connected to the connection point.
次に、この実施例の作用を説明する。Next, the operation of this embodiment will be explained.
キーマトリクス2のいずれのキーも押されないで、MP
U3が待機状態にあるときは、抵抗RB及びREのいず
れにも電流が流れないので、トランジスタTR,及びT
R2はいずれもそのエミッタとベースが同電位であるた
め、共にオフ状態になっている。したがって電力は消費
されない。If no key in key matrix 2 is pressed, the MP
When U3 is in the standby state, no current flows through either the resistors RB or RE, so the transistors TR and T
Since both R2's emitters and bases are at the same potential, both are in an off state. Therefore no power is consumed.
さて、キーマトリクス2のどれかのキーが押されると、
キースイッチSWのいずれかがオンになり、電源(+V
)→抵抗RB→抵抗RA→キースイッチSW→ダイオー
ドDA→抵抗RC→接地の経路で電流が流れ、抵抗RB
による電圧降下のためトランジスタTR,のベース電位
がエミッタ電位よりも下ってベース電流が流れ、第1の
トランジスタTRIがオンになる。Now, when any key in key matrix 2 is pressed,
One of the key switches SW is turned on, and the power (+V) is turned on.
) → Resistor RB → Resistor RA → Key switch SW → Diode DA → Resistor RC → Ground The current flows through the path of resistance RB.
Due to the voltage drop caused by this, the base potential of the transistor TR becomes lower than the emitter potential, a base current flows, and the first transistor TRI is turned on.
したがって、MPU3はスタート端子■にハイレベル(
+V)の信号が入力されるので、作動を開始する。そし
て、信号出力端子■をローレベルに変換するため、電源
(+V)→抵抗RE→抵抗RD→MPUの端子c′!D
の経路で電流が流れ、第2のトランジスタTR2のベー
ス電位を下げてオンにする。Therefore, MPU3 has a high level (
Since the +V) signal is input, the operation starts. Then, in order to convert the signal output terminal ■ to a low level, power supply (+V) → resistor RE → resistor RD → MPU terminal c'! D
A current flows through the path, lowering the base potential of the second transistor TR2 and turning it on.
この第2のトランジスタTR2がオンになると。When this second transistor TR2 is turned on.
b点がハイレベル(電源電圧+Vとほぼ同じ電位)にな
る、したがって、各ダイオードDAは逆バイアスになる
ため全て非導通になる。The point b becomes a high level (approximately the same potential as the power supply voltage +V). Therefore, each diode DA becomes reverse biased and becomes non-conductive.
そこで、その時からキースキャンを行なって。So from that point on, I started doing key scans.
押されたキーの操作箇所を特定する。Identify the location of the pressed key.
そして、MPU3は必要な処理が済めば、自からまた待
機状態に戻り1次にキーが押されるまで待つ。After the MPU 3 completes the necessary processing, it returns to the standby state and waits until the primary key is pressed.
第2図は、第1図の構成において、起動時の電流経路に
注目して理解を容易にするため回路を抽出して書き直し
た部分回路図である。FIG. 2 is a partial circuit diagram in which the circuit of the configuration shown in FIG. 1 has been extracted and rewritten to facilitate understanding by focusing on the current path at startup.
ダイオードDAの両極間及び第1のトランジスタTR1
のE−8間(ベース・エミッタ間)の電圧が0.7vに
なることが、トランジスタTR,をオンにする必要条件
であるとすれば、キースイッチSWをオンにした時第1
のトランジスタTR。Between the two poles of the diode DA and the first transistor TR1
If the voltage between E-8 (base and emitter) of 0.7V is a necessary condition for turning on the transistor TR, then when the key switch SW is turned on, the first
transistor TR.
がオンになる条件は、
V≧0.7(RA+ 2 RB +RC:)/RCで表
わされるが、各定数を適当に選ぶことによって、電源電
圧Vがある値以下に下ったら、キーが押されてもMPU
が動作をスタートしないようにすることができる。The condition for turning on is expressed as V≧0.7(RA+2RB+RC:)/RC. By selecting each constant appropriately, when the power supply voltage V falls below a certain value, the key is pressed. Even MPU
can be prevented from starting the operation.
これは、バッテリを電源とする機器においては、動作が
スタートして電流が増えた瞬間に電圧が下り、MPUを
暴走させることがあるのでその対策として有効である。This is effective as a countermeasure against devices that use a battery as a power source, since the voltage may drop the moment the operation starts and the current increases, causing the MPU to run out of control.
以上述べたように、この発明によれば、キーマトリクス
中のいずれかのキーを押すことによってMPUを起動さ
せ、その後キースキャンを可能にするように構成したた
め、キーの操作箇所を特定するために常時動作状態にし
ておく必要がなくなり、キーマトリクス入力であっても
低消費電力の待機状態とすることができる。As described above, according to the present invention, the MPU is activated by pressing any key in the key matrix, and then key scanning is enabled. It is no longer necessary to keep the device in an active state all the time, and even key matrix input can be in a standby state with low power consumption.
第1図はこの発明の一実施例を示す回路図、第2図は、
第1図から説明のため要部を抽出した部分回路図、
第3図は従来のキーマトリクス入力のMPUの例を示す
回路図である。
1.3・・・MPU(マイクロコンピュータ)2・・・
キーマトリクス
TR,・・・第1のトランジスタ
TR2・・・第2のトランジスタ
RA・・・第1の抵抗 RB・・・第2の抵抗RC
・・・第3の抵抗 DA・・・ダイオードSW・・
・キースイッチ
第1囚
+V
第2図 第3図
手続補正書(方式)
%式%
1、事件の表示
特願昭61−1384号
2、発明の名称
マイクロコンピュータのキーマトリクス入力による起動
回路
3、補正をする者
事件との関係 特許出願人
東京都豊島区東池袋1丁目20番地5
昭和61年3月5日(発送日:同年3月25日)6、補
正の対象
明細書の発明の名称の瀾
7、補正の内容
明細書の発明の名称を次のとおり補正する。
「マイクロコンピュータのキーマトリクス入力による起
動回路JFIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing an embodiment of the present invention.
FIG. 3 is a circuit diagram showing an example of a conventional key matrix input MPU. 1.3...MPU (microcomputer) 2...
Key matrix TR,...First transistor TR2...Second transistor RA...First resistor RB...Second resistor RC
...Third resistor DA...Diode SW...
・Key switch 1st prisoner +V Figure 2 Figure 3 Procedural amendment (method) % formula % 1, Indication of incident Patent application No. 1384/1984 2, Title of invention Activation circuit by key matrix input of microcomputer 3, Relationship with the case of the person making the amendment Patent applicant 1-20-5 Higashiikebukuro, Toshima-ku, Tokyo March 5, 1986 (Shipping date: March 25, 1986)6. 7. The title of the invention in the description of the contents of the amendment is amended as follows. ``Start-up circuit J using microcomputer key matrix input
Claims (1)
にハイレベルの信号を加えると動作状態となるマイクロ
コンピュータの各入出力端子に各行、各列を夫々接続し
て、その各行と列の間に夫々キースイッチを接続したキ
ーマトリクスと、 該キーマトリクスの各行に一端を夫々個別に接続し、他
端を共通接続して第2の抵抗を介して電圧を印加される
複数の第1の抵抗と、 この第1の抵抗のいずれかに電流が流れるとオンになり
、前記スタート端子をハイレベルにする第1のトランジ
スタと、 前記キーマトリクスの各列に陽極側を夫々個別に接続し
、陰極側を共通接続して第3の抵抗を介して接地された
複数のダイオードと、 前記マイクロコンピュータが動作状態になるとその出力
によってオンになり、前記複数のダイオードの共通接続
した陰極側をハイレベルにする第2のトランジスタとか
らなることを特徴とするマイクロコンピュータのキーマ
トリクス入力による起動回路。[Claims] 1. Each row and each column are connected to each input/output terminal of a microcomputer that maintains a standby state with minimal power consumption and becomes operational when a high-level signal is applied to a start terminal, A key matrix in which a key switch is connected between each row and column, and one end is individually connected to each row of the key matrix, the other end is connected in common, and a voltage is applied through a second resistor. a plurality of first resistors; a first transistor that is turned on when current flows through one of the first resistors and sets the start terminal to a high level; and an anode side connected to each column of the key matrix. A plurality of diodes are connected individually, their cathodes are commonly connected and grounded via a third resistor, and when the microcomputer is in an operating state, it is turned on by its output, and a common connection of the plurality of diodes is connected. A starting circuit based on a key matrix input of a microcomputer, characterized by comprising a second transistor that sets the cathode side to a high level.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61001384A JPS62160522A (en) | 1986-01-09 | 1986-01-09 | Starting circuit for microcomputer by key matrix input |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61001384A JPS62160522A (en) | 1986-01-09 | 1986-01-09 | Starting circuit for microcomputer by key matrix input |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62160522A true JPS62160522A (en) | 1987-07-16 |
Family
ID=11499986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61001384A Pending JPS62160522A (en) | 1986-01-09 | 1986-01-09 | Starting circuit for microcomputer by key matrix input |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62160522A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100496030B1 (en) * | 2002-11-30 | 2005-06-16 | 동양계전공업 주식회사 | Start-up circuit, power supply which provides power to said start-up circuit |
US7340626B2 (en) | 2004-03-25 | 2008-03-04 | Sharp Kabushiki Kaisha | Image forming apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61732B2 (en) * | 1978-11-09 | 1986-01-10 | Tokyo Shibaura Electric Co |
-
1986
- 1986-01-09 JP JP61001384A patent/JPS62160522A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61732B2 (en) * | 1978-11-09 | 1986-01-10 | Tokyo Shibaura Electric Co |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100496030B1 (en) * | 2002-11-30 | 2005-06-16 | 동양계전공업 주식회사 | Start-up circuit, power supply which provides power to said start-up circuit |
US7340626B2 (en) | 2004-03-25 | 2008-03-04 | Sharp Kabushiki Kaisha | Image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870011793A (en) | Video Signal Processing and Display System | |
JP2998175B2 (en) | Control circuit | |
JPS62160522A (en) | Starting circuit for microcomputer by key matrix input | |
JPH0546571B2 (en) | ||
KR900010031Y1 (en) | Switching circuitry using current mirror circuit | |
EP0483246A1 (en) | Combined bias supply and power shut-off circuit. | |
JPH04113713A (en) | Optical coupling detector | |
JPH0749423Y2 (en) | Conductivity measurement detection circuit | |
US6456058B1 (en) | Temperature stable integrated circuit full wave level detector incorporating a single operational amplifier stage design | |
JP2658142B2 (en) | Logical unit | |
KR100419417B1 (en) | Power on/off apparatus using a certain key | |
JPH0115239Y2 (en) | ||
JP2785333B2 (en) | Self-holding relay circuit | |
JPH09198169A (en) | Key input device | |
JPS6213149Y2 (en) | ||
JP2662397B2 (en) | Drive control IC | |
JPS5929262Y2 (en) | signal switching device | |
JPH0724907Y2 (en) | Input protection circuit | |
JPS6243343Y2 (en) | ||
JPS61246820A (en) | Electronic appliance | |
KR900008278Y1 (en) | Automatic mode selecting circuit for tv/video | |
KR900000330B1 (en) | Initial channel circuits of television | |
JP2554543B2 (en) | Power supply circuit | |
JPS61163418A (en) | Power supply circuit | |
JPS62109408A (en) | Input circuit |