JPS59124065A - デイジタル・オ−デイオデイスクプレ−ヤ−の回転制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はディジタル・オーディオディスクプレーヤーに
関し、特にディスクを線速度一定として回転させるため
に設けられているスピンドルモーターの回転制御回路に
関するものである。

背景技術 ディジタル・オーディオディスクプレーヤーは、ディジ
タル化したオーディオ信号および同期信号を線速度一定
として光学的に高密度で記録したディスクを再生するも
のであシ、高忠実度の再生が得られる優れた特長を有し
ている。ここで、ディスク上に記録される信号フォーマ
ットは例えば第１図に示すように定められている。つま
シ、１フレームを一定数のビット（例えば５８８ビツト
）によって構成し、このフレームが連続して同一ディス
ク上に線速度一定として記録されている。そして、この
各フレームに於ける信号フォーマットは、同期部Ａと情
報部Ｂとに区分されており、同期部Ａは各フレームの冒
頭部に位置ずけられている。

また、同期部Ａは第１図に示すように２２ビツトによっ
て構成されており、最初の１１ビツトが連続してｎｏｎ
のときには続＜１１ピントが連続して°゛１”となり、
最初の１１ビツトが連続して“１”のときには続＜１１
ビツトが連続して°゛Ｏ１′となるように設定されてい
る。そしてこの場合、最初の１１ビツトはその前のフレ
ームの末尾ビットに対して逆になるように設定されてお
り、このようにして予め定められた単位ビット（１１ピ
ント）で”０”または”１゛′が連なるフォーマットは
１フレーム中に於いてこの同期部Ａのみに限定されてい
る。すなわち、情報部Ｂはいかなる場合であっても１１
ビット単位の”Ｏｎまだは”１”が連なるフォーマット
が生じないように構成されている。また、情報部Ｂは無
信号時に於ける直流化を防止するために、常に３ビット
以上にわたって“１”信号またはｌｏｇ信号が連続する
信号となっており、従って、情報部Ｂは３〈Ｂ≦１１ピ
ットの範囲にわたってのみ連続する信号として表わされ
ることになる。

このように構成されたデジタル・オーディオディスクは
、線速度一定としてディスク上のディジタル情報を光学
的に読み取って復調することにより、高忠実度の再生信
号が容易に得られるものである。

この場合、高忠実度再生を行なう上で最も重要な事は、
再生時に於けるディスクの回転が正確に線速度一定とな
るように、ピックアップの位置に応じてスピンドルモー
ターの回転を制御することである。

ここで、スピンドルモーターの回転制御に於いては、粗
調整系と微調整系の２系列によってなされており、粗調
整系は再生信号のスペクトラムをＦ−Ｖ変換した信号を
用いて制御を行ない、微調整系は再生信号に含まれるデ
ータに同期して発生されるビットクロックと水晶精度の
基準クロックとの位相比較出力を用いて制御することと
により基準回転に対して±１係の範囲に微調している。

そして、このようにして発生された粗調整系および微調
整系の制御信号は、互いに加算された後にモーター駆動
回路に供給されてスピンドルモーターの制御を行なって
いる。そして、ディスクの内周を再生する場合と外周を
再生する場合に於けるスピンドルモーターの回転差は２
信−以上となり、これに伴なって制御範囲は極めて広い
ものとなっている。

しかしながら、上述した構成によるスピンドルモーター
の制御回路に於いては、ピックアップから供給される再
生信号のスペクトラムを利用してスピンドルモーターの
回転数を正常回転時の１０係以内に合せるようにしてい
るが、再生信号に含まれるデータの内容によりスペクト
ラムが変動し、これに伴なって粗調量が素早く行なえな
い場合が生ずる。また、微調整系に於いて発生されるサ
ンプリングクロック信号は、再生信号に対して正確に同
期させるために位相ロックループ構成によるサンプリン
グクロック発生回路が用いられているが、このサンプリ
ングクロック発生回路の位相ロックループは正常回転時
に対して±１０％の回転時に於ける再生信号に対しての
みしか同期が取れず、従って上述したように粗調整系が
不安定な場合にはサンプリングクロックの発生が行なえ
なくなってしまう等の種々問題を有している。

発明の開示 従って、本発明による目的は、スピンドルモーターの回
転制御に於ける粗調整が素早くかつ安定に行なえるディ
ジタル・オーディオディスクプレーヤーの回転制御回路
を提供することである。

このような目的を達成するために本発明は、ディジタル
オーディオディスクの再生信号フォーマットに於いては
、前述したように同一信号が連続する範囲を３ビット以
上で１１ビツト以下と特定していることに着目し、再生
信号に同一信号の連続範囲が３ビット未満の信号が含ま
れている場合にはスピンドルモーターを加速制御し、同
一信号の連続範囲が１２ビツト以上の信号が含まれてい
る場合にはスピンドルモーターを減速制御することによ
り粗調整制御を行なうものである。

従って、このように構成された粗調整系を有するディジ
タル・オーディオディスクプレーヤーの回転制御回路に
於いては、再生信号中のデータの内容に関係なくスピン
ドルモーターの回転数を粗調整することが出来るために
、回転数の粗調幣制に 御が正確かつ安定した状態で行なえることになる。

△ また、本発明に於いては、粗調整制御によってスピンド
ルモーターの回転数を正常回転時の１０％以内に素早く
合せることが出来るために、サンプリングクロック信号
を発生するサンプリングクロック発生回路を構成する位
相ロノクガープのかかりが良くなり、これに伴なってス
ピンドルモーターの回転が素早く安定化される等の種々
優れた効果を有する。

発明を実施するだめの最良な形態 第２図は本発明によるディジタル・オーディオディスク
プレーヤーの回転制御回路の一実施例を示す回路図であ
る。同図に於いて１はピックアップから供給される再生
信号（ＥＦＭデータ）の”Ｈ”期間に於いてのみ標準回
転時の再生信号に含まれる信号のビットレートに一致す
る基準クロック信号Ｂ（４，３２１８ＭＨｚ　）を出力
するアンドゲートである。２は再生入力信号Ａの立ち下
りを検出する立ち下り検出回路、３は再生入力信号Ａの
立ち上りを検出する立ち上り検出回路、４は５ビツト構
成によるカウンタであって、立ち下り検出回路２の出力
によりクリアされた後にアンドゲート１がら供給される
基準クロック信号Ｂ′を順次計数し、その計数値がｎ　
＝　３に達すると出カポ−）Ｐ＋から出力を発生し、ｎ
−１２に達すると出カポ−）　Ｐ２から出力を発生する
。５はカウンタ４の出力ポートＰ１から発生される出力
信号にょシセソトされるとともに、立ち上り検出回路３
の出力によりリセットされるフリップフロップ回路、６
は再生入力信号Ａとフリップ７０ング回路５のセント出
力信号が共に”Ｌ”である時に出力を発生するノアゲー
トであって、再生信号Ａの連続部分が基準クロック信号
Ｂの３ビット長未満の場合に出力を発生する。

７はノアゲート６の出力信号によりトリガされる単安定
マルチバイブレータ回路、８はカウンタ４の出力ポート
Ｐ２から発生される出力信号によりトリガされる単安定
マルチバイブレータ回路、９はＭｉ［定マルチバイブレ
ータ回路７のリセット出力端可から発生される信号と単
安定マルチバイブレータ回路８のセット出力端から発生
される信号とを加算して出力する加算回路であって、単
安定マルチバイブレータ７の出力端とアース間に直列接
続された分圧用の抵抗９ａ、９ｂと、単安定モノマルチ
バイブレータ８の出力端と抵抗９ａ、９ｂの接続点Ｘと
の間に接続された回り込み防止用のダイオード９Ｃとに
よって構成されており、この接続点Ｘの電位を加算出力
としている。１０は加算回路９の出力を平滑して粗調整
信号を送出するローパスフィルタである。

このように構成された回路に於いて、再生動作がスター
トされると、まずピンクアップのフォーカス系が安定し
て信号が確実に読み取れるまでの期間に於いてクリア信
号ＯＬＳが供給されることにより、単安定マルチバイブ
レータ回路７かリセット状態となっている。この場合、
単安定マルチバイブレータ回路７は、リセット信号可を
出力として加算回路９に供給しているために、この加算
回路９は単安定マルチバイブレータ回路７の”Ｈ”出力
を抵抗９ａ、９ｂに於いて分割して出力する。そして、
この加算回路９の出力信号は、ローパスフィルタ１０を
介して粗調整信号にとして送出され、図示しない微調整
系の信号と加算されることによりモータ制御信号として
図示しないスピンドルモーター、駆動回路に供給される
。そして、スピンドルモーターの回転が上昇するととも
に、上述したツメ−カス系が安定してピックアップから
再生信号Ａが出力されると、クリア信号ＣＬｓが断とな
る。

次に、例えば第２図（ａ）に示す再生信号Ａが供給され
ると、立ち上り検出回路３および立ち下り検出回路２は
再生信号Ａの立ち上りおよび立ち下シを検出して第２図
（ｂ）（Ｃ）に示す出力信号Ｃ，Ｄを発生しており、フ
リップフロップ回路５は出力信号Ｃによってリセットさ
れ、カウンタ４は出力信号りによってクリアされている
。

一方、アンドゲート１は再生信号Ａの”Ｈ”期間に於い
てのみ開となって、基準ビットレートの基準クロック信
号Ｂをカウンタ４に供給している。

従って、カウンタ４はアンドゲート１から基準クロック
信号Ｂが供給されるとこれを順次計数し、この計数値ｎ
がｎ＝、３に達すると出カポ−）Ｐ＋から出力信号Ｅを
発生し、ｎ−１２に達すると出カポ−）　Ｐ２から出力
信号Ｆを発生する。そして、ｎ−３に於いて出力信号Ｅ
が発生されると、フリップフロップ回路５がセントされ
るために、そのセット出力信号Ｇは第３図（ｄ−）に時
点ｔ２に於いてＩＩＨ″に反転する。ここで、スピンド
ルモーターの回転が遅い場合には、３〜１１ビツトの範
囲の連続信号として特定されている記録信号は、第２図
（ａ）に示すように時間が伸びた信号として再生される
。この結・果、再生信号Ａの”Ｈ”期間はすべて基準ク
ロック信号Ｂの３ビット期間以上となり、これに伴なっ
て再生信号ＡがｎＨｌとなって基準クロック信号Ｂを３
ビツト計数する毎にカウンタ４がら出力信号Ｅが発生さ
れてフリップフロップ回路５がセットされる。そして、
このフリップフロップ回路５は次の再生信号Ａが立ち上
る毎に立ち上り検出回路３から発生させる出力信号Ｃに
よってリセットされるものであるために、そのセット出
力信号Ｇは第３図（ｄ）に示すよう羨再生信号Ａの”Ｌ
°期間に於いてすべて”Ｈ“となる。この結果、再生信
号Ａとフリップフロップ回路５のセント出力信号Ｇが共
に”Ｌ”となる条件を検出するノアゲート６の出力信号
Ｈは、第３図（ｅ）に示すように″Ｌ″状態を続ける。

つまり、このノアゲート６の出力信号Ｈが“Ｌ″状態あ
ることは、再生信号Ａの°Ｈ”期間がすべて基準クロッ
ク信号Ｂの３ビット期間以上であることを示している。

そして、再生信号Ａの”Ｈ“期間がすべて基準クロック
信号Ｂの３ビット期間であることは、スピンドルモータ
ーの回転数が予め定められた線速度を越えていないこと
になる。

このように、ノアゲート６の出力信号Ｈが”Ｌ”状態を
続けると、単安定マルチバイブレータ回路７はリセット
状態を続けてその出方信号工は第２図（ｆ）に示すよう
に１Ｈ″状態を続ける。

ここで、スピンドルモーターの回転が遅い場合には、最
大１１ビツトにわたる信号として記録されている情報が
第２図（ａ）に時点ｔ１％ｔ４間で示すように伸びて再
生されることになる。この結果、カウンタ４は時点ｔ３
に於いてその計数値ｎが１２に達することになり、これ
に伴なって出方ポートＰ２から出力信号Ｆが第２図（ｇ
）に示すように発生される。出力信号Ｆが発生されると
、単安定マルチバイブレータ回路８がトリガされてその
セット出力端Ｑから予め定められた時１間Ｔ１にわたっ
てＨｎとなる出力信号Ｊが第３図（ｋ）に示すように発
生される。この場合、単安定マルチバイブレータ８の設
定時間Ｔ、は、再生信号Ａの１ビット時間以上であれば
良く、制御感度との関係に於いて任意に設定されるもの
である。従って、時間ｔｌマでの期間に於いては、単安
定マルチバイブレータ回路７の出力信号工がｆｌＨ”で
単安定マルチパイプレーク回路８の出力信号Ｊが“Ｌ”
となっているために、出″力信号■のみが加算回路９に
供給されることになる。この結果、加算回路９は出力信
号■を抵抗９ａ、９ｂによって分圧し、この分圧値ｖｌ
を第２図（ｉ）に示すように出力信号にとして出力する
。そして、時間ｔ３に達すると、単安定マルチバイブレ
ータ回路８の出力信号Ｊが増速指令信号として加算回路
９に供給される。加算回路９に於いては、出力信号Ｊが
ダイオード９Ｃを介して接続点Ｘに供給されるために、
加算出力信号には第３図（１）に時点ｔ３〜ｔ５間で示
すよ・うにその電圧値■２に上昇する。

このような動作を１２ビット期間以上にわたって連続す
る再生信号Ａが供給されるごとに実行することにより、
その都度加算回路９の出力信号が上昇して増速指令を発
することとなる。加算回路９の出力信号には、ローパス
フィルタ１０に於いて平滑されることによシ粗調整信号
りとして発生されて図示しないスピンドルモーター駆動
回路に供給されることにより増速制御が行なわれる。そ
して、再生信号Ａに１２ビット期間以上にわたって連続
する部分が無くなると、単安定マルチバイブレータ８は
トリガされなくなるために、加算回路９は単安定マルチ
バイブレータ７の出力信号工のみを取シ込んで電圧値ｖ
ｌの出力信号Ｋを送出する通常動作に復旧する。

次に、ディスクの線速度が早くなると、線速度が増加し
て、第４図（ａ）に時点ｔｌ−ｔ２間で示すように、再
生信号Ａに３ビット期間未満の連続部分が生じてしまう
。この結果、カウンタ４からは時点ｔ１〜ｔ２間に於い
て出力信号Ｅが発生されなくなり、出力信号Ｅは時点ｔ
３から発生される次の再生信号の発生期間に於いて基準
クロック信号Ｂを３クロツク計数する時点ｔ４に於いて
発生される。

従って、フリップフロップ回路５は少なくとも時点ｔ１
〜ｔ、ｌの期間に於いてリセット状態を示すことになり
、この期間に於いてセット出力端Ｑから発生される出力
信号Ｇが第４図（ｄ）に示すように”Ｌ”となる。この
結果、ノアゲート６の出力信号Ｈが第４図（ｅ）に示す
ように、再生信号Ａの３ピント未満の期間の終了時から
次のｌｌＨ′′信号が発生されるまでのＩＬ”期間、つ
まり時点ｔ２〜ｔ３間に於いて“Ｈ″になる。出力信号
Ｈが’Ｈ”になると、単安定モノマルチバイブレータ回
路７がトリガされ、第４図（ｆ）に示すように予め定め
られた時間Ｔ２にわたって出力信号工が”Ｌ”となって
減速指令が発せられる。この場合、単安定マルチバイブ
レータ回路７の動作時間Ｔ２は、再生信号Ａの１ビット
時間以上であれば良く、その長さは必要とする制御感度
との関係に於いて任意に設定される。

一方、ディスクの線速度が上述した様に早い状態に於い
てか、再生信号Ａがすべて短縮された状態で再生されて
いるために、カウンタ４の計数値ｎは１２に達すること
が出来ず、これに伴なって出カポ−）Ｐ２から発生され
る出力信号Ｆは第４図（ロ））に示すように”Ｌ”状態
を続けている。従って、出−力信号Ｆによってトリガさ
れる単安定マルチバイブレータ回路８の出力信号Ｊも第
４図但）に示すように１Ｌｎ状態を続けることになる。

この結果、加算回路９は両出力信号工、Ｊが時点ｔ２〜
ｔ５間に於いてＩＩＬ”となることから、その加算出力
信号にも第４図（１）に示すように電圧値ｖｏに低下し
て減速指令を発することになる。そして、この加算回路
９の出力信号には、ローパスフィルタ１ｏに於いて平滑
されることにより、粗調整信号りとして図示しないスピ
ンドルモーター駆動回路に供給されることにより減速制
御が行なわれて、線速度が予め定められた一定値に合せ
られる。

次に、単安定マルチバイブレータ８の動作期間中に単安
定モノマルチバイブレータ回路７がトリガされると、出
力信号Ｊがｌ′Ｈ″で出力信号工がｌ′Ｌ”となり、こ
れに伴なって増速指令と減速指令が同時に発せられた状
態となり、特に単安定マルチバイブレータ回路８の動作
時間を長く設定した場合に生ずることになる。この場合
には、出方信号Ｊがダイオード９ｃを介して接続点Ｘに
供給され町が、抵抗９ａ　、　９ｂを介してアースに引
き込まれるために出力信号には低下して減速優先となる
。これに対し、出力信号工がＩＨ″で出力信号Ｊが°’
Ｌ”の場合には、ダイオード９ｃが回シ込みを防止する
。

従って、このように構成された回路に於いては、ディス
クに記録される情報が３ビット以上１１ビット以下の連
続信号によってのみ表わされていることを利用し、再生
信号の連続部分が１２ビット時間以上でありことを検出
すると増速信号を送出し、連続部分が３ビット時間未満
である場合には減速信号を送出するものであるために、
従来の様に再生信号に含まれるデータの変動による影響
は全く受けないことになる。

なお、上記実施例に於いては、基準クロック信号Ｂを記
録信号のビットレートと一致させた場合について説明し
たが、カウンタとの関係に於いて再生信号Ａに於ける各
連続信号期間を測定出来るものであれば良く、例えば基
準クロック信号Ｂを８．６４３６ＭＨ２とした場合には
、カウンタ４の出カポ）Ｐ＋は計数値ｎが６に達した時
に出力信号Ｅを送出し、出カポ−）　Ｐ２は計数値ｎが
２４に達しだ時に出力信号Ｆを発生するように変更すれ
ば良いことになる。

以上説明したように、本発明によるディジタル・オーデ
ィオディスクプレーヤーの回転制御回路は、再生信号の
連続期間が予め定められている３ビソト期間未満の場合
には減速指令を行ない、再生信号の連続期間が予め定め
られている１１ビット期間を越える場合には増速指令を
発して線速度一定化の回転制御を行なうものである。よ
って、従来の様に再生信号のデータ変動に伴なう影響は
全く受けなくなり、これに伴なって線速度一定化のため
に行なわれるスピンドルモーターの回転制御が素早くか
つ安定に行なえる優れた効果を有する。

【図面の簡単な説明】

第ｉ図はディジタル・オーディオディスクの信号フォー
マットを示す図、゛第２図は本発明によるディジ、タル
・オーディオディスクの回転制御回路の一実施例を示す
回路図、第３図（ａ）〜（１）、第４図（ａ）〜（１）
は第２図に示す回路の各部動作波形図である。 １・・アンドゲート、２・・立ち下り検出回路、３・・
立ち上り検出回路、４・・・カウンタ、５・・ノリノブ
フロップ回路、６・・・ノアゲート、７，８・・・単安
定マルチバイブレータ回路、９・・・加算回路、１０・
・・ローパスフィルタ。 （ｆ）　　　ｌ　　　　”ピ 第３図 （９）　　Ｆ”Ｌ”−一一一一一一一一一一一一（ｈ）
　　Ｔ”Ｌ” 第４図

Claims (1)

【特許請求の範囲】
1. ピックアップから供給される再生信号の各連続期間に於
   ける基準クロック信号の数を計数するカウンタと、前記
   再生信号の立ち上りによりリセットされるとともに前記
   カウンタが記録時に於ける３ビット期間を計数した時に
   出力される信号によりセットされるフリップフロップ回
   路と、前記再生信号の連続期間終了時に於ける前記フリ
   ップフロップ回路のりセント状態を検出するゲート回路
   と、このゲート回路の出力によりトリガされて予め定め
   られた期間にわたって出力信号を断とする第１の単安定
   マルチバイブレータ回路と、前記カウンタが記録時に於
   ける１２ビット期間を計数した時に出力される信号によ
   りトリガされて予め定められた期間にわたって出力信号
   を発生する第２の単安定マルチバイブレータ回路と、前
   記第１、第２の単安定マルチバイブレータ回路の出力信
   号を加算して出力する加算回路と、この加算回路の出力
   信号を平滑して粗調整信号を送出するローパスフィルタ
   とを備えたことを特徴とするディジタル・オーディオデ
   ィスクプレーヤーの回転制御回路。