JPS59124065A - デイジタル・オ−デイオデイスクプレ−ヤ−の回転制御回路 - Google Patents
デイジタル・オ−デイオデイスクプレ−ヤ−の回転制御回路Info
- Publication number
- JPS59124065A JPS59124065A JP23263582A JP23263582A JPS59124065A JP S59124065 A JPS59124065 A JP S59124065A JP 23263582 A JP23263582 A JP 23263582A JP 23263582 A JP23263582 A JP 23263582A JP S59124065 A JPS59124065 A JP S59124065A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- reproduced
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はディジタル・オーディオディスクプレーヤーに
関し、特にディスクを線速度一定として回転させるため
に設けられているスピンドルモーターの回転制御回路に
関するものである。
関し、特にディスクを線速度一定として回転させるため
に設けられているスピンドルモーターの回転制御回路に
関するものである。
背景技術
ディジタル・オーディオディスクプレーヤーは、ディジ
タル化したオーディオ信号および同期信号を線速度一定
として光学的に高密度で記録したディスクを再生するも
のであシ、高忠実度の再生が得られる優れた特長を有し
ている。ここで、ディスク上に記録される信号フォーマ
ットは例えば第1図に示すように定められている。つま
シ、1フレームを一定数のビット(例えば588ビツト
)によって構成し、このフレームが連続して同一ディス
ク上に線速度一定として記録されている。そして、この
各フレームに於ける信号フォーマットは、同期部Aと情
報部Bとに区分されており、同期部Aは各フレームの冒
頭部に位置ずけられている。
タル化したオーディオ信号および同期信号を線速度一定
として光学的に高密度で記録したディスクを再生するも
のであシ、高忠実度の再生が得られる優れた特長を有し
ている。ここで、ディスク上に記録される信号フォーマ
ットは例えば第1図に示すように定められている。つま
シ、1フレームを一定数のビット(例えば588ビツト
)によって構成し、このフレームが連続して同一ディス
ク上に線速度一定として記録されている。そして、この
各フレームに於ける信号フォーマットは、同期部Aと情
報部Bとに区分されており、同期部Aは各フレームの冒
頭部に位置ずけられている。
また、同期部Aは第1図に示すように22ビツトによっ
て構成されており、最初の11ビツトが連続してnon
のときには続<11ピントが連続して°゛1”となり、
最初の11ビツトが連続して“1”のときには続<11
ビツトが連続して°゛O1′となるように設定されてい
る。そしてこの場合、最初の11ビツトはその前のフレ
ームの末尾ビットに対して逆になるように設定されてお
り、このようにして予め定められた単位ビット(11ピ
ント)で”0”または”1゛′が連なるフォーマットは
1フレーム中に於いてこの同期部Aのみに限定されてい
る。すなわち、情報部Bはいかなる場合であっても11
ビット単位の”Onまだは”1”が連なるフォーマット
が生じないように構成されている。また、情報部Bは無
信号時に於ける直流化を防止するために、常に3ビット
以上にわたって“1”信号またはlog信号が連続する
信号となっており、従って、情報部Bは3〈B≦11ピ
ットの範囲にわたってのみ連続する信号として表わされ
ることになる。
て構成されており、最初の11ビツトが連続してnon
のときには続<11ピントが連続して°゛1”となり、
最初の11ビツトが連続して“1”のときには続<11
ビツトが連続して°゛O1′となるように設定されてい
る。そしてこの場合、最初の11ビツトはその前のフレ
ームの末尾ビットに対して逆になるように設定されてお
り、このようにして予め定められた単位ビット(11ピ
ント)で”0”または”1゛′が連なるフォーマットは
1フレーム中に於いてこの同期部Aのみに限定されてい
る。すなわち、情報部Bはいかなる場合であっても11
ビット単位の”Onまだは”1”が連なるフォーマット
が生じないように構成されている。また、情報部Bは無
信号時に於ける直流化を防止するために、常に3ビット
以上にわたって“1”信号またはlog信号が連続する
信号となっており、従って、情報部Bは3〈B≦11ピ
ットの範囲にわたってのみ連続する信号として表わされ
ることになる。
このように構成されたデジタル・オーディオディスクは
、線速度一定としてディスク上のディジタル情報を光学
的に読み取って復調することにより、高忠実度の再生信
号が容易に得られるものである。
、線速度一定としてディスク上のディジタル情報を光学
的に読み取って復調することにより、高忠実度の再生信
号が容易に得られるものである。
この場合、高忠実度再生を行なう上で最も重要な事は、
再生時に於けるディスクの回転が正確に線速度一定とな
るように、ピックアップの位置に応じてスピンドルモー
ターの回転を制御することである。
再生時に於けるディスクの回転が正確に線速度一定とな
るように、ピックアップの位置に応じてスピンドルモー
ターの回転を制御することである。
ここで、スピンドルモーターの回転制御に於いては、粗
調整系と微調整系の2系列によってなされており、粗調
整系は再生信号のスペクトラムをF−V変換した信号を
用いて制御を行ない、微調整系は再生信号に含まれるデ
ータに同期して発生されるビットクロックと水晶精度の
基準クロックとの位相比較出力を用いて制御することと
により基準回転に対して±1係の範囲に微調している。
調整系と微調整系の2系列によってなされており、粗調
整系は再生信号のスペクトラムをF−V変換した信号を
用いて制御を行ない、微調整系は再生信号に含まれるデ
ータに同期して発生されるビットクロックと水晶精度の
基準クロックとの位相比較出力を用いて制御することと
により基準回転に対して±1係の範囲に微調している。
そして、このようにして発生された粗調整系および微調
整系の制御信号は、互いに加算された後にモーター駆動
回路に供給されてスピンドルモーターの制御を行なって
いる。そして、ディスクの内周を再生する場合と外周を
再生する場合に於けるスピンドルモーターの回転差は2
信−以上となり、これに伴なって制御範囲は極めて広い
ものとなっている。
整系の制御信号は、互いに加算された後にモーター駆動
回路に供給されてスピンドルモーターの制御を行なって
いる。そして、ディスクの内周を再生する場合と外周を
再生する場合に於けるスピンドルモーターの回転差は2
信−以上となり、これに伴なって制御範囲は極めて広い
ものとなっている。
しかしながら、上述した構成によるスピンドルモーター
の制御回路に於いては、ピックアップから供給される再
生信号のスペクトラムを利用してスピンドルモーターの
回転数を正常回転時の10係以内に合せるようにしてい
るが、再生信号に含まれるデータの内容によりスペクト
ラムが変動し、これに伴なって粗調量が素早く行なえな
い場合が生ずる。また、微調整系に於いて発生されるサ
ンプリングクロック信号は、再生信号に対して正確に同
期させるために位相ロックループ構成によるサンプリン
グクロック発生回路が用いられているが、このサンプリ
ングクロック発生回路の位相ロックループは正常回転時
に対して±10%の回転時に於ける再生信号に対しての
みしか同期が取れず、従って上述したように粗調整系が
不安定な場合にはサンプリングクロックの発生が行なえ
なくなってしまう等の種々問題を有している。
の制御回路に於いては、ピックアップから供給される再
生信号のスペクトラムを利用してスピンドルモーターの
回転数を正常回転時の10係以内に合せるようにしてい
るが、再生信号に含まれるデータの内容によりスペクト
ラムが変動し、これに伴なって粗調量が素早く行なえな
い場合が生ずる。また、微調整系に於いて発生されるサ
ンプリングクロック信号は、再生信号に対して正確に同
期させるために位相ロックループ構成によるサンプリン
グクロック発生回路が用いられているが、このサンプリ
ングクロック発生回路の位相ロックループは正常回転時
に対して±10%の回転時に於ける再生信号に対しての
みしか同期が取れず、従って上述したように粗調整系が
不安定な場合にはサンプリングクロックの発生が行なえ
なくなってしまう等の種々問題を有している。
発明の開示
従って、本発明による目的は、スピンドルモーターの回
転制御に於ける粗調整が素早くかつ安定に行なえるディ
ジタル・オーディオディスクプレーヤーの回転制御回路
を提供することである。
転制御に於ける粗調整が素早くかつ安定に行なえるディ
ジタル・オーディオディスクプレーヤーの回転制御回路
を提供することである。
このような目的を達成するために本発明は、ディジタル
オーディオディスクの再生信号フォーマットに於いては
、前述したように同一信号が連続する範囲を3ビット以
上で11ビツト以下と特定していることに着目し、再生
信号に同一信号の連続範囲が3ビット未満の信号が含ま
れている場合にはスピンドルモーターを加速制御し、同
一信号の連続範囲が12ビツト以上の信号が含まれてい
る場合にはスピンドルモーターを減速制御することによ
り粗調整制御を行なうものである。
オーディオディスクの再生信号フォーマットに於いては
、前述したように同一信号が連続する範囲を3ビット以
上で11ビツト以下と特定していることに着目し、再生
信号に同一信号の連続範囲が3ビット未満の信号が含ま
れている場合にはスピンドルモーターを加速制御し、同
一信号の連続範囲が12ビツト以上の信号が含まれてい
る場合にはスピンドルモーターを減速制御することによ
り粗調整制御を行なうものである。
従って、このように構成された粗調整系を有するディジ
タル・オーディオディスクプレーヤーの回転制御回路に
於いては、再生信号中のデータの内容に関係なくスピン
ドルモーターの回転数を粗調整することが出来るために
、回転数の粗調幣制に 御が正確かつ安定した状態で行なえることになる。
タル・オーディオディスクプレーヤーの回転制御回路に
於いては、再生信号中のデータの内容に関係なくスピン
ドルモーターの回転数を粗調整することが出来るために
、回転数の粗調幣制に 御が正確かつ安定した状態で行なえることになる。
△
また、本発明に於いては、粗調整制御によってスピンド
ルモーターの回転数を正常回転時の10%以内に素早く
合せることが出来るために、サンプリングクロック信号
を発生するサンプリングクロック発生回路を構成する位
相ロノクガープのかかりが良くなり、これに伴なってス
ピンドルモーターの回転が素早く安定化される等の種々
優れた効果を有する。
ルモーターの回転数を正常回転時の10%以内に素早く
合せることが出来るために、サンプリングクロック信号
を発生するサンプリングクロック発生回路を構成する位
相ロノクガープのかかりが良くなり、これに伴なってス
ピンドルモーターの回転が素早く安定化される等の種々
優れた効果を有する。
発明を実施するだめの最良な形態
第2図は本発明によるディジタル・オーディオディスク
プレーヤーの回転制御回路の一実施例を示す回路図であ
る。同図に於いて1はピックアップから供給される再生
信号(EFMデータ)の”H”期間に於いてのみ標準回
転時の再生信号に含まれる信号のビットレートに一致す
る基準クロック信号B(4,3218MHz )を出力
するアンドゲートである。2は再生入力信号Aの立ち下
りを検出する立ち下り検出回路、3は再生入力信号Aの
立ち上りを検出する立ち上り検出回路、4は5ビツト構
成によるカウンタであって、立ち下り検出回路2の出力
によりクリアされた後にアンドゲート1がら供給される
基準クロック信号B′を順次計数し、その計数値がn
= 3に達すると出カポ−)P+から出力を発生し、n
−12に達すると出カポ−) P2から出力を発生する
。5はカウンタ4の出力ポートP1から発生される出力
信号にょシセソトされるとともに、立ち上り検出回路3
の出力によりリセットされるフリップフロップ回路、6
は再生入力信号Aとフリップ70ング回路5のセント出
力信号が共に”L”である時に出力を発生するノアゲー
トであって、再生信号Aの連続部分が基準クロック信号
Bの3ビット長未満の場合に出力を発生する。
プレーヤーの回転制御回路の一実施例を示す回路図であ
る。同図に於いて1はピックアップから供給される再生
信号(EFMデータ)の”H”期間に於いてのみ標準回
転時の再生信号に含まれる信号のビットレートに一致す
る基準クロック信号B(4,3218MHz )を出力
するアンドゲートである。2は再生入力信号Aの立ち下
りを検出する立ち下り検出回路、3は再生入力信号Aの
立ち上りを検出する立ち上り検出回路、4は5ビツト構
成によるカウンタであって、立ち下り検出回路2の出力
によりクリアされた後にアンドゲート1がら供給される
基準クロック信号B′を順次計数し、その計数値がn
= 3に達すると出カポ−)P+から出力を発生し、n
−12に達すると出カポ−) P2から出力を発生する
。5はカウンタ4の出力ポートP1から発生される出力
信号にょシセソトされるとともに、立ち上り検出回路3
の出力によりリセットされるフリップフロップ回路、6
は再生入力信号Aとフリップ70ング回路5のセント出
力信号が共に”L”である時に出力を発生するノアゲー
トであって、再生信号Aの連続部分が基準クロック信号
Bの3ビット長未満の場合に出力を発生する。
7はノアゲート6の出力信号によりトリガされる単安定
マルチバイブレータ回路、8はカウンタ4の出力ポート
P2から発生される出力信号によりトリガされる単安定
マルチバイブレータ回路、9はMi[定マルチバイブレ
ータ回路7のリセット出力端可から発生される信号と単
安定マルチバイブレータ回路8のセット出力端から発生
される信号とを加算して出力する加算回路であって、単
安定マルチバイブレータ7の出力端とアース間に直列接
続された分圧用の抵抗9a、9bと、単安定モノマルチ
バイブレータ8の出力端と抵抗9a、9bの接続点Xと
の間に接続された回り込み防止用のダイオード9Cとに
よって構成されており、この接続点Xの電位を加算出力
としている。10は加算回路9の出力を平滑して粗調整
信号を送出するローパスフィルタである。
マルチバイブレータ回路、8はカウンタ4の出力ポート
P2から発生される出力信号によりトリガされる単安定
マルチバイブレータ回路、9はMi[定マルチバイブレ
ータ回路7のリセット出力端可から発生される信号と単
安定マルチバイブレータ回路8のセット出力端から発生
される信号とを加算して出力する加算回路であって、単
安定マルチバイブレータ7の出力端とアース間に直列接
続された分圧用の抵抗9a、9bと、単安定モノマルチ
バイブレータ8の出力端と抵抗9a、9bの接続点Xと
の間に接続された回り込み防止用のダイオード9Cとに
よって構成されており、この接続点Xの電位を加算出力
としている。10は加算回路9の出力を平滑して粗調整
信号を送出するローパスフィルタである。
このように構成された回路に於いて、再生動作がスター
トされると、まずピンクアップのフォーカス系が安定し
て信号が確実に読み取れるまでの期間に於いてクリア信
号OLSが供給されることにより、単安定マルチバイブ
レータ回路7かリセット状態となっている。この場合、
単安定マルチバイブレータ回路7は、リセット信号可を
出力として加算回路9に供給しているために、この加算
回路9は単安定マルチバイブレータ回路7の”H”出力
を抵抗9a、9bに於いて分割して出力する。そして、
この加算回路9の出力信号は、ローパスフィルタ10を
介して粗調整信号にとして送出され、図示しない微調整
系の信号と加算されることによりモータ制御信号として
図示しないスピンドルモーター、駆動回路に供給される
。そして、スピンドルモーターの回転が上昇するととも
に、上述したツメ−カス系が安定してピックアップから
再生信号Aが出力されると、クリア信号CLsが断とな
る。
トされると、まずピンクアップのフォーカス系が安定し
て信号が確実に読み取れるまでの期間に於いてクリア信
号OLSが供給されることにより、単安定マルチバイブ
レータ回路7かリセット状態となっている。この場合、
単安定マルチバイブレータ回路7は、リセット信号可を
出力として加算回路9に供給しているために、この加算
回路9は単安定マルチバイブレータ回路7の”H”出力
を抵抗9a、9bに於いて分割して出力する。そして、
この加算回路9の出力信号は、ローパスフィルタ10を
介して粗調整信号にとして送出され、図示しない微調整
系の信号と加算されることによりモータ制御信号として
図示しないスピンドルモーター、駆動回路に供給される
。そして、スピンドルモーターの回転が上昇するととも
に、上述したツメ−カス系が安定してピックアップから
再生信号Aが出力されると、クリア信号CLsが断とな
る。
次に、例えば第2図(a)に示す再生信号Aが供給され
ると、立ち上り検出回路3および立ち下り検出回路2は
再生信号Aの立ち上りおよび立ち下シを検出して第2図
(b)(C)に示す出力信号C,Dを発生しており、フ
リップフロップ回路5は出力信号Cによってリセットさ
れ、カウンタ4は出力信号りによってクリアされている
。
ると、立ち上り検出回路3および立ち下り検出回路2は
再生信号Aの立ち上りおよび立ち下シを検出して第2図
(b)(C)に示す出力信号C,Dを発生しており、フ
リップフロップ回路5は出力信号Cによってリセットさ
れ、カウンタ4は出力信号りによってクリアされている
。
一方、アンドゲート1は再生信号Aの”H”期間に於い
てのみ開となって、基準ビットレートの基準クロック信
号Bをカウンタ4に供給している。
てのみ開となって、基準ビットレートの基準クロック信
号Bをカウンタ4に供給している。
従って、カウンタ4はアンドゲート1から基準クロック
信号Bが供給されるとこれを順次計数し、この計数値n
がn=、3に達すると出カポ−)P+から出力信号Eを
発生し、n−12に達すると出カポ−) P2から出力
信号Fを発生する。そして、n−3に於いて出力信号E
が発生されると、フリップフロップ回路5がセントされ
るために、そのセット出力信号Gは第3図(d−)に時
点t2に於いてIIH″に反転する。ここで、スピンド
ルモーターの回転が遅い場合には、3〜11ビツトの範
囲の連続信号として特定されている記録信号は、第2図
(a)に示すように時間が伸びた信号として再生される
。この結・果、再生信号Aの”H”期間はすべて基準ク
ロック信号Bの3ビット期間以上となり、これに伴なっ
て再生信号AがnHlとなって基準クロック信号Bを3
ビツト計数する毎にカウンタ4がら出力信号Eが発生さ
れてフリップフロップ回路5がセットされる。そして、
このフリップフロップ回路5は次の再生信号Aが立ち上
る毎に立ち上り検出回路3から発生させる出力信号Cに
よってリセットされるものであるために、そのセット出
力信号Gは第3図(d)に示すよう羨再生信号Aの”L
°期間に於いてすべて”H“となる。この結果、再生信
号Aとフリップフロップ回路5のセント出力信号Gが共
に”L”となる条件を検出するノアゲート6の出力信号
Hは、第3図(e)に示すように″L″状態を続ける。
信号Bが供給されるとこれを順次計数し、この計数値n
がn=、3に達すると出カポ−)P+から出力信号Eを
発生し、n−12に達すると出カポ−) P2から出力
信号Fを発生する。そして、n−3に於いて出力信号E
が発生されると、フリップフロップ回路5がセントされ
るために、そのセット出力信号Gは第3図(d−)に時
点t2に於いてIIH″に反転する。ここで、スピンド
ルモーターの回転が遅い場合には、3〜11ビツトの範
囲の連続信号として特定されている記録信号は、第2図
(a)に示すように時間が伸びた信号として再生される
。この結・果、再生信号Aの”H”期間はすべて基準ク
ロック信号Bの3ビット期間以上となり、これに伴なっ
て再生信号AがnHlとなって基準クロック信号Bを3
ビツト計数する毎にカウンタ4がら出力信号Eが発生さ
れてフリップフロップ回路5がセットされる。そして、
このフリップフロップ回路5は次の再生信号Aが立ち上
る毎に立ち上り検出回路3から発生させる出力信号Cに
よってリセットされるものであるために、そのセット出
力信号Gは第3図(d)に示すよう羨再生信号Aの”L
°期間に於いてすべて”H“となる。この結果、再生信
号Aとフリップフロップ回路5のセント出力信号Gが共
に”L”となる条件を検出するノアゲート6の出力信号
Hは、第3図(e)に示すように″L″状態を続ける。
つまり、このノアゲート6の出力信号Hが“L″状態あ
ることは、再生信号Aの°H”期間がすべて基準クロッ
ク信号Bの3ビット期間以上であることを示している。
ることは、再生信号Aの°H”期間がすべて基準クロッ
ク信号Bの3ビット期間以上であることを示している。
そして、再生信号Aの”H“期間がすべて基準クロック
信号Bの3ビット期間であることは、スピンドルモータ
ーの回転数が予め定められた線速度を越えていないこと
になる。
信号Bの3ビット期間であることは、スピンドルモータ
ーの回転数が予め定められた線速度を越えていないこと
になる。
このように、ノアゲート6の出力信号Hが”L”状態を
続けると、単安定マルチバイブレータ回路7はリセット
状態を続けてその出方信号工は第2図(f)に示すよう
に1H″状態を続ける。
続けると、単安定マルチバイブレータ回路7はリセット
状態を続けてその出方信号工は第2図(f)に示すよう
に1H″状態を続ける。
ここで、スピンドルモーターの回転が遅い場合には、最
大11ビツトにわたる信号として記録されている情報が
第2図(a)に時点t1%t4間で示すように伸びて再
生されることになる。この結果、カウンタ4は時点t3
に於いてその計数値nが12に達することになり、これ
に伴なって出方ポートP2から出力信号Fが第2図(g
)に示すように発生される。出力信号Fが発生されると
、単安定マルチバイブレータ回路8がトリガされてその
セット出力端Qから予め定められた時1間T1にわたっ
てHnとなる出力信号Jが第3図(k)に示すように発
生される。この場合、単安定マルチバイブレータ8の設
定時間T、は、再生信号Aの1ビット時間以上であれば
良く、制御感度との関係に於いて任意に設定されるもの
である。従って、時間tlマでの期間に於いては、単安
定マルチバイブレータ回路7の出力信号工がflH”で
単安定マルチパイプレーク回路8の出力信号Jが“L”
となっているために、出″力信号■のみが加算回路9に
供給されることになる。この結果、加算回路9は出力信
号■を抵抗9a、9bによって分圧し、この分圧値vl
を第2図(i)に示すように出力信号にとして出力する
。そして、時間t3に達すると、単安定マルチバイブレ
ータ回路8の出力信号Jが増速指令信号として加算回路
9に供給される。加算回路9に於いては、出力信号Jが
ダイオード9Cを介して接続点Xに供給されるために、
加算出力信号には第3図(1)に時点t3〜t5間で示
すよ・うにその電圧値■2に上昇する。
大11ビツトにわたる信号として記録されている情報が
第2図(a)に時点t1%t4間で示すように伸びて再
生されることになる。この結果、カウンタ4は時点t3
に於いてその計数値nが12に達することになり、これ
に伴なって出方ポートP2から出力信号Fが第2図(g
)に示すように発生される。出力信号Fが発生されると
、単安定マルチバイブレータ回路8がトリガされてその
セット出力端Qから予め定められた時1間T1にわたっ
てHnとなる出力信号Jが第3図(k)に示すように発
生される。この場合、単安定マルチバイブレータ8の設
定時間T、は、再生信号Aの1ビット時間以上であれば
良く、制御感度との関係に於いて任意に設定されるもの
である。従って、時間tlマでの期間に於いては、単安
定マルチバイブレータ回路7の出力信号工がflH”で
単安定マルチパイプレーク回路8の出力信号Jが“L”
となっているために、出″力信号■のみが加算回路9に
供給されることになる。この結果、加算回路9は出力信
号■を抵抗9a、9bによって分圧し、この分圧値vl
を第2図(i)に示すように出力信号にとして出力する
。そして、時間t3に達すると、単安定マルチバイブレ
ータ回路8の出力信号Jが増速指令信号として加算回路
9に供給される。加算回路9に於いては、出力信号Jが
ダイオード9Cを介して接続点Xに供給されるために、
加算出力信号には第3図(1)に時点t3〜t5間で示
すよ・うにその電圧値■2に上昇する。
このような動作を12ビット期間以上にわたって連続す
る再生信号Aが供給されるごとに実行することにより、
その都度加算回路9の出力信号が上昇して増速指令を発
することとなる。加算回路9の出力信号には、ローパス
フィルタ10に於いて平滑されることによシ粗調整信号
りとして発生されて図示しないスピンドルモーター駆動
回路に供給されることにより増速制御が行なわれる。そ
して、再生信号Aに12ビット期間以上にわたって連続
する部分が無くなると、単安定マルチバイブレータ8は
トリガされなくなるために、加算回路9は単安定マルチ
バイブレータ7の出力信号工のみを取シ込んで電圧値v
lの出力信号Kを送出する通常動作に復旧する。
る再生信号Aが供給されるごとに実行することにより、
その都度加算回路9の出力信号が上昇して増速指令を発
することとなる。加算回路9の出力信号には、ローパス
フィルタ10に於いて平滑されることによシ粗調整信号
りとして発生されて図示しないスピンドルモーター駆動
回路に供給されることにより増速制御が行なわれる。そ
して、再生信号Aに12ビット期間以上にわたって連続
する部分が無くなると、単安定マルチバイブレータ8は
トリガされなくなるために、加算回路9は単安定マルチ
バイブレータ7の出力信号工のみを取シ込んで電圧値v
lの出力信号Kを送出する通常動作に復旧する。
次に、ディスクの線速度が早くなると、線速度が増加し
て、第4図(a)に時点tl−t2間で示すように、再
生信号Aに3ビット期間未満の連続部分が生じてしまう
。この結果、カウンタ4からは時点t1〜t2間に於い
て出力信号Eが発生されなくなり、出力信号Eは時点t
3から発生される次の再生信号の発生期間に於いて基準
クロック信号Bを3クロツク計数する時点t4に於いて
発生される。
て、第4図(a)に時点tl−t2間で示すように、再
生信号Aに3ビット期間未満の連続部分が生じてしまう
。この結果、カウンタ4からは時点t1〜t2間に於い
て出力信号Eが発生されなくなり、出力信号Eは時点t
3から発生される次の再生信号の発生期間に於いて基準
クロック信号Bを3クロツク計数する時点t4に於いて
発生される。
従って、フリップフロップ回路5は少なくとも時点t1
〜t、lの期間に於いてリセット状態を示すことになり
、この期間に於いてセット出力端Qから発生される出力
信号Gが第4図(d)に示すように”L”となる。この
結果、ノアゲート6の出力信号Hが第4図(e)に示す
ように、再生信号Aの3ピント未満の期間の終了時から
次のllH′′信号が発生されるまでのIL”期間、つ
まり時点t2〜t3間に於いて“H″になる。出力信号
Hが’H”になると、単安定モノマルチバイブレータ回
路7がトリガされ、第4図(f)に示すように予め定め
られた時間T2にわたって出力信号工が”L”となって
減速指令が発せられる。この場合、単安定マルチバイブ
レータ回路7の動作時間T2は、再生信号Aの1ビット
時間以上であれば良く、その長さは必要とする制御感度
との関係に於いて任意に設定される。
〜t、lの期間に於いてリセット状態を示すことになり
、この期間に於いてセット出力端Qから発生される出力
信号Gが第4図(d)に示すように”L”となる。この
結果、ノアゲート6の出力信号Hが第4図(e)に示す
ように、再生信号Aの3ピント未満の期間の終了時から
次のllH′′信号が発生されるまでのIL”期間、つ
まり時点t2〜t3間に於いて“H″になる。出力信号
Hが’H”になると、単安定モノマルチバイブレータ回
路7がトリガされ、第4図(f)に示すように予め定め
られた時間T2にわたって出力信号工が”L”となって
減速指令が発せられる。この場合、単安定マルチバイブ
レータ回路7の動作時間T2は、再生信号Aの1ビット
時間以上であれば良く、その長さは必要とする制御感度
との関係に於いて任意に設定される。
一方、ディスクの線速度が上述した様に早い状態に於い
てか、再生信号Aがすべて短縮された状態で再生されて
いるために、カウンタ4の計数値nは12に達すること
が出来ず、これに伴なって出カポ−)P2から発生され
る出力信号Fは第4図(ロ))に示すように”L”状態
を続けている。従って、出−力信号Fによってトリガさ
れる単安定マルチバイブレータ回路8の出力信号Jも第
4図但)に示すように1Ln状態を続けることになる。
てか、再生信号Aがすべて短縮された状態で再生されて
いるために、カウンタ4の計数値nは12に達すること
が出来ず、これに伴なって出カポ−)P2から発生され
る出力信号Fは第4図(ロ))に示すように”L”状態
を続けている。従って、出−力信号Fによってトリガさ
れる単安定マルチバイブレータ回路8の出力信号Jも第
4図但)に示すように1Ln状態を続けることになる。
この結果、加算回路9は両出力信号工、Jが時点t2〜
t5間に於いてIIL”となることから、その加算出力
信号にも第4図(1)に示すように電圧値voに低下し
て減速指令を発することになる。そして、この加算回路
9の出力信号には、ローパスフィルタ1oに於いて平滑
されることにより、粗調整信号りとして図示しないスピ
ンドルモーター駆動回路に供給されることにより減速制
御が行なわれて、線速度が予め定められた一定値に合せ
られる。
t5間に於いてIIL”となることから、その加算出力
信号にも第4図(1)に示すように電圧値voに低下し
て減速指令を発することになる。そして、この加算回路
9の出力信号には、ローパスフィルタ1oに於いて平滑
されることにより、粗調整信号りとして図示しないスピ
ンドルモーター駆動回路に供給されることにより減速制
御が行なわれて、線速度が予め定められた一定値に合せ
られる。
次に、単安定マルチバイブレータ8の動作期間中に単安
定モノマルチバイブレータ回路7がトリガされると、出
力信号Jがl′H″で出力信号工がl′L”となり、こ
れに伴なって増速指令と減速指令が同時に発せられた状
態となり、特に単安定マルチバイブレータ回路8の動作
時間を長く設定した場合に生ずることになる。この場合
には、出方信号Jがダイオード9cを介して接続点Xに
供給され町が、抵抗9a 、 9bを介してアースに引
き込まれるために出力信号には低下して減速優先となる
。これに対し、出力信号工がIH″で出力信号Jが°’
L”の場合には、ダイオード9cが回シ込みを防止する
。
定モノマルチバイブレータ回路7がトリガされると、出
力信号Jがl′H″で出力信号工がl′L”となり、こ
れに伴なって増速指令と減速指令が同時に発せられた状
態となり、特に単安定マルチバイブレータ回路8の動作
時間を長く設定した場合に生ずることになる。この場合
には、出方信号Jがダイオード9cを介して接続点Xに
供給され町が、抵抗9a 、 9bを介してアースに引
き込まれるために出力信号には低下して減速優先となる
。これに対し、出力信号工がIH″で出力信号Jが°’
L”の場合には、ダイオード9cが回シ込みを防止する
。
従って、このように構成された回路に於いては、ディス
クに記録される情報が3ビット以上11ビット以下の連
続信号によってのみ表わされていることを利用し、再生
信号の連続部分が12ビット時間以上でありことを検出
すると増速信号を送出し、連続部分が3ビット時間未満
である場合には減速信号を送出するものであるために、
従来の様に再生信号に含まれるデータの変動による影響
は全く受けないことになる。
クに記録される情報が3ビット以上11ビット以下の連
続信号によってのみ表わされていることを利用し、再生
信号の連続部分が12ビット時間以上でありことを検出
すると増速信号を送出し、連続部分が3ビット時間未満
である場合には減速信号を送出するものであるために、
従来の様に再生信号に含まれるデータの変動による影響
は全く受けないことになる。
なお、上記実施例に於いては、基準クロック信号Bを記
録信号のビットレートと一致させた場合について説明し
たが、カウンタとの関係に於いて再生信号Aに於ける各
連続信号期間を測定出来るものであれば良く、例えば基
準クロック信号Bを8.6436MH2とした場合には
、カウンタ4の出カポ)P+は計数値nが6に達した時
に出力信号Eを送出し、出カポ−) P2は計数値nが
24に達しだ時に出力信号Fを発生するように変更すれ
ば良いことになる。
録信号のビットレートと一致させた場合について説明し
たが、カウンタとの関係に於いて再生信号Aに於ける各
連続信号期間を測定出来るものであれば良く、例えば基
準クロック信号Bを8.6436MH2とした場合には
、カウンタ4の出カポ)P+は計数値nが6に達した時
に出力信号Eを送出し、出カポ−) P2は計数値nが
24に達しだ時に出力信号Fを発生するように変更すれ
ば良いことになる。
以上説明したように、本発明によるディジタル・オーデ
ィオディスクプレーヤーの回転制御回路は、再生信号の
連続期間が予め定められている3ビソト期間未満の場合
には減速指令を行ない、再生信号の連続期間が予め定め
られている11ビット期間を越える場合には増速指令を
発して線速度一定化の回転制御を行なうものである。よ
って、従来の様に再生信号のデータ変動に伴なう影響は
全く受けなくなり、これに伴なって線速度一定化のため
に行なわれるスピンドルモーターの回転制御が素早くか
つ安定に行なえる優れた効果を有する。
ィオディスクプレーヤーの回転制御回路は、再生信号の
連続期間が予め定められている3ビソト期間未満の場合
には減速指令を行ない、再生信号の連続期間が予め定め
られている11ビット期間を越える場合には増速指令を
発して線速度一定化の回転制御を行なうものである。よ
って、従来の様に再生信号のデータ変動に伴なう影響は
全く受けなくなり、これに伴なって線速度一定化のため
に行なわれるスピンドルモーターの回転制御が素早くか
つ安定に行なえる優れた効果を有する。
第i図はディジタル・オーディオディスクの信号フォー
マットを示す図、゛第2図は本発明によるディジ、タル
・オーディオディスクの回転制御回路の一実施例を示す
回路図、第3図(a)〜(1)、第4図(a)〜(1)
は第2図に示す回路の各部動作波形図である。 1・・アンドゲート、2・・立ち下り検出回路、3・・
立ち上り検出回路、4・・・カウンタ、5・・ノリノブ
フロップ回路、6・・・ノアゲート、7,8・・・単安
定マルチバイブレータ回路、9・・・加算回路、10・
・・ローパスフィルタ。 (f) l ”ピ 第3図 (9) F”L”−一一一一一一一一一一一一(h)
T”L” 第4図
マットを示す図、゛第2図は本発明によるディジ、タル
・オーディオディスクの回転制御回路の一実施例を示す
回路図、第3図(a)〜(1)、第4図(a)〜(1)
は第2図に示す回路の各部動作波形図である。 1・・アンドゲート、2・・立ち下り検出回路、3・・
立ち上り検出回路、4・・・カウンタ、5・・ノリノブ
フロップ回路、6・・・ノアゲート、7,8・・・単安
定マルチバイブレータ回路、9・・・加算回路、10・
・・ローパスフィルタ。 (f) l ”ピ 第3図 (9) F”L”−一一一一一一一一一一一一(h)
T”L” 第4図
Claims (1)
- ピックアップから供給される再生信号の各連続期間に於
ける基準クロック信号の数を計数するカウンタと、前記
再生信号の立ち上りによりリセットされるとともに前記
カウンタが記録時に於ける3ビット期間を計数した時に
出力される信号によりセットされるフリップフロップ回
路と、前記再生信号の連続期間終了時に於ける前記フリ
ップフロップ回路のりセント状態を検出するゲート回路
と、このゲート回路の出力によりトリガされて予め定め
られた期間にわたって出力信号を断とする第1の単安定
マルチバイブレータ回路と、前記カウンタが記録時に於
ける12ビット期間を計数した時に出力される信号によ
りトリガされて予め定められた期間にわたって出力信号
を発生する第2の単安定マルチバイブレータ回路と、前
記第1、第2の単安定マルチバイブレータ回路の出力信
号を加算して出力する加算回路と、この加算回路の出力
信号を平滑して粗調整信号を送出するローパスフィルタ
とを備えたことを特徴とするディジタル・オーディオデ
ィスクプレーヤーの回転制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23263582A JPS59124065A (ja) | 1982-12-29 | 1982-12-29 | デイジタル・オ−デイオデイスクプレ−ヤ−の回転制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23263582A JPS59124065A (ja) | 1982-12-29 | 1982-12-29 | デイジタル・オ−デイオデイスクプレ−ヤ−の回転制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59124065A true JPS59124065A (ja) | 1984-07-18 |
Family
ID=16942387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23263582A Pending JPS59124065A (ja) | 1982-12-29 | 1982-12-29 | デイジタル・オ−デイオデイスクプレ−ヤ−の回転制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59124065A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02302963A (ja) * | 1989-05-17 | 1990-12-14 | Matsushita Electric Ind Co Ltd | 情報再生装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57169681A (en) * | 1981-04-13 | 1982-10-19 | Sony Corp | Detecting circuit for inversion intervals of signal |
JPS57198579A (en) * | 1981-05-29 | 1982-12-06 | Sony Corp | Disc reproducing device |
-
1982
- 1982-12-29 JP JP23263582A patent/JPS59124065A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57169681A (en) * | 1981-04-13 | 1982-10-19 | Sony Corp | Detecting circuit for inversion intervals of signal |
JPS57198579A (en) * | 1981-05-29 | 1982-12-06 | Sony Corp | Disc reproducing device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02302963A (ja) * | 1989-05-17 | 1990-12-14 | Matsushita Electric Ind Co Ltd | 情報再生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0049136B1 (en) | Rotational speed controlling apparatus for recording disc | |
JP3367807B2 (ja) | 光ディスク再生装置 | |
US5170386A (en) | Spindle servo circuit for driving a data storage disk having CLV type recording format | |
JPS6235179B2 (ja) | ||
US4961116A (en) | Method of, and apparatus for, facilitating sychronization of recorded audio and video information | |
JP2542097B2 (ja) | クロック生成用pll回路を含む読取線速度可変型ディスク記録情報再生装置 | |
US5086421A (en) | Disk playing apparatus having a compensation characteristic variable with velocity information | |
EP0328828A2 (en) | Spindle servo unit for disk playing device | |
JPS59186178A (ja) | Clvデイスクのランダムアクセス装置 | |
JPS59124065A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ−の回転制御回路 | |
JP3462328B2 (ja) | 光ディスクプレーヤのスピンドルサーボ装置 | |
JPS59111423A (ja) | 同期信号再生用pll回路の保護装置 | |
JPH0132588B2 (ja) | ||
JPH06231467A (ja) | 光ディスク再生装置 | |
JP4063791B2 (ja) | 光ディスク再生装置 | |
EP0992037A2 (en) | Apparatus for reproducing information from a record carrier | |
JP2991262B2 (ja) | 磁気記録再生装置 | |
JPS5823361A (ja) | デイジタル・オ−デイオデイスクの回転サ−ボ信号取出し回路 | |
JPS59186110A (ja) | デジタルデ−タ生成装置 | |
JPS6258067B2 (ja) | ||
KR0130485B1 (ko) | Dat의 고속선곡 방법 및 장치 | |
JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
KR0176652B1 (ko) | 다종 광디스크 회전 제어장치 | |
JPS63285765A (ja) | デイスク回転速度制御装置 | |
JPH028385B2 (ja) |