JPS59122207A - 電流源 - Google Patents
電流源Info
- Publication number
- JPS59122207A JPS59122207A JP58235977A JP23597783A JPS59122207A JP S59122207 A JPS59122207 A JP S59122207A JP 58235977 A JP58235977 A JP 58235977A JP 23597783 A JP23597783 A JP 23597783A JP S59122207 A JPS59122207 A JP S59122207A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- supply voltage
- voltage terminal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
発明の分野
本発明は、一般に電流源（二関゛し、更に具体的には、
高いインピーダンスを維持しながら発振を補償するよう
（二接続された比較的小さなコンデンサと抵抗を有する
電流源に関する。
高いインピーダンスを維持しながら発振を補償するよう
（二接続された比較的小さなコンデンサと抵抗を有する
電流源に関する。
背景技術
既知電流源の幾つかはバイアス電圧（：接続されたベー
スを有し、供給電圧の間に結合されたコレクタとエミッ
タを有する第１のＮＰＮ ）ランジスタからなる。第２
のＮＰＮ ）ランジスタは第１のトランジスタのコレク
タに接続されたベースと供給電圧の間に結合されたコレ
クタとエミッタとを有する。ＰＮＰ ）ランジスタは供
給電圧の１つと第１及び第２のトランジスタのコレクタ
との間（＝結合されて該トランジスタに゛電流を供給す
る。
スを有し、供給電圧の間に結合されたコレクタとエミッ
タを有する第１のＮＰＮ ）ランジスタからなる。第２
のＮＰＮ ）ランジスタは第１のトランジスタのコレク
タに接続されたベースと供給電圧の間に結合されたコレ
クタとエミッタとを有する。ＰＮＰ ）ランジスタは供
給電圧の１つと第１及び第２のトランジスタのコレクタ
との間（＝結合されて該トランジスタに゛電流を供給す
る。
第１及び第２のＮＰＮトランジスタとＰＮＰ ）ランジ
スタを含む帰還ループは電流出力に現われる発振を惹起
する。回路を安定化させる１つの良く用いられた方法は
第１トランジスタのベースと接地との間に比較的大きな
コンデンサ、すなわち１００ピコフアラドを結合するこ
と（二より与えられた。
スタを含む帰還ループは電流出力に現われる発振を惹起
する。回路を安定化させる１つの良く用いられた方法は
第１トランジスタのベースと接地との間に比較的大きな
コンデンサ、すなわち１００ピコフアラドを結合するこ
と（二より与えられた。
池の補償法は第１トランジスタのベースとコレクタヲ結
合し、これによりトランジスタのベースにミラー増倍キ
ャパシタンスを与えることにより得られた。
合し、これによりトランジスタのベースにミラー増倍キ
ャパシタンスを与えることにより得られた。
しかしながら、第２トランジスタのエミッタが接地され
たため、第１トランジスタのコレクタ（二おけるインピ
ーダンスはそれ程高くはなく、又、利得が非常（二低い
ので生成された極の周波数は十分には低くなかった。
たため、第１トランジスタのコレクタ（二おけるインピ
ーダンスはそれ程高くはなく、又、利得が非常（二低い
ので生成された極の周波数は十分には低くなかった。
従って、第１ トランジスタのコレクタにおける高イン
ピーダンスを通してミラー増倍効果を与えてオンチップ
コンデンサの面積消費が低減される電流源回路が必要と
なる。
ピーダンスを通してミラー増倍効果を与えてオンチップ
コンデンサの面積消費が低減される電流源回路が必要と
なる。
発明の要約
以上より、本発明の目的は改良された電流源を与えるこ
とにある。
とにある。
本発明の池の目的は実質的に面積消費がイへ減された発
振補償コンデンサを有する電流源を与えることにある。
振補償コンデンサを有する電流源を与えることにある。
本発明の更に曲の目的はミラーコンデンサにより生成さ
れる極の他に得られるゼロを有する電流源を与えること
にある。
れる極の他に得られるゼロを有する電流源を与えること
にある。
本発明の上記の目的及び他の目的を１つの形で実施する
に際して第１及び第２のＮＰＮ ）ランジスタを有する
改良された電流源回路が与えられる。第１トランジスタ
のベースにバイアス装置を接続し、回路の出力電流カ＼
゛決定される。第２トランジスタのベースは第１）ラン
ジスタのコレクタ（二結合される。第１トランジスタの
ベースと第２トランジスタのエミッタとの間に周波数補
償コンデンサが結合され、第２トランジスタのエミッタ
は更に抵抗体により接地に結合される。この配列はこれ
により作られた極の他にゼロを供給してミラー増倍効果
を維持する。抵抗体は第１トランジスタのコレクタ（１
高インピーダンスを惹起し、より高い一段あたりの利得
を与え、従ってミラーキャパシタンス値が増加する。
に際して第１及び第２のＮＰＮ ）ランジスタを有する
改良された電流源回路が与えられる。第１トランジスタ
のベースにバイアス装置を接続し、回路の出力電流カ＼
゛決定される。第２トランジスタのベースは第１）ラン
ジスタのコレクタ（二結合される。第１トランジスタの
ベースと第２トランジスタのエミッタとの間に周波数補
償コンデンサが結合され、第２トランジスタのエミッタ
は更に抵抗体により接地に結合される。この配列はこれ
により作られた極の他にゼロを供給してミラー増倍効果
を維持する。抵抗体は第１トランジスタのコレクタ（１
高インピーダンスを惹起し、より高い一段あたりの利得
を与え、従ってミラーキャパシタンス値が増加する。
本発明の上記の目的及び他の目的２％徴、及び利点は添
付図面と共に与えられる以下の詳細な説明からより十分
（二理解されるであろう。
付図面と共に与えられる以下の詳細な説明からより十分
（二理解されるであろう。
図面かられかるように、ディスクリート素子と共に集積
回路の形での製造（二連した電流源回路１０が示される
。電流源ＰＮＰ ）ランジスタ１２ 、１４ 。
回路の形での製造（二連した電流源回路１０が示される
。電流源ＰＮＰ ）ランジスタ１２ 、１４ 。
１＜Ｓ 、 １８はそれぞれ抵抗体２２．２４．２６
、２８ ＋二より電圧端子に結合されたエミッタと、相
互接続されたベースとを有する。トランジスタ１２のコ
レクタは回路１０のための出力としての電流Ｉを供給す
る。
、２８ ＋二より電圧端子に結合されたエミッタと、相
互接続されたベースとを有する。トランジスタ１２のコ
レクタは回路１０のための出力としての電流Ｉを供給す
る。
トランジスタ１４のコレクタはノード３０に結合され、
該ノードはダイオード３２のアイード及びトランジスタ
６４のベースに接続される。抵抗体６６は電圧端子３８
とダイオード５２のカソードとの間（二結合される１抵
抗体４０はノード３０と電圧端子ろ８との間に結合され
、該端子は、例えば、接地される。トランジスタ１４と
抵抗体２４は抵抗体６６゜４０及びダイオード３２（二
室流Ｉを与え、該ダ・イオードはトランジスタろ４のバ
イアスを与える。
該ノードはダイオード３２のアイード及びトランジスタ
６４のベースに接続される。抵抗体６６は電圧端子３８
とダイオード５２のカソードとの間（二結合される１抵
抗体４０はノード３０と電圧端子ろ８との間に結合され
、該端子は、例えば、接地される。トランジスタ１４と
抵抗体２４は抵抗体６６゜４０及びダイオード３２（二
室流Ｉを与え、該ダ・イオードはトランジスタろ４のバ
イアスを与える。
トランジスタ６４はトランジスタ１６のコレクタに接続
されたコレクタと電圧端子６Ｂ（＝接続されたエミッタ
とを有する。トランジスタ４２はトランジスタ１８のコ
レクタとベースとに接続されたコレクタ及びトランジス
タ５４のコレクタに接続されたベースとを有する。トラ
ンジスタ４２のエミッタは抵抗体４４により電圧端子３
８に結合される。コンデンサ４６はトランジスタ′５４
のベースとトランジスタ４２のエミッタとの間に結合さ
れる。
されたコレクタと電圧端子６Ｂ（＝接続されたエミッタ
とを有する。トランジスタ４２はトランジスタ１８のコ
レクタとベースとに接続されたコレクタ及びトランジス
タ５４のコレクタに接続されたベースとを有する。トラ
ンジスタ４２のエミッタは抵抗体４４により電圧端子３
８に結合される。コンデンサ４６はトランジスタ′５４
のベースとトランジスタ４２のエミッタとの間に結合さ
れる。
既知電流源回路においては、コンデンサ４６はトランジ
スタ５４のベースとコレクタとの間に結合され、これ（
二よりミラー増倍効果の利点が得られ、又、トランジス
タ４２のエミッタは直接接地に接続された。トランジス
タ４２のエミッタを接地することζ二よ１）、トランジ
スタ６４のコレクタはそれ程高くはならなかった。従っ
て、ミラー増倍キャパシタンスは小さく、これζ二より
周波数的に十分小さくない極が与えられた。
スタ５４のベースとコレクタとの間に結合され、これ（
二よりミラー増倍効果の利点が得られ、又、トランジス
タ４２のエミッタは直接接地に接続された。トランジス
タ４２のエミッタを接地することζ二よ１）、トランジ
スタ６４のコレクタはそれ程高くはならなかった。従っ
て、ミラー増倍キャパシタンスは小さく、これζ二より
周波数的に十分小さくない極が与えられた。
トランジスタ６４のベースとトランジスタ４２のエミッ
タとの間にコンデンサ４６を結合することにより、トラ
ンジスタ３４のコレクタ及びトランジスタ４２のエミッ
タにおける位相関係はほぼ同じになる。抵抗体４４を付
加するとトランジスタ３４のコレクタにおけるインピー
ダンスははるかに大きくなり、その電圧利得が増加する
。トランジスタ４２のベース対エミッタ接合前後の電圧
利得は１であり、従ってミラー増倍効果が維持される。
タとの間にコンデンサ４６を結合することにより、トラ
ンジスタ３４のコレクタ及びトランジスタ４２のエミッ
タにおける位相関係はほぼ同じになる。抵抗体４４を付
加するとトランジスタ３４のコレクタにおけるインピー
ダンスははるかに大きくなり、その電圧利得が増加する
。トランジスタ４２のベース対エミッタ接合前後の電圧
利得は１であり、従ってミラー増倍効果が維持される。
更に、数（二より粗く決められる。このゼロを適切に選
択することにより、２つの低周波数極の１つの効果が相
殺され、従って実質的に単一極の応答を有するシステム
が生成される。
択することにより、２つの低周波数極の１つの効果が相
殺され、従って実質的に単一極の応答を有するシステム
が生成される。
以上により、実質的に低減された面積消費を必要とする
周波数補償コンデンサを有する改良された電流源回路が
与えられる。コンデンサから得られる極（−加えてゼロ
が生成される一方高インピーダンスが維持される。
周波数補償コンデンサを有する改良された電流源回路が
与えられる。コンデンサから得られる極（−加えてゼロ
が生成される一方高インピーダンスが維持される。
図は本発明の電流源回路の概略図である。。
１０・・・電流源回路
１２ 、１４ 、１６・・・電流源ＰＮＰ ）ランジス
タ２２ 、２４ 、２６ 、２８ 、３６．４０ 、４
４・・・抵抗体Ｉ・・・電流 １８．３４，４２・・・トランジスタ ３２・・・ダイオード ３０・・・ノード ３８・・・電圧端子 ４６・・・コンデンサ 特許出願人 モトローラ・インコーボレーテニ代理人
弁理士 玉蟲久
タ２２ 、２４ 、２６ 、２８ 、３６．４０ 、４
４・・・抵抗体Ｉ・・・電流 １８．３４，４２・・・トランジスタ ３２・・・ダイオード ３０・・・ノード ３８・・・電圧端子 ４６・・・コンデンサ 特許出願人 モトローラ・インコーボレーテニ代理人
弁理士 玉蟲久
Claims (2)
- （１） 第１の供給電圧端子と第２の供給電圧端子と
を有する電流源にして、 該第１及び第２の供給電圧端子に結合され、バイアス電
圧を設定するバイアス装置と、制御電極を該装置に結合
させ、第１電流導通電極を前記第１の供給電圧端子に結
合させ、第２電流導通電極を前記第２の供給電圧端子に
結合させた第１トランジスタと、 制御電極を前記第１ トランジスタの前記第１電流導通
電極に結合させ、第１電流導通電極を、前記第１の供給
電圧端子（−結合させた第２トランジスタと、 前記第１トランジスタの前記制御電極と前記第２トラン
ジスタの第２制御電極との間に結合されたコンデンサと
、 前記第２トランジスタの前記第２電流導通電極と前記第
２供給電圧端子との間（二結合された第１の抵抗装置、 とからなる電流源回路。 - （２） 前記のバイアス装置は、 前記第１トランジスタの前記制御電極と前記第２の供給
電圧端子との間に結合された第２の抵抗装置と、 前記第２の抵抗装置と前記第１の供給電圧端子との間に
結合されバイアス電流を前記第２の抵抗装置に供給する
第５トランジスタと、前記第１の供給電圧端子と前記第
３トランジスタに結合され前記バイアス電流にほぼ類似
した出力電流を与える第４トランジスタとからなる特許
請求の範囲第１項に記載の電流源回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US453329 | 1982-12-27 | ||
| US06/453,329 US4500831A (en) | 1982-12-27 | 1982-12-27 | Current source |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122207A true JPS59122207A (ja) | 1984-07-14 |
Family
ID=23800129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58235977A Pending JPS59122207A (ja) | 1982-12-27 | 1983-12-14 | 電流源 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4500831A (ja) |
| EP (1) | EP0115003A1 (ja) |
| JP (1) | JPS59122207A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60191508A (ja) * | 1984-03-13 | 1985-09-30 | Matsushita Electric Ind Co Ltd | 電流発生装置 |
| JPS63104505A (ja) * | 1986-10-21 | 1988-05-10 | Nec Corp | 電圧伝達回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4739246A (en) * | 1987-06-01 | 1988-04-19 | Gte Communication Systems Corporation | Current reference for feedback current source |
| US4853610A (en) * | 1988-12-05 | 1989-08-01 | Harris Semiconductor Patents, Inc. | Precision temperature-stable current sources/sinks |
| US5168209A (en) * | 1991-06-14 | 1992-12-01 | Texas Instruments Incorporated | AC stabilization using a low frequency zero created by a small internal capacitor, such as in a low drop-out voltage regulator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3783308A (en) * | 1972-06-19 | 1974-01-01 | Texas Instruments Inc | Flip-flop element |
| US3777251A (en) * | 1972-10-03 | 1973-12-04 | Motorola Inc | Constant current regulating circuit |
| JPS5922245B2 (ja) * | 1975-12-05 | 1984-05-25 | 日本電気株式会社 | テイデンアツバイアスカイロ |
-
1982
- 1982-12-27 US US06/453,329 patent/US4500831A/en not_active Expired - Fee Related
-
1983
- 1983-12-14 JP JP58235977A patent/JPS59122207A/ja active Pending
- 1983-12-16 EP EP83112701A patent/EP0115003A1/en not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60191508A (ja) * | 1984-03-13 | 1985-09-30 | Matsushita Electric Ind Co Ltd | 電流発生装置 |
| JPH0471364B2 (ja) * | 1984-03-13 | 1992-11-13 | Matsushita Electric Ind Co Ltd | |
| JPS63104505A (ja) * | 1986-10-21 | 1988-05-10 | Nec Corp | 電圧伝達回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4500831A (en) | 1985-02-19 |
| EP0115003A1 (en) | 1984-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60144004A (ja) | 発振器回路 | |
| JPS59122207A (ja) | 電流源 | |
| US4692711A (en) | Current mirror circuit | |
| US3555303A (en) | Frequency converter circuit | |
| US3152309A (en) | Simulated high-q inductor | |
| JPS61150505A (ja) | 増幅回路 | |
| US4504794A (en) | Integrable differential amplifier | |
| US2803758A (en) | Transistor amplifier clipping circuit | |
| JPH0519321B2 (ja) | ||
| JPH0526363B2 (ja) | ||
| EP0091916A4 (en) | OPERATIONAL AMPLIFIER. | |
| JPS6252486B2 (ja) | ||
| JPS61267403A (ja) | １端子型発振回路 | |
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPH0471364B2 (ja) | ||
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPS643225Y2 (ja) | ||
| JPS6480108A (en) | Base current compensation circuit | |
| JPH0243387B2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JPH036022Y2 (ja) | ||
| JPH0750847B2 (ja) | バイアス回路 | |
| JPS635433Y2 (ja) | ||
| JPH0364205A (ja) | クリップ回路 | |
| JP2680748B2 (ja) | 結合容量回路 |