JPS59122096A - 電話交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプログラム論理ユニットと、被呼入カニニット
とを有する入力回路を相互接続することによってメツセ
ージ情報を交換する交換回路網を基本として形成された
電話交換機であり、制御情報を伝送するため、前記プロ
グラム論理ユニットのＩＨＩに接続回路を挿入した電話
交換機に関するものである。

この種電話交換機、あるいは電話交換方式は、次のフラ
ンス特許に記載されている。

２　４２０　２６２ ２　４２０　２６３ ２　　　４２０　　　２６４ これら既知の方式においては、プログラム論理ユニット
間の接続回路Ｑこは交換回路網を使用し、このためこれ
ら交換回路網はメツセージ情報と制御情報の双方を同時
に伝達する。この又挽回路網に対し入力回路を通じて接
続きれている２つの加入者間の呼の形成には両加入者、
すなわち発呼加入者および被呼加入者間に制御情報の交
換が必要である。入カニニットの一部を形成しているメ
モリーの容量には一定の制限があり、このため補助的な
プログラム論理ユニットを導入する必要がある。従って
、発呼加入者および被呼加入者間に呼を完結させるため
には、異なるユニット間における交換回路網を利用し、
制御情報の流れを交換きせる必要がある。この交換回路
網は同じく論理ユニットを設けであるスイッチ素子より
成っており、これらのスイッチ素子内で結成されるべき
ル−トを定めるためのプロセスを行う必要がある。この
交換回路網による接続の完結のためには複数個のスイッ
チ素子を必要とし、このためのプロ七ス時間および伝達
時間は使用するスイッチ素子の数と共に増加する。この
ため）、両側の入カニニット間に接続を完結するにはあ
る一定の時間を必要とする。これは先に述べたような、
従来機器の装置の第１の欠点である。この第１の欠点は
、呼の完結には時間が余分にかかり過ぎることであり、
この間交換回路網を話中、すなわちビジィ状態にする。

さらに従来装置の欠点はこの一定の時間を必要とするた
め、入カニニットのプログラムの再負荷（再入力）に同
じく長過ぎる時間がかかることである。実際上これらの
入カニニットはそのプログラムをランダム・アクセスメ
モリまたは直接アクセスメモリにより入力されるので、
故障の場合には交換回路網を通じ、これらのメモリは再
入力する必要がある。この場合プログラムはかなりの量
があるため、数多くのメモリに再入力が必要であり、こ
の再入力に要する時間は許容できない長ざとなる。

この欠点を解決するため、上述の既知の装置は接続回路
をループに形成し、特にピアス（ｐ、ｉｅ！ｒｃｅ゛　
（人名））ループで形成することが提案されている。こ
のループ内に交換回路網制御回路を挿入する０ この種ループの記載は、フランス特許ｆｌ’Ｚ　２，１
２７゜８７６号に発表されており、また１９７２年７−
８月ＢＳＴＪにジエイ、アール、ピアス（Ｊ、Ｒ，ｐｉ
ｅｒ−ｃｅ　）による６ネツトワーク・フォア・ブロッ
ク・スイッチ素子・オブ・データ″の題で発表されてい
る。

本発明による第１の利点は、プログラム論理ユニットを
設けたスイッチ素子を必要としないことであり、このた
め装置が大幅に簡単となる。

本発明による第２の利点は、回路網内の２つの端子間に
おける通信伝送所要時間が明確に定められたことである
。

また第３の利点は、各種プログラム論理ユニットを連続
的に監督し得ることである。

以下図面により本発明を説明する。

第１図は本発明による交換機を示すものである。

交換回路網１はその人力Ｊ　１　、　Ｊ　２　、　Ｊ　
３　、−−−＋Ｊ６に存するデータを時間的並びに空間
的にスイッチすることができる。これらのスイッチ動作
はマーカ回路２の制御により行われる。第１加入者グル
ープ回路１ｏを入力回路１１を通じ人力Ｊ１に接続し、
第２加入者グループ回路２ｏを入力回路２１を通じ入力
Ｊ２に接続する。第１トランク回路グループ回路８ｏを
入力回路３１を通じ入力Ｊ３に接続し、第２トランク回
路グループ回路４゜を入力Ｊ４に対し、入力回路４１を
介して接続する。第１サービス回路グループ回路５１を
入力回路５１を通じ、人力Ｊ５に接続し、第２サービス
回路グループ回路６０を入力回路６１を通じ入力６１に
接続する。この交換機は２つの加入者および回路トラン
スレータ７０，７１とノくンドルルーテイング・メータ
リングトラどスレータ７２とオペレーティング・メンテ
ナンスセンタ７５等を有する。各種入力回路１１，２１
，３１，４１゜５１および６１はそれぞれのプログラム
ユニット即ち８１，８２，８８，８４，８５，８６をそ
れぞれ有している。同様（こトランスレータ７０゜７１
．７２およびセンタ７５はそれぞれのプログラム論理ユ
ニットすなわち９０．９１．９２および９５を有してい
る。本文換装置が動作するためには、接続回路が各プロ
グラム論理ユニット間に制御情報を交換し得るようにす
ることが必要である０ 本発明によるときはこれらの接続回路はピアス・ループ
１００，１０１および１０２によって形成され、そのう
ちの１つ（ピアス・ループ１０２）内に回路網１のマー
カ回路２を存在させる。（これは場合により交換回路網
制御回路と呼ばれる）このビアスループは８種類の素子
すなわちボックスＡ、Ｅ、Ｇを有する。

これらのループによって伝送される制御情報はデータブ
ロックの形状である。

Ａボックスは同期のためとこれらのブロックに対する時
間間隔を形成するためのものである。ひとつのループ当
たりひとつのＡボックスのみが必要である。ループ１０
０にはひとつのＡボックス１１０が装置されており、ル
ープ１０１にはＡボックス１１１が、ループ１０２には
Ａボックス１１２が装置されている。

Ｂボックスは各ループに対する挿入およびこれよりの抽
出を行う。ループ１００はＢボックス１１５．１１６，
１１７，１１８を有し、これらによってそれぞれプログ
ラム論理ユニット８２゜８４．８６．９１に対する接続
を可能とする。ループ１０１のＢボックス１１８．１２
０．１２１゜１２２はそれぞれ一１＝７）９０，８１，
８３゜８５への接続を可能とし、またループ１０２０Ｂ
ボックス１３０，１３１．１３２はユニット９５、マー
カ回路２およびユニッ）９２Ｇこ対するそれぞれの接続
を可能とする。

Ｃボックスはブランチ機能を有する。例えば０ボツクス
１５０は特定のブロックに対しループ１０１よりループ
１０２へまたその反対への切換えを可能とし、−万Ｃボ
ックス１５１はループ１００と１０２との接続を行う。

本発明の特徴のひとつはこれらループがバイアチーキー
（階上階）＠路網として配置されていることである。こ
れは２つの種類のループすなわちローカルループ の識別ができることである。本発明による電話交換機は
ひとつのトランジットループと複数個のローカル群を有
する。第２図は例えば１２７個のローカルループＢＬＯ
Ｉ　、ＢＬＯ２　、ＢＬＯ８　。

ＢＬＯ４，ＢＬＯ５　、−−−ＢＬＯ１２７を有するト
ランジットループＢＯＴＲを示し、これらローカルルー
プの全てはボックスＣによりトランジットループＢ　Ｏ
ＴＲに接続される。第１図示の装置にもどりトランジッ
トループは番号１０２で示シてあり、このループと番号
１００および１０１のｐ−カルループに対し接続の作用
を行う。

各ローカルループはそれぞれ固有の加入者およびサービ
ストランスレータを有する。トランスレータ７０をルー
プ１０１に接続し、トランスＬ／　−タフ１をループ１
００に接続する。番号７２に示すバンドル（集束）およ
びルーティング（宛先）トランスレータと番号７５で示
すオペレーティングおよびメンテナンスセンタをそれぞ
れトランジツ：・ループ１０２に接続する。

第３図は加入者グループ回路１０と入力回路１１の詳細
を示す回路図である。回路１０は回路１１に接続された
８ｏ加入者の群よりなるものである。回路１１は４つの
ボードＫＲＩ　、ＫＨ２　。

ＫＨ２，ＫＨ２を有する。ボードＫＲＩおよびＫＨ２は
８つの加入者に接続し、−万ＫＲ３とＫＨ２の両者は７
つの加入者に接続し、２つの空位置に各加入者を加入者
接続回路ＪＡに接続するしこの回路ＪＡはヒユーストン
、テキサスのシャムロンクヒルトンホテルで１９８２年
１１月８０日より１２月４日まで開催された“’　ＮＡ
Ｔ工ＯＮＡＬ　置Ｅ−ＧＯＭＭＵＮＩＯＡＴＩＯＮ　（
３ＯＮＦＥＲＡＮＯＥ　”に発表され、プロシーディン
グのｐｐ．　５６．　２。工ないし５６。２．５にて記
載されているようなものとする。この回路の各種機能は
プログラム論理ユニットによって制御される。テスト回
路ＧＯＪＡによってこれらの接続回路により種々のチェ
ックが行われる。このチェック技術は電話技術によく使
われるものである。

（例えばジー・フェリーＣ　Ｇ．　ＦＥＲＲＩＥＵ　）
他による１９８２年１１月のル・オンデ・エレクトリー
ク２′に”　Ｊａｎｃ　ｔｅｕｒｓ　ａ’ａｂｏｎｅ　
ｉｎｔ４ｇぞｅＳ″の発表参照）。一端を加入者接続回
路ＪＡに接続した線ＦＪｂｓは加入者より発せられた通
話信号を伝送し、−・方他方のｇｌｒｘＬＥはこの加入
者に向けての通話信号を伝送する。ＦＩＬＳ線の他端は
低域Ｆ波器ＦＰＢの入力に接続し、その出力をアナログ
ディジタル変換器の入力に接続スる。

・この変換器０　０　Ｄの出力をグループインタフェー
スＩＧの入力のひとつに接続する。このグループインタ
フェースＩＧの出力ＩＣＥより生ずる情報は時分割多重
フレームを現わし、これは８０加入”者より生じまたは
これに向かう全ての通話情報を収容することができる。

回路網１の入力Ｊ１はこの情報を受入れ、また情報を時
分割多重形態でインタフェースＩＧの入力ＩＧＳにこれ
を送出し、この入力ＩＧＳはこれを各加入者に割当る。

加入者に対しディジタル形で送られる情報をディジタル
アナログ変換器ＤＥＣＯＤによりアナログ形態に変換す
る。この復号器よりの出力信号を接続回路ＪＡに接続さ
れたＦ　Ｉ　Ｌ　Ｅｉに送出する前、低域ｐ波器Ｆ　Ｐ
　Ｂ’によりＦ波される。インタフェースＩ４に接続さ
れたトーン発生器２００（ダイアルトーン、リンギング
トーン、ビジィ（話中）トーン、その他）はこれらのト
ーンをディジタル形に符号化してこれを能動化し、当該
加入者に割当てられた多重フレームの時間間隔（または
タイムス四ット）内にこれを導入する。この種インクフ
エースに対する発表についてはＣＯＭＰＵＴＥＲＣＯＭ
ＭＵＮＩ−ＯＡＴＩＯＮＳのジャーナル（こ１９８０年
２月ｖｏ１．　Ｌ属１にジー・エム・コツトン（Ｊ、Ｍ
、　Ｃ０ＴＴＯＮ　）およびディー・ニー・ローソンＣ
Ｄ、Ａ、　ＬＡＷＳＯＮ　）によって発表されたパデザ
インオブアデイジタルエクスチェンジ”に記載されてい
る。

次いでル千プ１００，１０１，１０２内に循環する制御
データのブロックによって２つの加入者間に本発明によ
りいかにして呼が完結されるかを説明する。第４１図は
これらデータブロックの構造を示す図であ−る。Ａブロ
ックの前にはフレームコードＴＲが位１ａする。これに
続く初めの８つの２進デイジツトは試験用オクテツト（
８数字）であり、このオクテツトの２進デイジツトのう
ち初めの４つのみの意味を次に説明する。

ＯＥｌとマークした２進位１７０はフレームが空または
話中（ビジィ）であるか否かを示す。

ＯＤでマークした２進位置はフラッグを示す。

ｏ　　ＧｏおよびＣ１でマークした２進位置はカウンタ
を形成する。

この試験用オクテツトの目的を以下に更に詳稍１に説明
する。

この試験用オクテツトの後に１２個の２進デイジツトを
被呼加入者に割当て、ワードＡＤＤＥを形成し次の１２
デイジツトを発呼加入者に割当て、ワードＡＤＥＸを形
成する。このワードＡＤＥＸはＢボックスのアドレスを
規定し、このブロックが出発点であり、ワードＡＤＤＥ
はそのブロックが指向されるＢボックスのアドレスをＲ
’＆する。

ワードＡＤＥＸは２つのワードＡＤＢＬとＡＤＳ　Ｔよ
り形成される。ＡＤＢＬは出発点のＢボックスが属する
ループのアドレスまたは番号を定め、ワードＡＤＳＴは
このループのアドレスまたは番号を定める。同様にワー
ドＡＤＤＥは２つのジー　ドＡＤＢＬとＡＤＳ　Ｔより
成り、これらは今説明したものと同じ意味を有するが、
受信Ｂボックスに関するものである。これに続く３２個
の２進デイジツトＴＥＸは主に制御コードとして使用さ
れる。

更にＢボックスには数個の加入者または回路が接続され
ているのでこれらの加入者または回路には・補助アドレ
スコードＡＴが割当てられている。これらは必要に応じ
前述の３２個の２進デイジツトＴＥＸ内に含ましめるこ
とができる。この例にりいて： 符号ＡＤＢＬは７個の２進デイジツトより成る。

符号ＡＤＳＴは５個の２進デイジツトより成る。

符号ＡＴは５個の２進デイジツトより成る。

次の如き符号（コード）に注意すべきである。

トランスレータＴＡＧに対スるＡＤＳＴコードはｏｏｏ
ｏｏ、トランジットループ１０２に対するＡ　Ｄ　Ｂ　
Ｌ　：＋　−Ｆは００００　０ＧＯ，マーカ回路２に対
するＡＤＳＴコードはｏｏｏｏｏである。

この後者はトランジットループ上に位置するのでそのア
ドレスはｏｏｏｏｏｏｏｏｏｏｏｏである。

Ａボックスの回路図の詳細を第５図に示す。同軸ケーブ
ルＣ０ＡＸを通じループに到達した情報はＡボックスの
入力２５０に現れ、受信機２５２は受信した信号を増幅
し、これら信号をプロセスに適した形状とする。クロッ
ク回路２５４は種々の信号を供給する。特にこれは線Ｆ
ＩＴＲを通じ７１、＝−Ａ・フードが検出されると直ち
にアクティブ゛ｌ”信号を送出し、またｉＨＲを通じ２
准将号エレメントが出現する速度でクロック信号を送り
、これによって２進デイジツ）０１．ＣＯ，Ｄ。

Ｂ１が７リツプ７０ツブ２５５，２５６，２５７゜し、
またシフトレジスタの出力を可変バッファレジスタ２６
０の人力に接続する。この可変バッファレジスタ２６０
はＦＩＦＯメモリとして知られているメモリ回路より成
る。従って、このメモリはクロック回路２５４のクロッ
ク速度で充填（人力）が行われ、またこれはトランスミ
ッションクロック２７０の速度で空になってゆく（出力
される）。ＦＩＦＯメモリの出方をスイッチ２８０を通
じ送信回路２７５の入力に接続する。トランスミッショ
ンクロック２７０により制御されるこのスイッチはレジ
スタ２８０′内に収容されるフレームコードＴＲの導入
を許すよう動作する。送信・機２７５の７．４−１力は
Ａボックスの出力３００を形成する。論理回路３０１は
この人ボックスの動作を制御する。この目的により論理
回路〜８０１は線Ｆ工ＴＲに接続され、またフリップフ
ロップ２５５１２５６．２５７　＋　２５８の出力に接
続される。さらにこの論理回路３０１はこれらのフリッ
プフロップの状態を制御する。

第６図は複数個のブロックまたはパネルより成る動作フ
ローチャートを示すものである。ブロックに１は信号Ｆ
工ＴＲがアクティブか否かを決定するためのテストを表
わす。この信号がアクティブのときに初めてブロックに
２に進む。このフレームが空である場合、Ｂ１−０であ
り、この場合にはアクションを行なう必要がなくブロッ
クＫｌにもどる。もしこのブロックが占領されている場
合、ブロックに３に移動しここでフラッグＤを試験する
。この場合これが１でないときにはブロックに４に至り
、そのフラッグを１とし２進素子ＣＯおよびＣ１を零（
ゼロ）にセットする。この］」的に対しフリップフロッ
プ２５７を１”にセットし、７リツブフロツプ２５６お
よび２５５をＩＩ　ＯＩＩにセットする。しかる後ブロ
ックに１にもどる。ブロックに３でテストしたフラッグ
が１”に等しいときはフリップフロップ２５５および２
５６に収容されている２進素子Ｃ１およびＣＯに形成さ
れる２進数に°゛１”を加える。次いでブロックに６に
おいてこの２進数が３または”１０”Ｇこ等しいか否か
を２進符号ベースで試験する。この結果が’　ｎｏ″で
ある場合はブロックに１にもどり、またこれがｙｅｓ　
”である場合にはブロックに７に到る。ブロックに７に
おいて表示される動作はすべてのフリップフロップ２５
５，２５６゜２５７．２５８をリセット（０）すること
を含んでおりこれにより２進ディジットＢｌ、Ｄ、００
゜ＣＩは”０”に等しくなる。その結果Ａボックスを３
回通過した占有ブロックは解放（レリーズ）されること
となる。

第７図は例えばボックス１２０の如きＢポックの構造の
詳細を示す図である。これらのボックスはループを形成
する同軸ケーブルに接続するための人力３１０と出力３
１１を有し、尚、この他にプログラム論理ユニット８１
に対する接続のための入力８１５を有する。この入力は
ユニット８１の一部を形成するマイクロプロセッサの各
種ブス（母線）すなわちアドレスブス、データブス、制
御ブスとに対する通路を形成する。受信機８５２は受信
信号を増幅し、これらを次のプロセスに適する如く成形
する。受信機３５２の出力に接続されたクロック回路３
５４より各種の線を通じて信号を送出する。すなわち、
フレームコードが検出されると直ちＧこ線ＦＩ’［’Ｒ
’上にアクティブＩＩ　Ｉ　Ｉ＋倍信号供給し、２進デ
イジツトの出現速度で線ＨＲ’上に信号を送出する。受
信機３５２の出力をフリップフロップ３５８の入力にも
接続し、ソノ出力をスイッチＲＥを通じ送信機３７５の
入力に接続する。この送信機３７５の出力はＢボックス
の出力３１１を形成する。このスイッチＲＦＪを通じレ
ジスタ３８０　、３８１　、．１１８２　、３８３　、
３８４内に収容されるデータを有する全体のブロックを
出力３１１に送出することかできる。レジスタ８８０は
試験オクテツト（８数字）を有し、レジスタ３８１はコ
ードＡＤＤＥを有し、レジスタ８８２はコードＡＤＥＸ
を有し、レジスタ３８３と３８４とはＴＥＸコードのセ
ットを有する。これらのレジスタはプログラム論理ユニ
ット８１のマイクロプロセッサにより並列に負荷（入カ
ンされ、回路３５４のクロック信号の速度でこれらより
直列に出力されていく。この直列の出力はスイッチＲＥ
と協働するスイッチＳＥＬを通じて行われる。更にレジ
スタ３９０．３９１　、３９２　。

８９３．３９４のセットを設けこれらによって受信端よ
り全体のブロックを記録するに使用する。

レジスタ３９０は試験オクテツトを保有するための充分
の容量を有し、レジスタ３９１，８９２゜３９３．３９
４はそれぞれコードＡＤＤＥ、コードＡＤＥＸ　、ＴＥ
Ｘの一部およびＴＥＸの他の部分を収容するに充分な容
量を有するものとする。

これらのレジスタはスイッチＡＩＧとスイッチＲ（３を
通じて負荷（入力）される。これらのスイッチは受信機
より送信機に至るリンク線に接続さされており、その位
置はフリップフロップ３５８の出力とレジスタ３９０−
．１１９４の入力の間に存する。レジスタ３９０と８９
４との内容は前記のプログラム論理ユニット８１によっ
て読出される。

レジスタ３８０−３８４に保持されているブロックの送
出とレジスタ３９０−３９４へのブロックの記録は論理
回路４０１によって行われ、この回路にはフリップフロ
ップ８５８以外にフリップフロップ４１０１４１１およ
び４１２が接続されている。これらの７リツプフロツプ
は情報ＳＦ。

ＭＰ　、ＭＲを収容するものであり、これらは次の如く
の意味を有する。

５Ｆ−１；はブロックが送出されたことを表示する。

ＭＰ″″１；はブロックを送出すべきことを表示する。

ＭＲ−１；はブロックがレジ７、夕３９０−８９４に登
録されており、ユニット８１を 探していることを表示する。

フリップフロップ４１１と４１２とハ前記ユニット８１
に接続する。この＠理回路４ｏｌはコードコンパレータ
（比較器）４２ｏの出力信号を使用する。このコンパレ
ーク４２０はレジスタ３９１の内容を当該のＢボックス
に適当なＡＤＤＥフードを収容しているレジスタ４２ｏ
°“フローズン”：ｌ　＞　テント（固定内容）または
レジスタ３８２のコンテント（内容）とのいずれかと比
較する。この選択はスイッチ４２５の位置によって定ま
る。

論理回路４０１の動作説明を第８図に示すフローチャー
トを用いて以下に行う。

ブロックＫＩＯはフレームコ−（゛が検出されたか否か
を決定するＦ　Ｉ　Ｔ　Ｒ’線の試験を示す。こ（７）
　７　レ−ム：ｌＩ−ドが検出されれは直ちにブロック
Ｋｌｌに進み、このブロックはフリップフロップ３５８
による試験を表示する。この試験によって受信されたブ
ロックが話中であるが否かを決定する。もしもこのブロ
ックが空（Ｂｌ−０）であるト、フロックに１２へ進み
、ここにおいてフリッ７’７０ツブ４１１を試験し、ユ
ニット８１がフレームの送信のためレジスタ８８０−３
８４に入力したかどうかを決定する。この入力が終わっ
ていルトユニット８１はフリップフロップ４１１を′“
１″にセットし、これによってＭＰ≠０であるためブロ
ックに１３に進む。もしこれが成立しない場合は、ＭＰ
−０であり始めのブロックＫＩＵに戻る。ブロックに１
３で７リツプフロツプ４１１を零にリセットし、スイッ
チＲＥを動作させ、送信機の入力をスイッチＳＥＬの出
力に接続し、次いでブロックに１４内でこのスイッチＳ
ＥＬの位置を選択し、これによりレジスタ８８Ｌｌ−３
８４の内容をループ内に送出する。この送出が終了する
とスイッチＲＥはその始めの位置にリセツ）２れるため
、送信機３７５の入力はフリップフロップ３５８のｆｌ
ｌに接続され、フリップフロップ４１１υは′１”にセ
ットされる（ブロックに’１５）。

ここにおいてブロックＫＩＵに戻る。

ブロックＫｌｌにおいてフレームが既に占有されている
場合はブロックに２０に通過しここにおいてフリップフ
ロップ４１０がテストされ、この特定のボックスより生
じているデータによってフレームが既に占領されている
か否かを決定する。

既に占領されている場合、すなわち５Ｆ−１の場合はブ
ロックに２１に至り、フリップフロップ８５８および４
１０を零にセントする。これによってこのブロックをレ
リーズし、次いでブロックに８１Ｊに移動する。もし５
Ｆ−０である場合には到来した入力フレームがレジスタ
８９０−８９４に記録されたかどうかを確かめる必要が
ある。このためにスイッチＲｅを閉位置にセットしくブ
ロックに３ｕ）、スイッチＡＩＧの位置を選択する（ブ
ロックに８１）。これらの動作が完了するとスイッチＲ
ｅを開位置にセットする（パネルに３２）。ブロック３
３においてレジスタ３９１に保有されるコードＡＤＤＥ
とレジスタ３８２に保有されるコードＡＤＥＸの間のア
イデンティティ（同一性）をチェックする。このアイデ
ンティティが存する場合には、フリップフロップ４１２
（ブロックに３４）は１″にセットされる。これはユニ
ット８１がレジスタ、３９［Ｊ−８９４１の内容を読出
すことを意味する。アイデンティティ（同一性が存しな
い場合にはブロックに１ｔ３に戻る０ 第９図はＣボックスの構造を示すものである。

これは２つのＢボックスにより形成される。これらのボ
ックスの１つは文字ＢＬで表わされ、これはローカルル
ープに対し配置されるボックスである。他方のボックス
はＢＴと称され、これはトランジットループ内に挿入さ
れるボックスである。

これらの２つのループ間の情報又換はプログラム論理ユ
ニット５υ０によって行われる。これらのボックスＢＬ
およびＢＴに対しスイッチ４２５の他の位置が使用され
ることに注意すべきである。

即ちユニット４２０は一方におけるレジスタ３９１の内
容（コードＡＤＤＥを構成するコードＡＤＢＬを有する
もの）を両者のボックスＢＬとボックスＢＴに対スるロ
ーカルルーズのアドレスを有するレジスタ４２２の内容
と比較する。このブロックに３３内で表示される試験（
テスト）は次の如く解釈すべきである。

ａ）ボックスＢＬの場合：ＡＤＤＥのＡＤ　ＢＬコード
がレジスタ４２２内のローカルループのアドレス（こ対
するコードと違う場合、ブロックに８８よりに３４へ移
動する。

ｂ）ボックスＢＴの場合：ＡＤＤＥの内容ＡＤＢＬがレ
ジスタ４２２内のローカルルーズのアドレスを表わすコ
ードと同一の場合、ブロックに８３よりに３４へ移動す
る。

加入者群ｌυおよび２０のそれぞれ一部をなしている２
つの加入者ＡＡとＢＥの間に呼が完結される工程を第１
図を参照して以下説明する。加入者ＡＡはプログラム論
理ユニット８１により監視され、加入者ＢＥはユニット
８２により監視される。この接続工程は後に示す付属族
を参照して説明する。付属族はそれぞれ異るループ１υ
０゜ｌυ１，１ｏ２内を循環する制御データのブロック
の特徴内容を示すものである。

加入者ＡＡが受話器を上げる。この事実はユニッ）８１
に対し信号で送られ、このユニット８１はルー１１０１
内に付属族の第１行で示す制御データブロックを送出す
る。この制御データブロックは補助アドレスがＡＴ（Ａ
Ａ）で表わされる加入者ＡＡに対する予約（レザベーシ
ョン）工程である。このメツセージはループ１０１のユ
ニットＴＡＧに送られ、このユニットは加入者ＡＡを空
状態より予約状態より変化させる。第２行に示すように
ユニット７０はボックスＢ１２０に対し加入者ＡＡが予
約された確認を送り返し、またこれと同時にこれに加え
この加入者のクラスＣ０８（ＡＡ）を送り返す。（加入
者のクラスとはその加入者に与えられている通話の機能
であり、例えば市外回路網に対するアクセス、会議機能
、等である）。

加入者ＡＡがダイヤルする始めの３つのディジットＤＣ
Ｉ　、ＤＣ２、Ｄ　Ｇ８はトランスレータに送られる（
第３行）。これらの３つの数は加入者ＢＢに対し、サー
ビスを行うループのアドレスを決定する（第４行）。次
いで第５行に示すように他の４つのディジットＤＧ４　
、ＤＧ５　、ＤＧ６゜ＤＧ７を加入者Ｂ　Ｂ　１７）　
／ｌ’−プのトランスレータに送出する。例えばこの例
ではこれはトランスレータ７１に送られるものとする。

次いで第５行Ｇこ示すようにこのトランスレータボック
ス１２０に対しこの加入者ＢＢのアドレスに対する全て
のデータを送り返す。この時より後（こおいては、加入
者ＢＢは予約状態となったことを表示する（第６行）０
第７行に示す制御データのブロックは、ボックス１２０
より加入者ＢＢに対しサービスを行っているボックス１
１５に対する呼の要求である。次いでボックス１１５は
第８行Ｑこ示すようにこの要求をトランスレータ７１に
対し信号として送出し、この加入者を話中（ビジィ）状
態とする。トランスレータ７１はこの状態変化をトラン
スレータフ０に対して送り、第９行に示すように加入者
ＡＡをも話中状態とする。トランスレータ１０は第１０
行に示すように加入者ＡＡと加入者ＢＢの話中状態の確
認をボックス１０に送出する。次いでボックス１２０は
第１１行に示すようにマーカ回路２に対しＡＡとＢＢを
接続する指令を送る。

この接続が完了すると第１２行に示す如くマーカはボッ
クス１１５に対し、加入者ＢＢに対し信号を送る指令を
する０次いで第１８行の如くボックス１１５はボックス
１２０に対し加入者ＡＡに対しリンギングトーン（呼出
音）の送出の指令を送る。加入者ＢＢが受話器を上げる
とボックス１１５はこの情報をボックス１２０に送り（
第１４行）、ボックス１２０はこの事実を確認しく第１
５行）、ここにおいて呼が完結する。

次いで加入者ＡＡと加入者ＢＢ間の呼の終わりについて
説明する。

今加入省ＡＡが受話器をかけた状態を考える。

この状態はボックス１２０により検出され、この事実を
ボックス１１５に信号する（第１６行）。

次いでボックス１１５は、トランスレータ７１に対し加
入者ＢＢをクリア状態とする指令を送る（第７行）。次
いでトランスレータ７１はトランスレータ７０（こ対し
加入者ＡＡをクリア状態とする妄“求を送る（第１５行
）。トランスレータ７０はボックス１２０に対し加入者
ＡＡおよびＢＥがクリア状態であることを通知する（第
１９行）。

ボックス１２０はここにおいてマーカ回路２に対し加入
者ＡＡとＢＢ間を遮断する指命を送る（第２０行）。第
２１行においてマーカ回路はボックス１１５に対し加入
者ＢＢが遮断された（加入者ＡＡより）信号を送る。ま
たボックス１２０に対し加入者ＡＡが遮断されたと考え
るべきであるという情報を送出する（第２２行）０ボツ
クス１２０はトランスレータ７０に対し加入者ＡＡを空
状態とするよう要求する（第２３行）。トランスレータ
はこの事実を確認する（第２４行）０これに加えてボッ
クス１１５はそのトランスレータに対し加入者ＢＢを空
状態とすることを要求しく第２５行）、これはこれより
確認が戻ってくる（第２６行）。

各加入者は４つの状態または条件が循環的に到来するこ
とを理解すべきである。これらの状態は次の如くである
。

空状態：これはこの加入者が着信し得る状態を示す。

予約状態：これはその加入者が呼の状態であるが呼が開
始されていない状態を示す。

話中（ビジィ）状態；これはこの加入者が通話中である
ことを示す。

クリア状態：これは加入者が通話を終了したが依然とし
て回路網１の内側にあることを示すものである。

第ｉｏ図は本発明による交換器の変形例を示す０この変
形例ではトランスレータ回路７０がＢボックス、ボック
ス１２０に接続可能であり、単一のプログラム論理ユニ
ットがこの制御回路１１とトランスレーク７０を制御す
るものである。

付　　属　　表 （行） Ｌ　　　ＡＡの予約 λ　　ＡＡ予約完了 ＆　　４デイジツトの翻訳 像　　　トランスレータ識別 ６　４デイジツトの翻訳 ６、　　　ＢＢ予約完了 ７、　　呼の要求 Ｌ　　　ＢＢ話中 ９、　　　ＡＡ話中 １０、　　　ＡＡとＢＢ話中の確認 １１　　　ＡＡとＢＢの接続 ｌａ　　　ＢＢ呼出 ｉ＆　　　ＡＡヘリングバンクトーン送出１４、　　　
ＢＢ受話器上げ １６、　　　受話器上げ確認 １６、　　１Ａクリヤ希望 １７、　　　ＢＢをクリヤ状態とする １ｇ、　　　ＡＡをクリヤ状態とする １９、　　　ＡＡとＢＢクリヤ確認 ２０、　　　ＡＡとＢＢの遮断 ２１　　　ＢＢ遮断完了 ２２、　　　ＡＡ遮断完了 ２＆　　空状態 ２侃　　ＡＡ空 ２５、　　　空状態 ２ａ　　　ＢＢ空

【図面の簡単な説明】

第１図は本発明の交換機を示すブロック図、第２図はル
ープの配置を示す図、 第３図は第１図の交換機の更に詳細を示す実施例図、 第４図はループ内に送出されるフレームの配置を示す図
、 第５図はタイプＡのボックスの構造を示す図、第６図は
第５図のボックスの動作を示ず７０−チャ−１・、 第７図はタイプＢのボックスの構造を示す図、第８図は
第７図のボックスの動作を説明するためのフローチャー
ト、 第９図はタイプＣボックスの構造を示す図、第１０図は
本発明交換機の変形例の一部を示す図である。 ■・・・交換回路網　　　　２・・・マーカ回路１０、
２０・・・加入者群回路 ３０．４．０・・・トランク回路計回路５０、６０・・
・サービス回路群回路 ７０、７１・・・トランスレータ １００、１０１．１０２・・・ループ。 特許出願人　　テレコミユニカシオン・ラジオエレクト
リック・工・テレホニク・テ・アール・テ

Claims (1)

1. 【特許請求の範囲】 １　プログラム論理ユニットと、被呼入カニニットとを
   有する入力回路を相互接続することＧこよってメツセー
   ジ情報を交換する交換回路網を基本として形成された電
   話交換機であり、制御情報を伝送するため、前記プログ
   ラム論理ユニットの間に接続回路を挿入した電話交換機
   において、 該接続回路をループ、とくにピアス（ＰＩＥＲＣＥ）ル
   ープで形成し、そのうちの少くとも１つにマーカ回路を
   挿入したことを特徴とする電話交換機。 ｚ　トランジット／ｌ／−７によりリンクされるローカ
   ルループ（こ前記ループを配置した特許請求の範囲第１
   項記載の電話交換機。 ＆　トランジットループ内にマーカ回路を挿入した特許
   請求の範囲第１項記載の電話交換機。 瓜　トランジットループ内に、バンドル、ルーティング
   およびメータトランスレータを挿入した特許請求の範囲
   第２項記載の電話交換機。 ＆　　各０−カルループにローカル加入者おヨヒ回路ト
   ランスレータを挿入した特許請求の範囲第２，３項また
   は第４項記載の電話交換機。 ａ　加入者および回路トランスレータは同じプログラム
   論理回路によって制御される入力回路の一部を形成する
   特許請求の範囲第５項記載の電話交換機。 ７．２進制御デイジツト、被呼加入者アドレスコード、
   発呼加入者アドレスコード、オーダコード、および当該
   入カニニットに接続される加入者回路を規定するための
   より特殊のコードを有するデータブロックによって制御
   情報を形成する特許請求の範囲第１項ないし第６項のい
   ずれかに記載の電話機。 ＆同期並びに制御データブロックに対する時間間隔の形
   成のためのタイプＡのボックス、制御データブロックを
   ループに挿入しまたルーブヨり抽出するためのタイプＢ
   のボックス、２つのループ間のブランチ機能のためのタ
   イプＣのボックスをピアスループに設け、タイプＡのボ
   ックスは、ボックスＡが話中（ビジィ）のときこれをｎ
   　”回通過したブロックをフリーとする装置を有してな
   る特許請求の範囲第１項ないし第７項のいずれかに記載
   の電話交換機。 ９、　同期並びに制御データブロックに対する時間間隔
   の形成のためのタイプＡのボックス、制御データブロッ
   クをループに挿入しまたループより抽出するためのタイ
   プＢのボックス２つのループ間のブランチ機能のための
   タイプＣのボックスをピアスループに設け、タイプＢの
   ボックスは、制御データの受信ブロックを記録する受信
   レジスタと、送信すべき制御データのブロックを保持す
   る送信レジスタと、当該Ｂボックスが接続されるプログ
   ラム論理ユニットに信号するための論理ユニットを有し
   ており、制御データの受信ブロックはこれに対し指向さ
   れ、フリーのフレーム内で前記プログラム論理ユニット
   によってロードされた送信レジスタ内に保持された制御
   データのブロックを伝送するようにした特許請求の範囲
   第１項ないし第７項のいずれ力弓こ記載の電話交換機。 １０、　　ピアスループは同期および制御データ７’。 ツクの時間間隔の発生のためのタイプＡのボックスと、
   ループに対しブロックを挿入しまたこれより抽出するた
   めのタイプＢのボックスと、２つのループ間のブランチ
   機能を行う、　　ためのタイプＧのボックスとを有し、
   該タイプＣのボックスは、送信レジスタと受信レジスタ
   とがプログラム論理ユニットを通じて結合されている２
   つのタイプＡのボックスによって形成される如くした特
   許請求の範囲第１項ないし第７項のいずれかに記載の電
   話交換機。