JPS5911506A - 時間軸変動補正装置 - Google Patents
時間軸変動補正装置Info
- Publication number
- JPS5911506A JPS5911506A JP57118544A JP11854482A JPS5911506A JP S5911506 A JPS5911506 A JP S5911506A JP 57118544 A JP57118544 A JP 57118544A JP 11854482 A JP11854482 A JP 11854482A JP S5911506 A JPS5911506 A JP S5911506A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- coupling
- phase
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はビデオディスクプシ・−ヤなどの・清報再生装
置の電子的時間軸変動補正装置に関する可変遅延線を利
用して、再生映像信号の時間軸補正を電子的に行なう方
式の従来例を第１図に示し、以下詳細に説明−「る。
置の電子的時間軸変動補正装置に関する可変遅延線を利
用して、再生映像信号の時間軸補正を電子的に行なう方
式の従来例を第１図に示し、以下詳細に説明−「る。
１は再生映像信号、２は可変遅延線で、例えばＣＣＤな
どで構成されている（以下、ＣＣＤと略記）。５は可変
遅延線出力映像信号、４は位相検波回路で、５の可変遅
延線出力映像信号から基準信号成分（サンプルノ（ルス
）を抽出する基準信号抽出回路、乙の基準周波数発生回
路、および基準信号抽出回路５の出力信号と基準周波数
発生回路６の出力信号との位相誤差を検出する、位相誤
差検出回路７より構成てれている。
どで構成されている（以下、ＣＣＤと略記）。５は可変
遅延線出力映像信号、４は位相検波回路で、５の可変遅
延線出力映像信号から基準信号成分（サンプルノ（ルス
）を抽出する基準信号抽出回路、乙の基準周波数発生回
路、および基準信号抽出回路５の出力信号と基準周波数
発生回路６の出力信号との位相誤差を検出する、位相誤
差検出回路７より構成てれている。
８は位相誤差検出回路出力信号（位相誤差信号◆
を増幅および処理するための位相補償回路、９は位相補
償回路出力信号により、該Ｃ’ＣＤ２を駆動するための
クロック周波数を発生させる電圧制御発損益（以下、
ＶＣＯと略記）である。なお第２図は従来の位相補償回
路８の具体例である。
償回路出力信号により、該Ｃ’ＣＤ２を駆動するための
クロック周波数を発生させる電圧制御発損益（以下、
ＶＣＯと略記）である。なお第２図は従来の位相補償回
路８の具体例である。
この系において、再生映像１号中の基準信号成分を基準
信号抽出回路５で取出し、この抽出信号と基準周波数発
生回ｌｌ！８６の出力信号との位相誤差を位相誤差検出
回路７で検出する。この検出信号によｐ Ｃ’ＣＤ２の
遅延時間を位相補償回路８ 、ＶＣＯ９を通して変化せ
しめ、位相誤差（時間軸変動）が苓となるように制御し
ている。
信号抽出回路５で取出し、この抽出信号と基準周波数発
生回ｌｌ！８６の出力信号との位相誤差を位相誤差検出
回路７で検出する。この検出信号によｐ Ｃ’ＣＤ２の
遅延時間を位相補償回路８ 、ＶＣＯ９を通して変化せ
しめ、位相誤差（時間軸変動）が苓となるように制御し
ている。
このような従来例において、抽出基準信号中に混入して
ぐる外乱により位相誤差検出回路７が過大誤差信号を出
力し、位相補償回路８が直流結合で構成されているため
にメＣ０９０入力信号の直流゛電圧が変化して、抽出基
準信号、すなわちサンプルパルスのタイミングが一水平
走査周期遅れた位相に引込み、系が安定してしまう。
ぐる外乱により位相誤差検出回路７が過大誤差信号を出
力し、位相補償回路８が直流結合で構成されているため
にメＣ０９０入力信号の直流゛電圧が変化して、抽出基
準信号、すなわちサンプルパルスのタイミングが一水平
走査周期遅れた位相に引込み、系が安定してしまう。
これは、本従来例のように水平同期の基準信号を用いる
系においてはＣＣＤの正規遅延状態よりもさらに一水平
走畳周期遅延した状態も安定点となるため、系が後者の
状態で働く現象で、サイドロックと呼ばれている。この
サイドロック現象はＶＣＯ９の出力信号、１゛なわちＣ
ＣＤ駆動クロック周波数が低くなるために、再生画面上
にビート妨害発生を招き、画質を著しく低下させていた
。
系においてはＣＣＤの正規遅延状態よりもさらに一水平
走畳周期遅延した状態も安定点となるため、系が後者の
状態で働く現象で、サイドロックと呼ばれている。この
サイドロック現象はＶＣＯ９の出力信号、１゛なわちＣ
ＣＤ駆動クロック周波数が低くなるために、再生画面上
にビート妨害発生を招き、画質を著しく低下させていた
。
不発明の目的は、上記した従来技術の欠点をなくし、改
良された電子式時間軸変動補正装置を提供するにある。
良された電子式時間軸変動補正装置を提供するにある。
本発明の要点は、ＡＣ結合回路を設けることにより、Ｖ
ＣＯ入力信号の直流電圧を固定バイアス化して、サイド
ロック現象を防ぐことにある。
ＣＯ入力信号の直流電圧を固定バイアス化して、サイド
ロック現象を防ぐことにある。
本発明を第５図および第４図に示す実施例を用いて説明
する。また、第３図で第１図と同一機能を有する部分は
同一番号を示し、その説明を省略する。１０は固定バイ
アス化７回路である。
する。また、第３図で第１図と同一機能を有する部分は
同一番号を示し、その説明を省略する。１０は固定バイ
アス化７回路である。
なお、第４図は第５図の位相補償回路８と固定バイアス
化回路１０の詳細図で、１１はＡＣ結合回路１２はバッ
ファ回路、１５はバイアス用増幅器である。
化回路１０の詳細図で、１１はＡＣ結合回路１２はバッ
ファ回路、１５はバイアス用増幅器である。
第５図に示した実施例の動作は概略、第１図に示した従
来例と同じであるが１位相誤差回路７の出力信号Ｖｉ位
相補償回路８αで増幅、処理され、固定バイアス化回路
１０に設けられたＡＣ結合回路１１、バッファ回路１２
、バイアス用増幅器１！Ｉを経て、ＶＣＯ９に入力され
る。このとき、抽出基準信号中にドロツプアウトなどの
外乱が混入すると、過大誤差信号が位相補償回路８αに
入力される。位相補償回路８αの出力には、この影響を
受けた大振幅信号が現われ、 Ｖ（、’０９がこれに応
答する。そして、ＡＣ結合回路１１のＣＲ時定数によっ
て定まる時間、ＣＣＤ２が一水平走査周期遅延した状態
に移行しかけるが、ＡＣ結合のため、バイアス用増幅器
１５の出力段は直流変動の影響を受けず、再びＶＣＯ２
駆動の設定直流電圧を維持する。
来例と同じであるが１位相誤差回路７の出力信号Ｖｉ位
相補償回路８αで増幅、処理され、固定バイアス化回路
１０に設けられたＡＣ結合回路１１、バッファ回路１２
、バイアス用増幅器１！Ｉを経て、ＶＣＯ９に入力され
る。このとき、抽出基準信号中にドロツプアウトなどの
外乱が混入すると、過大誤差信号が位相補償回路８αに
入力される。位相補償回路８αの出力には、この影響を
受けた大振幅信号が現われ、 Ｖ（、’０９がこれに応
答する。そして、ＡＣ結合回路１１のＣＲ時定数によっ
て定まる時間、ＣＣＤ２が一水平走査周期遅延した状態
に移行しかけるが、ＡＣ結合のため、バイアス用増幅器
１５の出力段は直流変動の影響を受けず、再びＶＣＯ２
駆動の設定直流電圧を維持する。
これによｐ 、 Ｃ（、’Ｄ２は正規の遅延状態を保ち
続け。
続け。
サイドロック現象ならびにそれによるビート妨害発生を
防止することができる。なお、ＡＣ結合回路１１のＣＲ
時定数を適当に定めて、ＣＣＤ２が一水平走査周期遅延
した状態に移行しかける時間を実用上、十分無視できる
よう設定できるのは明白である。
防止することができる。なお、ＡＣ結合回路１１のＣＲ
時定数を適当に定めて、ＣＣＤ２が一水平走査周期遅延
した状態に移行しかける時間を実用上、十分無視できる
よう設定できるのは明白である。
本発明によシ、ＶＣＯ駆動直流電圧が固定バイアス化さ
れ、抽出基準信号中に混入してぐる外乱によって発生す
るサイドロック現象、ならびにサイドロック現象によっ
て生ずるビード妨害発生等がなくなシ、画質が向上する
。
れ、抽出基準信号中に混入してぐる外乱によって発生す
るサイドロック現象、ならびにサイドロック現象によっ
て生ずるビード妨害発生等がなくなシ、画質が向上する
。
第１図は従来例を示すブロック図、第２図は第１図に示
した位相補償回路の詳細図、第６図は本発明の一実施例
のブロック図、第４図は第５図に示した実施例の詳細回
路図である。 ２・・・ＣＯＤ 。 ７・・・位相誤差検出回路、 ８．８α・・位相補償回路、 １１・・・ＡＣ結合回路。
した位相補償回路の詳細図、第６図は本発明の一実施例
のブロック図、第４図は第５図に示した実施例の詳細回
路図である。 ２・・・ＣＯＤ 。 ７・・・位相誤差検出回路、 ８．８α・・位相補償回路、 １１・・・ＡＣ結合回路。
Claims (1)
- １、 再生映像信号中の時間軸変動分を検出する位相誤
差検出回路と、該位相誤差検出回路用カイｄ号を入力−
「る位相補償回路と、該位相補償回路出力信号によシＭ
５１．制御される電圧制御発振器と、該電圧ｉｌｊ御発
振器出力によシ遅延時間が変化する可変遅延素子により
構成されている時間軸変動補正装置において、前記位相
誤差検出回路から電圧制御′１１１発振回路に至る経路
に交流結合回路を設けることによシ前記電圧制御発振器
入力信号を固定バイアス化することな＋！ｊ徴とする時
間軸変動補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118544A JPS5911506A (ja) | 1982-07-09 | 1982-07-09 | 時間軸変動補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57118544A JPS5911506A (ja) | 1982-07-09 | 1982-07-09 | 時間軸変動補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911506A true JPS5911506A (ja) | 1984-01-21 |
Family
ID=14739213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118544A Pending JPS5911506A (ja) | 1982-07-09 | 1982-07-09 | 時間軸変動補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911506A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347287A (ja) * | 1986-08-18 | 1988-02-29 | 株式会社日立ビルシステムサ−ビス | エレベ−タの据付工法 |
-
1982
- 1982-07-09 JP JP57118544A patent/JPS5911506A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347287A (ja) * | 1986-08-18 | 1988-02-29 | 株式会社日立ビルシステムサ−ビス | エレベ−タの据付工法 |
| JPH0319157B2 (ja) * | 1986-08-18 | 1991-03-14 | Hitachi Elevator & Service |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4313129A (en) | Video signal time base error correction circuit | |
| US4637036A (en) | Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern | |
| JPH056272B2 (ja) | ||
| JPS5911506A (ja) | 時間軸変動補正装置 | |
| JPS58137374A (ja) | ビデオ信号の再生装置 | |
| US6008859A (en) | Image data processing apparatus | |
| JP2808676B2 (ja) | 時間軸補正装置 | |
| US5825222A (en) | Horizontal synchronous circuits | |
| JPH04324780A (ja) | ダブルアジマス４ヘッドｖｔｒにおける変速再生時のエラー補正回路 | |
| US5724471A (en) | Automatic phase control method and apparatus employing a region determiner | |
| JP2679032B2 (ja) | ビデオデイスク再生装置 | |
| JPH01231516A (ja) | インバータ方式遅延線のデューティ補正回路 | |
| JP3087422B2 (ja) | 時間軸補正装置 | |
| KR960004928Y1 (ko) | 하이-파이 모드 기록확인 장치 | |
| JPS62256589A (ja) | 時間軸補正装置 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPH0865284A (ja) | 自動位相制御装置 | |
| KR200162111Y1 (ko) | 동기분리회로 | |
| JP2615794B2 (ja) | 時間軸補正装置 | |
| JPS60216691A (ja) | 時間軸変動補正装置 | |
| KR100279581B1 (ko) | 디스크 기록재생장치의 드롭아웃 보정장치 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPH0568238A (ja) | 再生映像信号の時間軸変動除去装置 | |
| JPH0846819A (ja) | Ｐｌｌ回路 | |
| JPS6112182A (ja) | ビデオテ−プレコ−ダのデイスクサ−ポ装置 |