JPH0865284A - 自動位相制御装置 - Google Patents
自動位相制御装置Info
- Publication number
- JPH0865284A JPH0865284A JP6192414A JP19241494A JPH0865284A JP H0865284 A JPH0865284 A JP H0865284A JP 6192414 A JP6192414 A JP 6192414A JP 19241494 A JP19241494 A JP 19241494A JP H0865284 A JPH0865284 A JP H0865284A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- exclusive
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】 周囲温度変動による位相変動に対しても安定
した動作をする自動位相制御装置を実現する。 【構成】 排他的論理和回路４３と固定遅延線４４によ
り、データ信号Ｓ３１から、その極性変化点で極性が変
化しかつ固定遅延線４４の遅延時間分のパルス幅を有す
るパルス信号Ｓ３７及びＳ３８が生成される。排他的論
理和回路４６により、パルス信号Ｓ３８とクロック信号
Ｓ３５から、パルス信号Ｓ３８の極性変化点で極性が変
化しかつデータ信号Ｓ３１とクロック信号Ｓ３５との位
相差に対応するパルス幅を有するパルス信号Ｓ３９が得
られる。そして、パルス信号Ｓ３７及びＳ３９に基づい
て位相制御信号Ｓ３３が生成される。クロック信号の位
相の温度変動分を打ち消すために温度特性補正信号生成
手段５３が設けられ、その出力信号Ｓ４２を位相制御信
号Ｓ３３に加算してクロック位相の可変手段４１に与え
る。
した動作をする自動位相制御装置を実現する。 【構成】 排他的論理和回路４３と固定遅延線４４によ
り、データ信号Ｓ３１から、その極性変化点で極性が変
化しかつ固定遅延線４４の遅延時間分のパルス幅を有す
るパルス信号Ｓ３７及びＳ３８が生成される。排他的論
理和回路４６により、パルス信号Ｓ３８とクロック信号
Ｓ３５から、パルス信号Ｓ３８の極性変化点で極性が変
化しかつデータ信号Ｓ３１とクロック信号Ｓ３５との位
相差に対応するパルス幅を有するパルス信号Ｓ３９が得
られる。そして、パルス信号Ｓ３７及びＳ３９に基づい
て位相制御信号Ｓ３３が生成される。クロック信号の位
相の温度変動分を打ち消すために温度特性補正信号生成
手段５３が設けられ、その出力信号Ｓ４２を位相制御信
号Ｓ３３に加算してクロック位相の可変手段４１に与え
る。
Description
【０００１】
【産業上の利用分野】本発明は、データ信号を識別再生
するためのクロック信号の位相を自動的に目標位相に位
置決めするための自動位相制御装置に関し、例えば、光
伝送システムの中継器等に適用し得るものである。
するためのクロック信号の位相を自動的に目標位相に位
置決めするための自動位相制御装置に関し、例えば、光
伝送システムの中継器等に適用し得るものである。
【０００２】
【従来の技術】一般に、光伝送システムにおいては、光
伝送路上に中継器を設け、この中継器によりデータ信号
を識別再生することにより、このデータ信号を目的地ま
で伝送するようになっている。
伝送路上に中継器を設け、この中継器によりデータ信号
を識別再生することにより、このデータ信号を目的地ま
で伝送するようになっている。
【０００３】上記識別再生は、通常、等化処理されたデ
ータ信号を所定のクロック信号によってラッチすること
により行われる。
ータ信号を所定のクロック信号によってラッチすること
により行われる。
【０００４】このような構成においては、データ信号の
再生品質は、データ信号に対するクロック信号の位相に
大きく左右される。したがって、この再生品質を高める
ためには、クロック信号の位相を予め定めた目標位相に
位置決めする必要がある。
再生品質は、データ信号に対するクロック信号の位相に
大きく左右される。したがって、この再生品質を高める
ためには、クロック信号の位相を予め定めた目標位相に
位置決めする必要がある。
【０００５】従来は、中継器にクロック信号を遅延する
ための遅延線や遅延素子を設け、中継器の出荷試験時
に、この遅延線や遅延素子の遅延時間を調整することに
より、クロック信号の位相を目標位相に位置決めするよ
うになっていた。
ための遅延線や遅延素子を設け、中継器の出荷試験時
に、この遅延線や遅延素子の遅延時間を調整することに
より、クロック信号の位相を目標位相に位置決めするよ
うになっていた。
【０００６】しかし、このような構成では、出荷試験時
における中継器の調整作業が煩雑になるとともに、調整
工数が多くなるという問題があった。
における中継器の調整作業が煩雑になるとともに、調整
工数が多くなるという問題があった。
【０００７】そこで、近年、データ信号とクロック信号
との位相差を検出し、この検出出力に基づいてクロック
信号の位相を制御することにより、このクロック信号の
位相を自動的に目標位相に位置決めする自動位相制御装
置が各種開発されている。
との位相差を検出し、この検出出力に基づいてクロック
信号の位相を制御することにより、このクロック信号の
位相を自動的に目標位相に位置決めする自動位相制御装
置が各種開発されている。
【０００８】ある従来の自動位相制御装置によれば、デ
ータ信号を所定時間遅延させ、その遅延信号とデータ信
号との排他的論理和をとる第１の排他的論理和手段と、
その排他的論理和出力と位相可変手段からの出力クロッ
ク信号を排他的論理和をとる第２の排他的論理和手段
と、これら二つの排他的論理和手段の出力信号に基づい
て位相制御信号を生成する位相制御信号生成手段を有す
るものがある。
ータ信号を所定時間遅延させ、その遅延信号とデータ信
号との排他的論理和をとる第１の排他的論理和手段と、
その排他的論理和出力と位相可変手段からの出力クロッ
ク信号を排他的論理和をとる第２の排他的論理和手段
と、これら二つの排他的論理和手段の出力信号に基づい
て位相制御信号を生成する位相制御信号生成手段を有す
るものがある。
【０００９】具体的には、２つのパルス信号に基づい
て、クロック信号の位相を制御し、このクロック信号の
位相を上記遅延時間により規定される目標位相に位置決
めするものである。
て、クロック信号の位相を制御し、このクロック信号の
位相を上記遅延時間により規定される目標位相に位置決
めするものである。
【００１０】
【発明が解決しようとする課題】以上説明した従来の自
動位相制御装置においては、ラッチ回路を用いる必要が
なく、かつバッファ回路の数も少なくできるので、消費
電力が少なく、かつ、遅延配分の設計が容易な自動位相
制御装置を実現することができる。
動位相制御装置においては、ラッチ回路を用いる必要が
なく、かつバッファ回路の数も少なくできるので、消費
電力が少なく、かつ、遅延配分の設計が容易な自動位相
制御装置を実現することができる。
【００１１】しかし、上述の従来技術においては、位相
可変回路に供給されるクロック信号が、周囲環境温度に
よって位相が変動すると、安定な自動位相制御ができな
いという問題があった。
可変回路に供給されるクロック信号が、周囲環境温度に
よって位相が変動すると、安定な自動位相制御ができな
いという問題があった。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、データ信号処理用のクロック信号の位相
を自動的に目標位相に位置決めする自動位相制御装置に
おいて、クロック信号の位相を目標位相に位置決めする
ための位相制御信号に基づいて、クロック信号の位相を
制御する位相可変手段と、データ信号を所定時間遅延す
る遅延手段と、この遅延手段の遅延出力とデータ信号と
の排他的論理和をとる第１の排他的論理和手段と、この
第１の排他的論理和手段の排他的論理和出力と位相可変
手段の位相制御出力との排他的論理和をとる第２の排他
的論理和手段と、第１及び第２の排他的論理和手段の排
他的論理和出力に基づいて、位相制御信号を生成する位
相制御信号生成手段と、クロック信号の温度変動による
目標位相からの位相変動分を打ち消すように、位相可変
手段を制御するための温度特性補正信号生成手段とを設
けるようにしたものである。
に、本発明は、データ信号処理用のクロック信号の位相
を自動的に目標位相に位置決めする自動位相制御装置に
おいて、クロック信号の位相を目標位相に位置決めする
ための位相制御信号に基づいて、クロック信号の位相を
制御する位相可変手段と、データ信号を所定時間遅延す
る遅延手段と、この遅延手段の遅延出力とデータ信号と
の排他的論理和をとる第１の排他的論理和手段と、この
第１の排他的論理和手段の排他的論理和出力と位相可変
手段の位相制御出力との排他的論理和をとる第２の排他
的論理和手段と、第１及び第２の排他的論理和手段の排
他的論理和出力に基づいて、位相制御信号を生成する位
相制御信号生成手段と、クロック信号の温度変動による
目標位相からの位相変動分を打ち消すように、位相可変
手段を制御するための温度特性補正信号生成手段とを設
けるようにしたものである。
【００１３】
【作用】上記構成においては、第１の排他的論理和手段
からは、データ信号の極性変化点で極性が変化し、上記
遅延時間に対応するパルス幅を有するパルス信号を得、
第２の排他的論理和手段からは、第１の排他的論理和手
段の排他的論理和出力の極性変化点で極性が変化し、デ
ータ信号とクロック信号との位相差で対応するパルス幅
を有するパルス信号が得られる。
からは、データ信号の極性変化点で極性が変化し、上記
遅延時間に対応するパルス幅を有するパルス信号を得、
第２の排他的論理和手段からは、第１の排他的論理和手
段の排他的論理和出力の極性変化点で極性が変化し、デ
ータ信号とクロック信号との位相差で対応するパルス幅
を有するパルス信号が得られる。
【００１４】そして、これら二つのパルス信号に基づい
て、クロック信号の位相を制御するとき、クロック信号
の温度変動による目標位相からの位相変動分を打ち消す
ように、位相可変手段を制御するので、安定的にクロッ
ク信号の位相を目標位相に位置決めすることができる。
て、クロック信号の位相を制御するとき、クロック信号
の温度変動による目標位相からの位相変動分を打ち消す
ように、位相可変手段を制御するので、安定的にクロッ
ク信号の位相を目標位相に位置決めすることができる。
【００１５】
【実施例】以下、図面を参照しながら、この発明の一実
施例を詳細に説明する。図１は、この実施例の構成を示
すブロック図である。
施例を詳細に説明する。図１は、この実施例の構成を示
すブロック図である。
【００１６】図１において、データ入力端子３１に入力
されたデータ信号Ｓ３１は、バッファ回路３２により２
つに分岐される。この２つの分岐出力のうち、一方は識
別再生回路を成すラッチ回路３３に供給され、他方は後
述する自動位相制御装置４０のバッファ回路４２に供給
される。
されたデータ信号Ｓ３１は、バッファ回路３２により２
つに分岐される。この２つの分岐出力のうち、一方は識
別再生回路を成すラッチ回路３３に供給され、他方は後
述する自動位相制御装置４０のバッファ回路４２に供給
される。
【００１７】ラッチ回路３３のＤ入力端子に供給された
データ信号Ｓ３１は、自動位相制御装置４０の位相可変
回路４１からラッチ回路３３のクロック端子ＣＬに供給
されるクロック信号Ｓ３４によりラッチされる。このラ
ッチ出力は、データ信号の識別再生出力としてデータ出
力端子３４に供給される。
データ信号Ｓ３１は、自動位相制御装置４０の位相可変
回路４１からラッチ回路３３のクロック端子ＣＬに供給
されるクロック信号Ｓ３４によりラッチされる。このラ
ッチ出力は、データ信号の識別再生出力としてデータ出
力端子３４に供給される。
【００１８】次に、自動位相制御装置４０の位相可変回
路４１への入力クロック信号Ｓ３２は、後述する位相制
御信号Ｓ３３に基づいて位相制御される。これにより、
目標位相に位置決めされたクロック信号が得られる。
路４１への入力クロック信号Ｓ３２は、後述する位相制
御信号Ｓ３３に基づいて位相制御される。これにより、
目標位相に位置決めされたクロック信号が得られる。
【００１９】図１には、このようなクロック信号とし
て、例えば、３つのクロック信号Ｓ３４、Ｓ３５、Ｓ３
６を示す。この場合、クロック信号Ｓ３４は、上記の如
く、識別再生用のクロック信号として使用される。ま
た、クロック信号Ｓ３５は位相比較用のクロック信号と
して使用される。また、クロック信号Ｓ３６は、クロッ
ク出力端子３６に供給され、例えば、識別再生処理以外
の処理に使用される。
て、例えば、３つのクロック信号Ｓ３４、Ｓ３５、Ｓ３
６を示す。この場合、クロック信号Ｓ３４は、上記の如
く、識別再生用のクロック信号として使用される。ま
た、クロック信号Ｓ３５は位相比較用のクロック信号と
して使用される。また、クロック信号Ｓ３６は、クロッ
ク出力端子３６に供給され、例えば、識別再生処理以外
の処理に使用される。
【００２０】このような構成においては、クロック信号
Ｓ３５の位相が自動位相制御装置４０の位相制御作用に
よりその目標位相に位置決めされる。そして、他のクロ
ック信号Ｓ３４及びＳ３６は、例えば、クロック信号３
５を位相シフトすることにより生成される。
Ｓ３５の位相が自動位相制御装置４０の位相制御作用に
よりその目標位相に位置決めされる。そして、他のクロ
ック信号Ｓ３４及びＳ３６は、例えば、クロック信号３
５を位相シフトすることにより生成される。
【００２１】上記位相制御信号Ｓ３３は、次のようにし
て生成される。すなわち、バッファ回路３２からバッフ
ァ回路４２に供給されたデータ信号Ｓ３１は、２つに分
岐される。この２つの分岐出力のうち、一方は、逆相出
力端子（反転出力端子）付きの排他的論理和回路４３の
一つの入力端子に供給され、他方は固定遅延線４４を介
して排他的論理和回路４３の他方の入力端子に供給され
る。
て生成される。すなわち、バッファ回路３２からバッフ
ァ回路４２に供給されたデータ信号Ｓ３１は、２つに分
岐される。この２つの分岐出力のうち、一方は、逆相出
力端子（反転出力端子）付きの排他的論理和回路４３の
一つの入力端子に供給され、他方は固定遅延線４４を介
して排他的論理和回路４３の他方の入力端子に供給され
る。
【００２２】固定遅延線４４の遅延時間は、クロック信
号Ｓ３２の半周期分の時間幅τ、すなわち位相差φ２に
相当する時間幅に設定されている。これにより、排他的
論理和回路４３の出力端子には、詳細は後述するが、デ
ータ信号Ｓ３１の極性変化点で極性が変化し、上記時間
幅τに対応するパルス幅を有するパルス信号Ｓ３７及び
Ｓ３８が得られる。
号Ｓ３２の半周期分の時間幅τ、すなわち位相差φ２に
相当する時間幅に設定されている。これにより、排他的
論理和回路４３の出力端子には、詳細は後述するが、デ
ータ信号Ｓ３１の極性変化点で極性が変化し、上記時間
幅τに対応するパルス幅を有するパルス信号Ｓ３７及び
Ｓ３８が得られる。
【００２３】排他的論理和回路４３の正相出力端子（非
反転出力端子）から出力されたパルス信号Ｓ３７は、積
分回路４５により積分される。これにより、この積分回
路４５の出力端子には、データ信号Ｓ３２の極性が変化
する確率Ｐと、上記時間幅τとに対応する直流電圧が得
られる。
反転出力端子）から出力されたパルス信号Ｓ３７は、積
分回路４５により積分される。これにより、この積分回
路４５の出力端子には、データ信号Ｓ３２の極性が変化
する確率Ｐと、上記時間幅τとに対応する直流電圧が得
られる。
【００２４】一方、排他的論理和回路４３の逆相出力端
子（反転出力端子）から出力されたパルス信号Ｓ３８
は、逆相出力端子（反転出力端子）付きの排他的論理和
回路４６の一つの入力端子に供給される。この排他的論
理和回路４６の他方の入力端子には、さらに、上記位相
可変回路４１から出力されるクロック信号Ｓ３５が供給
される。
子（反転出力端子）から出力されたパルス信号Ｓ３８
は、逆相出力端子（反転出力端子）付きの排他的論理和
回路４６の一つの入力端子に供給される。この排他的論
理和回路４６の他方の入力端子には、さらに、上記位相
可変回路４１から出力されるクロック信号Ｓ３５が供給
される。
【００２５】これにより、この排他的論理和回路４６の
逆相出力端子には、詳細は後述するが、パルス信号Ｓ３
８の極性変化点で極性が変化し、データ信号Ｓ３２とク
ロック信号Ｓ３５の位相差φ１に対応したパルス幅を有
するパルス信号Ｓ３９が得られる。
逆相出力端子には、詳細は後述するが、パルス信号Ｓ３
８の極性変化点で極性が変化し、データ信号Ｓ３２とク
ロック信号Ｓ３５の位相差φ１に対応したパルス幅を有
するパルス信号Ｓ３９が得られる。
【００２６】このパルス信号Ｓ３９は、積分回路４７に
より積分される。これにより、この積分回路４７の出力
端子には、上記確率Ｐと位相差φ１とに対応する直流電
圧が得られる。
より積分される。これにより、この積分回路４７の出力
端子には、上記確率Ｐと位相差φ１とに対応する直流電
圧が得られる。
【００２７】両積分回路４５及び４７の積分出力Ｓ４０
及びＳ４１は、演算増幅器４８で差動増幅される。これ
により、この演算増幅器４８の出力端子には、上記時間
幅τと位相差φ１との差に対応した直流電圧が得られ
る。
及びＳ４１は、演算増幅器４８で差動増幅される。これ
により、この演算増幅器４８の出力端子には、上記時間
幅τと位相差φ１との差に対応した直流電圧が得られ
る。
【００２８】この直流電圧Ｓ４３は、加算回路５４を介
して後述するように温度補償された後、位相制御信号Ｓ
３３として、位相可変回路４１に供給される。これによ
り、この位相可変回路４１から出力されるクロック信号
Ｓ３５の位相は、時間幅τにより規定される目標位相に
位置決めされる。
して後述するように温度補償された後、位相制御信号Ｓ
３３として、位相可変回路４１に供給される。これによ
り、この位相可変回路４１から出力されるクロック信号
Ｓ３５の位相は、時間幅τにより規定される目標位相に
位置決めされる。
【００２９】この実施例は、上述したような位相差φ１
を示す成分及び確率Ｐを示す成分を含む信号と、位相差
φ２を示す成分及び確率Ｐを示す成分を含む信号を生成
し、両信号に基づいて、位相制御信号Ｓ４３（Ｓ３３）
を生成するものである。
を示す成分及び確率Ｐを示す成分を含む信号と、位相差
φ２を示す成分及び確率Ｐを示す成分を含む信号を生成
し、両信号に基づいて、位相制御信号Ｓ４３（Ｓ３３）
を生成するものである。
【００３０】ここでは、自動位相制御装置４０の構成を
も利用して、このクロック信号Ｓ３２をデータ信号Ｓ３
１から抽出する。
も利用して、このクロック信号Ｓ３２をデータ信号Ｓ３
１から抽出する。
【００３１】この場合、データ信号Ｓ３１がＲＺ（Ｒｅ
ｔｕｒｎ ｔｏ Ｚｅｒｏ）信号のように、クロック成
分を持つ信号であれば、データ信号Ｓ３１をそのままフ
ィルタに通すことにより、クロック成分を取り出すこと
ができる。
ｔｕｒｎ ｔｏ Ｚｅｒｏ）信号のように、クロック成
分を持つ信号であれば、データ信号Ｓ３１をそのままフ
ィルタに通すことにより、クロック成分を取り出すこと
ができる。
【００３２】しかし、データ信号Ｓ３１がＮＲＺ（Ｎｏ
ｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号のように、ク
ロック成分を持たない信号である場合は、微分回路を利
用してこのクロック成分を取り出す必要がある。
ｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号のように、ク
ロック成分を持たない信号である場合は、微分回路を利
用してこのクロック成分を取り出す必要がある。
【００３３】そこで、この実施例は、位相制御装置４０
の排他的論理和回路４３と固定遅延線４４が、結果的
に、データ信号Ｓ３１を微分していることに着目し、こ
の微分回路を利用してクロック成分を取り出すように構
成したものである。
の排他的論理和回路４３と固定遅延線４４が、結果的
に、データ信号Ｓ３１を微分していることに着目し、こ
の微分回路を利用してクロック成分を取り出すように構
成したものである。
【００３４】すなわち、排他的論理和回路４３の正相出
力端子から出力されるパルス信号Ｓ３７は、バンドパス
フィルタ５１とリミッタアンプ５２により構成されるク
ロック抽出回路５０に供給される。
力端子から出力されるパルス信号Ｓ３７は、バンドパス
フィルタ５１とリミッタアンプ５２により構成されるク
ロック抽出回路５０に供給される。
【００３５】これにより、データ信号Ｓ３１の微分出力
であるパルス信号Ｓ３７からクロック成分が抽出され
る。このクロック成分は、クロック信号Ｓ３２として、
位相可変回路４１に供給され、位相制御に供される。
であるパルス信号Ｓ３７からクロック成分が抽出され
る。このクロック成分は、クロック信号Ｓ３２として、
位相可変回路４１に供給され、位相制御に供される。
【００３６】このような構成によれば、パルス信号Ｓ３
７を生成するための回路を、クロック成分抽出用の微分
回路と共用することができるため、クロック成分を持た
ないデータ信号からクロック成分を抽出する場合の低消
費電力化に寄与することができる。
７を生成するための回路を、クロック成分抽出用の微分
回路と共用することができるため、クロック成分を持た
ないデータ信号からクロック成分を抽出する場合の低消
費電力化に寄与することができる。
【００３７】図２及び図３は、図１の各部の信号波形を
示す波形図である。
示す波形図である。
【００３８】データ信号Ｓ３１が、０、１、１、０、
１、０、０、１として入力され、位相比較用のクロック
信号Ｓ３５が与えられている場合を示す。
１、０、０、１として入力され、位相比較用のクロック
信号Ｓ３５が与えられている場合を示す。
【００３９】図２に示す如く、排他的論理和回路４３の
正相出力端子から出力されるパルス信号Ｓ３７は、デー
タ信号Ｓ３１の極性変化点でハイレベルとなり、時間幅
τに相当するパルス幅を有する信号となる。よって、デ
ータ信号Ｓ３１の極性変化があると、時間幅τのパルス
信号を出力する。
正相出力端子から出力されるパルス信号Ｓ３７は、デー
タ信号Ｓ３１の極性変化点でハイレベルとなり、時間幅
τに相当するパルス幅を有する信号となる。よって、デ
ータ信号Ｓ３１の極性変化があると、時間幅τのパルス
信号を出力する。
【００４０】同様に、この排他的論理回路４３の逆相出
力端子から出力されるパルス信号Ｓ３８は、データ信号
Ｓ３１の極性変化点でローレベルとなり、時間幅τに相
当するパルス幅を有する信号となる。よって、データ信
号Ｓ３１の極性変化があると、時間幅τのローレベルの
パルス信号を出力する。
力端子から出力されるパルス信号Ｓ３８は、データ信号
Ｓ３１の極性変化点でローレベルとなり、時間幅τに相
当するパルス幅を有する信号となる。よって、データ信
号Ｓ３１の極性変化があると、時間幅τのローレベルの
パルス信号を出力する。
【００４１】また、排他的論理和回路４６の逆相出力端
子から出力されるパルス信号Ｓ３９は、図２に示すよう
に、パルス信号Ｓ３８の極性変化点でハイレベルとな
り、位相差φ１に相当するパルス幅を有する信号とな
る。すなわち、パルス信号Ｓ３８と位相比較用クロック
信号Ｓ３５が、共にハイレベル、あるいは共にローレベ
ルのときに、排他的論理和回路４６の逆相出力端子の出
力はハイレベルとなる。
子から出力されるパルス信号Ｓ３９は、図２に示すよう
に、パルス信号Ｓ３８の極性変化点でハイレベルとな
り、位相差φ１に相当するパルス幅を有する信号とな
る。すなわち、パルス信号Ｓ３８と位相比較用クロック
信号Ｓ３５が、共にハイレベル、あるいは共にローレベ
ルのときに、排他的論理和回路４６の逆相出力端子の出
力はハイレベルとなる。
【００４２】これにより、積分回路４５の積分出力Ｓ４
０は、図３に示すように、位相差φ１が変化しても変化
しない直流電圧なる。一方、積分回路４７の積分出力Ｓ
４１は、位相差φ１が０とπの間にある場合は、位相差
φ１の変化に基づいて徐々に増大し、位相差φ１がπと
２πの間にある場合は、位相差φ１の増大に基づいて徐
々に減少する直流電圧となる。
０は、図３に示すように、位相差φ１が変化しても変化
しない直流電圧なる。一方、積分回路４７の積分出力Ｓ
４１は、位相差φ１が０とπの間にある場合は、位相差
φ１の変化に基づいて徐々に増大し、位相差φ１がπと
２πの間にある場合は、位相差φ１の増大に基づいて徐
々に減少する直流電圧となる。
【００４３】これにより、クロック信号Ｓ３５は、デー
タ信号Ｓ３１の立上がりエッジからπ／２（τ／２）だ
けずれた位置に位置決めされる。この場合、クロック信
号Ｓ３５に対するクロック信号Ｓ３４のシフト量をπ／
２に設定すれば、クロック信号Ｓ３４の位相をデータ信
号Ｓ３１の各ビットの中央に位置決めすることができ
る。
タ信号Ｓ３１の立上がりエッジからπ／２（τ／２）だ
けずれた位置に位置決めされる。この場合、クロック信
号Ｓ３５に対するクロック信号Ｓ３４のシフト量をπ／
２に設定すれば、クロック信号Ｓ３４の位相をデータ信
号Ｓ３１の各ビットの中央に位置決めすることができ
る。
【００４４】排他的論理和回路４３と固定遅延線４４に
より、データ信号Ｓ３１の極性変化点とクロック信号Ｓ
３５の目標位相を示すパルス信号Ｓ３７及びＳ３８を生
成し、排他的論理和回路４６により、データ信号Ｓ３１
の極性変化点と位相差φ１を示すパルス信号Ｓ３９を生
成し、パルス信号Ｓ３７及びＳ３９に基づいて、クロッ
ク信号Ｓ３５の位相を制御するようにしたものである。
より、データ信号Ｓ３１の極性変化点とクロック信号Ｓ
３５の目標位相を示すパルス信号Ｓ３７及びＳ３８を生
成し、排他的論理和回路４６により、データ信号Ｓ３１
の極性変化点と位相差φ１を示すパルス信号Ｓ３９を生
成し、パルス信号Ｓ３７及びＳ３９に基づいて、クロッ
ク信号Ｓ３５の位相を制御するようにしたものである。
【００４５】以上の構成では、図３に示すように、位相
差φ１の変化に基づいて積分回路４７の積分出力Ｓ４１
が周期的に変化するが、位相差φ１が０とπの間にある
場合と、πと２πの間にある場合とで、位相差φ１に対
する積分出力Ｓ４１の変化の勾配が反転する。
差φ１の変化に基づいて積分回路４７の積分出力Ｓ４１
が周期的に変化するが、位相差φ１が０とπの間にある
場合と、πと２πの間にある場合とで、位相差φ１に対
する積分出力Ｓ４１の変化の勾配が反転する。
【００４６】従って、例えば、位相差φ１が０とπの間
にある場合、すなわち位相差φ１の増大に対して積分出
力Ｓ４１が増大する領域で制御されている場合、クロッ
ク抽出回路５０の位相遅延量が周囲温度等の温度変化に
より変化し、結果として位相差φ１がπ以上になると、
位相制御ループが負帰還から正帰還に反転してしまい、
位相制御動作が安定して行われなくなる。
にある場合、すなわち位相差φ１の増大に対して積分出
力Ｓ４１が増大する領域で制御されている場合、クロッ
ク抽出回路５０の位相遅延量が周囲温度等の温度変化に
より変化し、結果として位相差φ１がπ以上になると、
位相制御ループが負帰還から正帰還に反転してしまい、
位相制御動作が安定して行われなくなる。
【００４７】そこで、この実施例は、位相可変回路４１
において、クロック抽出回路５０の位相遅延量の温度特
性と逆の特性を持たせることにより、位相差φ１の温度
変化を最小に抑えるために、位相可変回路４１による位
相制御に温度特性補正機能を追加するように構成してい
る。
において、クロック抽出回路５０の位相遅延量の温度特
性と逆の特性を持たせることにより、位相差φ１の温度
変化を最小に抑えるために、位相可変回路４１による位
相制御に温度特性補正機能を追加するように構成してい
る。
【００４８】すなわち、クロック信号の温度変動による
目標位相からの位相変動分を打ち消すように、位相可変
回路４１を制御するようにしている。
目標位相からの位相変動分を打ち消すように、位相可変
回路４１を制御するようにしている。
【００４９】具体的には、温度特性補正用の補正信号で
ある電圧を発生する温度特性補正電圧発生回路５３を設
け、その出力電圧Ｓ４２と演算増幅器４８の出力直流電
圧信号Ｓ４３を加算回路５４で加算する。そして、加算
回路５４の出力を補正された位相制御信号Ｓ３３として
位相可変回路４１へ与える。
ある電圧を発生する温度特性補正電圧発生回路５３を設
け、その出力電圧Ｓ４２と演算増幅器４８の出力直流電
圧信号Ｓ４３を加算回路５４で加算する。そして、加算
回路５４の出力を補正された位相制御信号Ｓ３３として
位相可変回路４１へ与える。
【００５０】ここで簡単な式を用いて温度特性の補正方
法について説明する。
法について説明する。
【００５１】位相差φ１の温度変化Δφ１（Ｔ）は、温
度Ｔの関数として、クロック抽出回路５０の位相遅延量
の温度変化Δφｃ（Ｔ）及び位相可変回路４１の位相遅
延量の温度変化Δφｐ（Ｔ）の和により、次の式（１）
で表される。
度Ｔの関数として、クロック抽出回路５０の位相遅延量
の温度変化Δφｃ（Ｔ）及び位相可変回路４１の位相遅
延量の温度変化Δφｐ（Ｔ）の和により、次の式（１）
で表される。
【００５２】 式（１） Δφ１（Ｔ）＝Δφｃ（Ｔ）＋Δφｐ（Ｔ） 位相差φ１の温度変化を最小に抑えるには、Δφ１
（Ｔ）＝０として、 式（２） Δφｐ（Ｔ）＝−Δφｃ（Ｔ） 式（２）を満足するように位相可変回路４１を制御す
る。すなわち、位相可変回路４１に入力される位相制御
信号Ｓ３３に、位相可変回路４１が式（２）の温度特性
に対応した補正電圧Ｓ４０を加算すれば良い。
（Ｔ）＝０として、 式（２） Δφｐ（Ｔ）＝−Δφｃ（Ｔ） 式（２）を満足するように位相可変回路４１を制御す
る。すなわち、位相可変回路４１に入力される位相制御
信号Ｓ３３に、位相可変回路４１が式（２）の温度特性
に対応した補正電圧Ｓ４０を加算すれば良い。
【００５３】よって、周囲温度等の温度変動による目標
位相からの位相差を打ち消すように補正電圧を生成して
位相可変手段４１を制御するようにしたので、安定した
動作の自動位相制御装置４０を得ることができる。
位相からの位相差を打ち消すように補正電圧を生成して
位相可変手段４１を制御するようにしたので、安定した
動作の自動位相制御装置４０を得ることができる。
【００５４】上述した温度特性補正電圧発生回路５３
は、周囲温度検出センサ等の検出値に応じて補正電圧を
発生する。この温度特性補正電圧発生回路５３は、補正
電圧の発生回路の電圧発生パターンの設定、変更は、ソ
フトウエアによるデータの設定、変更により、あるいは
ハードウエアの設定、変更等により行うことができる。
例えば、温度特性補正電圧発生回路５３は、周囲温度検
出センサからの検出信号をアナログ／デジタル変換し、
このデジタルデータをアドレスとして変換テーブルから
補正電圧データを読出し、これをデジタル／アナログ変
換して加算回路５４に与えるようなものであっても良
い。
は、周囲温度検出センサ等の検出値に応じて補正電圧を
発生する。この温度特性補正電圧発生回路５３は、補正
電圧の発生回路の電圧発生パターンの設定、変更は、ソ
フトウエアによるデータの設定、変更により、あるいは
ハードウエアの設定、変更等により行うことができる。
例えば、温度特性補正電圧発生回路５３は、周囲温度検
出センサからの検出信号をアナログ／デジタル変換し、
このデジタルデータをアドレスとして変換テーブルから
補正電圧データを読出し、これをデジタル／アナログ変
換して加算回路５４に与えるようなものであっても良
い。
【００５５】上記実施例の自動位相制御装置４０によれ
ば、消費電力が少なく、かつ遅延配分の設計が容易であ
り、かつ周囲環境温度等の温度の変化による位相変動に
対しても安定した動作を実現できる。
ば、消費電力が少なく、かつ遅延配分の設計が容易であ
り、かつ周囲環境温度等の温度の変化による位相変動に
対しても安定した動作を実現できる。
【００５６】以上の実施例では、クロック信号を自動位
相制御装置４０の構成を利用して、すなわち、排他的論
理和回路４３と固定遅延線４４が結果的にデータ信号を
微分していることを利用して、データ信号からクロック
信号を取り出していた。しかし、データ信号とは別にク
ロック信号Ｓ３２が外部から与えられる場合について
も、同様の温度特性の補正電圧発生回路５３を適用可能
である。そのクロック信号の温度特性に応じて補正をす
ることが可能である。
相制御装置４０の構成を利用して、すなわち、排他的論
理和回路４３と固定遅延線４４が結果的にデータ信号を
微分していることを利用して、データ信号からクロック
信号を取り出していた。しかし、データ信号とは別にク
ロック信号Ｓ３２が外部から与えられる場合について
も、同様の温度特性の補正電圧発生回路５３を適用可能
である。そのクロック信号の温度特性に応じて補正をす
ることが可能である。
【００５７】また、先の実施例では、この発明を識別再
生用のクロック信号の位相制御に適用する場合を説明し
た。しかし、この発明は、これ以外の処理に使用される
クロック信号の位相制御にも適用することができる。
生用のクロック信号の位相制御に適用する場合を説明し
た。しかし、この発明は、これ以外の処理に使用される
クロック信号の位相制御にも適用することができる。
【００５８】
【発明の効果】以上のように、本発明によれば、クロッ
ク信号の位相を目標位相に位置決めするための位相制御
信号に基づいて、クロック信号の位相を制御する位相可
変手段と、データ信号を所定時間遅延する遅延手段と、
この遅延手段の遅延出力とデータ信号との排他的論理和
をとる第１の排他的論理和手段と、この第１の排他的論
理和手段の排他的論理和出力と位相可変手段の位相制御
出力との排他的論理和をとる第２の排他的論理和手段
と、第１及び第２の排他的論理和手段の排他的論理和出
力に基づいて、位相制御信号を生成する位相制御信号生
成手段と、クロック信号の温度変動による目標位相から
の位相変動分を打ち消すように、位相可変手段を制御す
るための温度特性補正信号生成手段とを備えるので、消
費電力が少なく、かつ遅延配分の設計が容易であり、か
つ周囲環境温度等の温度の変化による位相変動に対して
も安定した動作を実現できる。
ク信号の位相を目標位相に位置決めするための位相制御
信号に基づいて、クロック信号の位相を制御する位相可
変手段と、データ信号を所定時間遅延する遅延手段と、
この遅延手段の遅延出力とデータ信号との排他的論理和
をとる第１の排他的論理和手段と、この第１の排他的論
理和手段の排他的論理和出力と位相可変手段の位相制御
出力との排他的論理和をとる第２の排他的論理和手段
と、第１及び第２の排他的論理和手段の排他的論理和出
力に基づいて、位相制御信号を生成する位相制御信号生
成手段と、クロック信号の温度変動による目標位相から
の位相変動分を打ち消すように、位相可変手段を制御す
るための温度特性補正信号生成手段とを備えるので、消
費電力が少なく、かつ遅延配分の設計が容易であり、か
つ周囲環境温度等の温度の変化による位相変動に対して
も安定した動作を実現できる。
【図１】この発明の一実施例の構成を示すブロック図で
ある。
ある。
【図２】図１の動作を説明するための信号波形図であ
る。
る。
【図３】図１の動作を説明するための信号波形図であ
る。
る。
３３・・・ラッチ回路 ４０・・・自動位相制御装置 ４１・・・位相可変回路 ４３、４６・・・排他的論理和回路 ４４・・・固定遅延線 ４５、４７・・・積分回路 ４８・・・演算増幅器 ５０・・・クロック抽出回路 ５３・・・温度特性補正電圧発生回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/16 Ｈ０４Ｌ 25/52 Ａ 9199−5Ｋ
Claims (4)
- 【請求項１】 データ信号処理用のクロック信号の位相
を自動的に目標位相に位置決めする自動位相制御装置に
おいて、 前記クロック信号の位相を前記目標位相に位置決めする
ための位相制御信号に基づいて、前記クロック信号の位
相を制御する位相可変手段と、 前記データ信号を所定時間遅延する遅延手段と、 この遅延手段の遅延出力と前記データ信号との排他的論
理和をとる第１の排他的論理和手段と、 この第１の排他的論理和手段の排他的論理和出力と前記
位相可変手段の位相制御出力との排他的論理和をとる第
２の排他的論理和手段と、 前記第１及び第２の排他的論理和手段の排他的論理和出
力に基づいて、前記位相制御信号を生成する位相制御信
号生成手段と、 前記クロック信号の温度変動による目標位相からの位相
変動分を打ち消すように、前記位相可変手段を制御する
ための温度特性補正信号生成手段とを具備したことを特
徴とする自動位相制御装置。 - 【請求項２】 前記クロック信号は、前記第１の排他的
論理和手段の排他的論理和出力に基づいて生成されるよ
うに構成されていることを特徴とする請求項１に記載の
自動位相制御装置。 - 【請求項３】 前記温度特性補正信号生成手段は、目標
位相からの位相変動分を打ち消すように、前記位相制御
信号を補正する補正信号を発生することを特徴とする請
求項１又は２に記載の自動位相制御装置。 - 【請求項４】 前記温度特性補正信号生成手段は、目標
位相からの位相変動分を打ち消す補正電圧を発生する温
度特性補正電圧発生回路と、前記位相制御信号生成手段
からの制御信号に対応した電圧信号に前記補正電圧を加
算して前記位相可変手段へ位相制御信号を与える加算回
路を含むことを特徴とする請求項１又は２に記載の自動
位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6192414A JPH0865284A (ja) | 1994-08-16 | 1994-08-16 | 自動位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6192414A JPH0865284A (ja) | 1994-08-16 | 1994-08-16 | 自動位相制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0865284A true JPH0865284A (ja) | 1996-03-08 |
Family
ID=16290930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6192414A Pending JPH0865284A (ja) | 1994-08-16 | 1994-08-16 | 自動位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0865284A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2745452A1 (fr) * | 1996-02-26 | 1997-08-29 | Nec Corp | Appareil photorecepteur utilisable dans le domaine de la transmission par fibre optique |
| JPH1028111A (ja) * | 1996-07-10 | 1998-01-27 | Oki Electric Ind Co Ltd | ビット位相同期方法およびビット位相同期回路 |
| JP2020115627A (ja) * | 2019-01-18 | 2020-07-30 | アンリツ株式会社 | データ信号伝送装置およびデータ信号伝送方法 |
-
1994
- 1994-08-16 JP JP6192414A patent/JPH0865284A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2745452A1 (fr) * | 1996-02-26 | 1997-08-29 | Nec Corp | Appareil photorecepteur utilisable dans le domaine de la transmission par fibre optique |
| JPH1028111A (ja) * | 1996-07-10 | 1998-01-27 | Oki Electric Ind Co Ltd | ビット位相同期方法およびビット位相同期回路 |
| JP2020115627A (ja) * | 2019-01-18 | 2020-07-30 | アンリツ株式会社 | データ信号伝送装置およびデータ信号伝送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2625347B2 (ja) | ディジタル受信器の自動オフセット制御回路 | |
| US8331513B2 (en) | Clock data restoration device | |
| US11342892B2 (en) | Amplifier and signal processing circuit | |
| US7315599B1 (en) | Skew correction circuit | |
| JPH0746788B2 (ja) | 自動線路等化器 | |
| JP2011061613A (ja) | 画像読取装置および画像形成装置 | |
| JPH0237739B2 (ja) | ||
| JPH08330950A (ja) | クロック再生回路 | |
| JPH0865284A (ja) | 自動位相制御装置 | |
| US4005476A (en) | Circuit for compensating time errors in a television signal, particularly from a recording instrument | |
| US11456749B2 (en) | Timing margin detecting circuit, timing margin detecting method and clock and data recovery system | |
| US7453971B2 (en) | Sampling-error phase compensating apparatus and method thereof | |
| JP3357208B2 (ja) | 同期信号発生装置 | |
| JPH06209231A (ja) | 信号処理用アクティブフィルタの自動特性調整回路 | |
| TW511277B (en) | Semiconductor integrated circuit | |
| JPH05327682A (ja) | タイミング回路装置 | |
| JP2754540B2 (ja) | パルスカウント型検波装置 | |
| JPS643372B2 (ja) | ||
| JP2008109559A (ja) | オフセット・キャンセル回路及びオフセット・キャンセル方法 | |
| JP3291741B2 (ja) | ゲインコントロール装置 | |
| JPH11331280A (ja) | 直流リカバリ回路 | |
| JPH05335941A (ja) | 自動位相制御装置 | |
| JPH0677785A (ja) | 位相調整回路 | |
| JPH0563567A (ja) | Ｄ／ａコンバ−タのオフセツト・ドリフト補償回路 | |
| JPS5911506A (ja) | 時間軸変動補正装置 |