JPS5910819Y2 - 発振回路 - Google Patents

Description

【考案の詳細な説明】 本考案は差動増幅器と時定数回路とスイッチング回路と
からなる発振回路に関するものであり、特にＩＣ化した
ときの寄生トランジスタによる不都合を防止できるよう
にしたものである。

第１図は本考案を適用しうる発振回路の一例を示す。

第１図において１ａは第１の電源電圧■１の供給される
電源端子、１ｂは第２の電源電圧Ｖ２の供給される電源
端子である。

ここで、電源電圧Ｖ１は、電源電圧ｖ２より少なくとも
トランジスタのベース・エミツタ間電圧好下ｖＢＥだけ
高いもので、また電源電圧Ｖ２は電源電圧Ｖ０からツエ
ナーダイオード等によって形或され、その値は安定なも
のとされている。

２はコレクタ３ａ及び３ｂを有するマルチコレクタ形の
ＰＮＰ｝ランジスタであり、他のＮＰＮ形トランジスタ
と異なりＰ形のシリコン基体上に横方向の構造を有する
ものとしてＩＣ化される。

このトランジスタ２のエミッタが電源端子１ａに接続さ
れ、そのコレクタ３ａがエミッタ５ａ及び５ｂを有する
マルチェミッタ形のトランジスタ４のベースに接続され
る。

このトランジスタ４のコレクタは電源端子１ｂに接続さ
れ、そのエミツタ５ａが出力端子６として導出されると
共に抵抗７及び８の直列回路を介して接地される。

この抵抗７及び８の接続点と電源端子１ｂ間に抵抗９が
挿入され、この接続点に差動増幅器１０の一方のトラン
ジスタ１２のベースが接続される。

差動増幅器１０のトランジスタ１１及び１２のエミツタ
共通接続点にはトランジスタ１３からなる定電流源が接
続され、このトランジスタ１３とベースが共通にされた
トランジスタ１４からなる定電流源がトランジスタ２の
コレクタ３ａ及びトランジスタ４のベースの接続点に接
続される。

そしてトランジスタ１１のベースに破線で囲んで示す抵
抗１５及びコンデンサ１６が並列接続された時定数回路
１７が接続される。

時定数回路１７はＩＣに対して外付とされている。

この時定数回路は抵抗１８を介してトランジスタ４のエ
ミツタ５ｂと接続される。

更にトランジスタ１１のコレクタは電源端子１ｂに接続
され、トランジスタ１２のコレクタがトランジスタ２の
ベース及びコレクタ３ｂを共通接続してなるダイオード
接合を介して電源端子１ａに接続される。

上述の構或の発振回路は時定数回路１７と接続されたト
ランジスタ１１のベース電位が第２図に示すように変化
して発振動作がなされる。

まずコンデンサ１６の電荷が抵抗１５を通じて放電され
る期間Ｔ２から説明すると、この期間Ｔ２では、差動増
幅器１０のトランジスタ１１がオンし、そのトランジス
タ１２がオフしており、トランジスタ２及び４もオフし
ている。

そしてコンデンサ１６が放電してトランジスタ１１のベ
ース電圧が、電源電圧■２を抵抗８及び９で分割した基
準電圧より低くなろうとすると、差動増幅器１０のトラ
ンジスタ１１がオフし、他方のトランジスタ１２がオン
する。

これによってトランジスタ２がオンし、トランジスタ２
のコレクタ３ａ即ちトランジスタ４のベースが（ＶＢＥ
＋ Ｖ２ ）に至る迄上昇し、従ってトランジスタ４
がオンし、然もそのエミツタ５ａ及び５ｂに生じる電圧
が■２と略等しくなる。

従ってトランジスタ４及び比較的小さい抵抗１８を通じ
て時定数回路１７のコンデンサ１６が充電される。

この期間Ｔ１でトランジスタ１２のベースに与えら九る
基準電圧はトランジスタ４がオンしているために期間Ｔ
２より上昇しており、この上昇した基準電圧よりトラン
ジスタ１１のベース電位が高くなることにより、再びト
ランジスタ１１がオンし、トランジスタ１２がオフする
期間Ｔ２となる。

上述のように弛張発振動作が繰り返される。

かかる発振回路で電源電圧Ｖ１及び■２を用いているの
は、トランジスタ２によってトランジスタ４を充分オン
させてトランジスタ４のエミツタ電位をＶ２に等しくし
、これによってトランジスタ４のベース・エミツタ間電
圧降下ＶＢＨの温度変動等のいかなる変動も回路より除
去するためである。

しかし、トランジスタ４をＩＣ化した場合、第３図にお
いて破線で示すようにそのベースをエミッタとし、その
コレクタをベースとし、Ｐ形のシリコン基体をコレクタ
とするＰＮＰ形の寄生トランジスタ４′のベース・エミ
ツタ接合に順方向バイアスがかかることになり、この寄
生トランジスタ４を通じてシリコン基体に電流が流れこ
むことになる。

このため一般に接地電位とされるシリコン基体が或る電
位を有するようになったり、他の同一基体上に形或され
ている回路に対して発振出力がリークする等の悪影響が
与えられる。

本考案はかかる寄生トランジスタによる悪影響を生じな
いようにしたものである。

以下、本考案の一実施例を第４図を参照して説明する。

前述の第１図の発振回路と同様に、第１の電源電圧■、
の供給される第１の電源端子１ａと、この電源電圧ｖ１
より低い第２の電源電圧■２の供給される第２の電源端
子１ｂと、差動増幅器１０と、トランジスタ１３及び１
４からなる定電流源と、時定数回路１７とが設けられて
いる。

また電源端子１ｂがそのベースに接続され、そのコレク
タが電源端子１ａに接続された加減電圧及び温度補償用
のトランジスタ１９が設けられ、このトランジスタ１９
のエミツタ及び接地間に直列に第１の抵抗２０、第２の
抵抗２１及び第３の抵抗２２が挿入される。

この抵抗２０及び２１の接続点がマルチェミツタ形のト
ランジスタ４のエミツタ５ａと接続されると共に、出力
端子６として導出され、そのコレクタが電源端子１ａに
接続される。

このトランジスタ４のベースとマルチコレクタ形のトラ
ンジスタ２のコレクタ３ａが接続される。

このトランジスタ２のエミツタが電源端子１ｂに接続さ
れる。

なお、トランジスタ４はマルチェミツタ形でないときを
含めて、エミツタ５ａを有する第１のトランジスタ及び
この第１のトランジスタとベース及びコレクタが共通の
第５のトランジスタと考えることがで゛き、同様にトラ
ンジスタ２はマルチコレクタ形でないときを含めてコレ
クタ３ａを有する第２のトランジスタ及びこの第２のト
ランジスタとベース及びエミツタが共通な第３のトラン
ジスタのベース及びコレクタを共通接続してなるダイオ
ード接合と考えることができる。

つまり、第５図に示すように、第１のトランジスタ４と
第５のトランジスタ４′とを別個の素子として構或し、
第２のトランジスタ２とダイオード接続のトランジスタ
２′とを別個の素子として構或するようにしても良い。

かかる本考案に依れば、差動増幅器１０のトランジスタ
１１がオンでそのトランジスタ１２がオフのとき（即ち
期間Ｔ２）では、トランジスタ１２のベースに与えられ
る基準電圧は電源電圧■２からトランジスタ１９のベー
ス・エミツタ間電圧降下■ＢＥを引いた電圧を抵抗２０
， ２１及び２２で分圧したものとなる。

またトランジスタ１１及び１２のオン・オフ状態が反転
する期間Ｔ１では、トランジスタ２及び４がオンする。

このとき、トランジスタ４のエミツタ５ａの電位は電源
電圧■２からそのベース・エミツタ間電圧降下■ＢＥを
引いた電圧となり、トランジスタ１２のベースに供給さ
れる基準電圧が実質的に上昇する。

従って第１図の発振回路と同様の発振動作を行なう。

そしてトランジスタ４のベース・エミツタ間電圧降下■
ＢＥの温度変動等の変動は、トランジスタ１９のベース
・エミツタ間電圧降下ｖＢＥの同様の変動によって補償
される。

このように本考案に依れば、トランジスタ２によってト
ランジスタ４をドライブしたときに、トランジスタ４に
よる寄生トランジスタ４′のベース・エミツタ接合に順
方向バイアスが印加されることを防止できるので、この
寄生トランジスタ４を通じてシリコン基体に電流が流れ
こみ、基体がある電位のものとなったり、発振信号がリ
ークしたりする不都合を回避することができる。

従ってＩＣ化に際して寄生トランジスタに対する考慮を
払う必要がなくなり、ＩＣ化が容易となる利点がある。

【図面の簡単な説明】

第１図は先に提案されている発振回路の一例の接続図、
第２図はその説明に用いる波形図、第３図は寄生トラン
ジスタの説明に用いる図、第４図は本考案の一実施例の
接続図、第５図は本考案の他の実施例の接続図である。 １ａは第１の電源端子、１ｂは第２の電源端子、１０は
差動増幅器、１７は時定数回路、２０， ２１． ２２
は第１、第２、第３の抵抗である。

Claims (1)

【実用新案登録請求の範囲】
1. 第１の電源電圧の供給される第１の電源端子と第１の電
   源電圧より低い第２の電源電圧の供給される第２の電源
   端子と、第２の電源端子と基準電位点間に直列に挿入さ
   れた第１、第２及び第３の抵抗と、第１及び第２の抵抗
   の接続点にそのエミツタが接続されると共にそのコレク
   タが第１の電源端子に接続された第１のトランジスタと
   、第１のトランジスタのベースとそのコレクタが接続さ
   れると共にそのエミツタが第２の電源端子に接続された
   第２のトランジスタと、第１のトランジスタのベース及
   び第２のトランジスタのコレクタ接続点に接続された定
   電流源と、第３及び第４のトランジスタからなる差動増
   幅器と、第３のトランジスタのベースに接続された時定
   数回路とを備え、第３のトランジスタのコレクタを第２
   の電源端子に接続すると共に、そのベースを抵抗器を介
   して第１のトランジスタとベース及びコレクタが共通の
   第５のトランジスタのエミッタに接続し、第４のトラン
   ジスタのベースを第２及び第３の抵抗の接続点に接続し
   、第４のトランジスタのコレクタを第２のトランジスタ
   とベース及びエミツタが共通のダイオード接合を介して
   第２の電源端子に接続してなる発振回路。