JPS59106B2 - Crt表示装置 - Google Patents
Crt表示装置Info
- Publication number
- JPS59106B2 JPS59106B2 JP52075269A JP7526977A JPS59106B2 JP S59106 B2 JPS59106 B2 JP S59106B2 JP 52075269 A JP52075269 A JP 52075269A JP 7526977 A JP7526977 A JP 7526977A JP S59106 B2 JPS59106 B2 JP S59106B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- crt
- information
- character
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明はCRT(陰極線管)に文字、数字、図形等を表
示するCRT表示装置に関し、特に画面上に消さずに残
したいデーターがある場合プロテクトをかけて有効にラ
インアップできるCRT表示装置に係るものである。
示するCRT表示装置に関し、特に画面上に消さずに残
したいデーターがある場合プロテクトをかけて有効にラ
インアップできるCRT表示装置に係るものである。
一般にCRT表示装置は計算機等の出力のモニター用及
びコンソール用として広く使用されている。
びコンソール用として広く使用されている。
これはCRT表示装置が表示文字数に比し比較的安価で
あり、高速且つ無騒音であることによる所が大きい。し
かしこのCRT表示装置では表示できる文字数がブラウ
ン管の大きさ等で決つてしまい何文字でも表示できると
いう訳にはいかない。
あり、高速且つ無騒音であることによる所が大きい。し
かしこのCRT表示装置では表示できる文字数がブラウ
ン管の大きさ等で決つてしまい何文字でも表示できると
いう訳にはいかない。
これに対しタイプライターではデータを紙に印字するこ
とでその機能を満足しているため、データが記録として
残り、文字数に制限がない利点がある。本発明は、CR
T表示装置においてもこのタイプライターに近い機能を
持たせようとしたものである。一般にCRT表示装置は
通常のノーマルモードとタイプライターモード(ライン
アツプモード)で動作し、そのモードはスイツチまたは
計算機からのコマンドによつて切換えられる。
とでその機能を満足しているため、データが記録として
残り、文字数に制限がない利点がある。本発明は、CR
T表示装置においてもこのタイプライターに近い機能を
持たせようとしたものである。一般にCRT表示装置は
通常のノーマルモードとタイプライターモード(ライン
アツプモード)で動作し、そのモードはスイツチまたは
計算機からのコマンドによつて切換えられる。
いまCRT表示装置がノーマルモードからタイプライタ
ーモードに切換つたときには、カーソルは第1図に示す
ように最下行の先頭ポジシヨンに移動する。
ーモードに切換つたときには、カーソルは第1図に示す
ように最下行の先頭ポジシヨンに移動する。
次に転送されて来るデータはカーソルのポジシヨンに表
示され、順次右に1ポジシヨンずつ移動して表示される
。このようにして転送されて来るデータをCRT画面上
に順次表示して行くが、1ライン分の文字数を越える場
合や転送データ中にCR(キヤリツジリターン)コード
やNL(ニユーライン)コードがあつた場合にはCRT
画面の表示データは第2図A,bのように1行ずつライ
ンアツプを行ない、最上行の表示データは順次消滅する
。以上のようにラインアツプ機能を持たせることにより
CRTに次々と新しい情報を表示して行くことができる
。
示され、順次右に1ポジシヨンずつ移動して表示される
。このようにして転送されて来るデータをCRT画面上
に順次表示して行くが、1ライン分の文字数を越える場
合や転送データ中にCR(キヤリツジリターン)コード
やNL(ニユーライン)コードがあつた場合にはCRT
画面の表示データは第2図A,bのように1行ずつライ
ンアツプを行ない、最上行の表示データは順次消滅する
。以上のようにラインアツプ機能を持たせることにより
CRTに次々と新しい情報を表示して行くことができる
。
この場合ラインアツプされ消滅して行くデータの中には
残しておきたい情報もある。ところが従来一般のCRT
表示装置では全画面を対象にラインアツプを行なうため
、残しておきたい必要な情報をもラインアツブし消滅さ
せる欠点があつた。本発明はこのような欠点に鑑みなさ
れたものであり、各ラインごとにプロテクトする機能を
持たせ、所望の行の表示内容を任意に画面上に残してお
くことができるCRT表示装置を提供するものである。
残しておきたい情報もある。ところが従来一般のCRT
表示装置では全画面を対象にラインアツプを行なうため
、残しておきたい必要な情報をもラインアツブし消滅さ
せる欠点があつた。本発明はこのような欠点に鑑みなさ
れたものであり、各ラインごとにプロテクトする機能を
持たせ、所望の行の表示内容を任意に画面上に残してお
くことができるCRT表示装置を提供するものである。
以下図面に示す実施例に従つて本発明を説明する。
第3図は本発明の1実施例を示すものでありここで1は
表示しようとするデータをコード信号で記憶し、少くと
も1画面以上の記憶容量を有するキヤラクタメモリであ
り、該キヤラクタメモリ1には各行をプロテクトするか
否かを記憶するフロセクションメモリ2を有し、該メモ
リ2が各行ごとに付加されている。該キヤラクタメモリ
1は行及び列のアドレスレジスタによりCRT2Oの走
査に同期してアドレスされ、該メモリ1からデータが順
次読み出されキャラクタジェネレータ13に供給され、
ここでコード信号がCRTによる表示のためのドツト信
号に変換される。こうして変換された信号はシリアル・
パラレル変換回路14に供給され、シリアル・パラレル
変換された後、CRT2Oにおいて順次表示される。デ
ータを表示するときは同一行を画素の縦のドツト数分繰
返し読み出される。また上記キヤラクタメモリ1にデー
タを読み出しまたは書き込するときも行、列のアドレス
回路でアドレスされ、1行分の記憶容量を有するバツフ
アメモリ12を介して読み出しまたは書込みされる。キ
ヤラクタメモリ1のフロセクションメモリ2の情報は、
アドレスされるとフロセクション検出回路11に読み出
され、フロセクションの検出があれば゜“1゛゜を出力
し、なければ“゜0゛を出力する。
表示しようとするデータをコード信号で記憶し、少くと
も1画面以上の記憶容量を有するキヤラクタメモリであ
り、該キヤラクタメモリ1には各行をプロテクトするか
否かを記憶するフロセクションメモリ2を有し、該メモ
リ2が各行ごとに付加されている。該キヤラクタメモリ
1は行及び列のアドレスレジスタによりCRT2Oの走
査に同期してアドレスされ、該メモリ1からデータが順
次読み出されキャラクタジェネレータ13に供給され、
ここでコード信号がCRTによる表示のためのドツト信
号に変換される。こうして変換された信号はシリアル・
パラレル変換回路14に供給され、シリアル・パラレル
変換された後、CRT2Oにおいて順次表示される。デ
ータを表示するときは同一行を画素の縦のドツト数分繰
返し読み出される。また上記キヤラクタメモリ1にデー
タを読み出しまたは書き込するときも行、列のアドレス
回路でアドレスされ、1行分の記憶容量を有するバツフ
アメモリ12を介して読み出しまたは書込みされる。キ
ヤラクタメモリ1のフロセクションメモリ2の情報は、
アドレスされるとフロセクション検出回路11に読み出
され、フロセクションの検出があれば゜“1゛゜を出力
し、なければ“゜0゛を出力する。
7は列のアドレスレジスタであり、キヤラクタメモリ1
にデータを読み出しまたは書込みするときに使用される
。
にデータを読み出しまたは書込みするときに使用される
。
アンドゲート21の出力により順次カウントアツプされ
、1行分のアドレスが行なわれる。3はキヤラクタメモ
リ1のデータを表示するときにCRT2Oの走査に同期
してカウントアツプされるアドレスカウンタである。
、1行分のアドレスが行なわれる。3はキヤラクタメモ
リ1のデータを表示するときにCRT2Oの走査に同期
してカウントアツプされるアドレスカウンタである。
5は上記の列アドレスレジスタ7か列アドレスカウンタ
3の出力をデータの読出し書込みか或いは表示かを制御
部25からの信号dによつて切換える切換回路であり、
キヤラクタメモリ1に列のアドレス信号として供給する
。
3の出力をデータの読出し書込みか或いは表示かを制御
部25からの信号dによつて切換える切換回路であり、
キヤラクタメモリ1に列のアドレス信号として供給する
。
8はラインアツプするときラインアツプ前の行をアドレ
スするための行のソースアドレスレジスタであり、初期
状態に出力される信号aによつて最初は1画面の上から
2行目をアドレスしている。
スするための行のソースアドレスレジスタであり、初期
状態に出力される信号aによつて最初は1画面の上から
2行目をアドレスしている。
またアンドゲート15が開かれるとソースアドレスレジ
スタ8は1カウントアツプされ、次の行をアドレスする
。9はラインアツプ時に次に転送する行をアドレスする
デイステイネーシヨンレジスタであり、初期状態時に出
力される信号aによつて1画面の先頭の行をアドレスす
る。
スタ8は1カウントアツプされ、次の行をアドレスする
。9はラインアツプ時に次に転送する行をアドレスする
デイステイネーシヨンレジスタであり、初期状態時に出
力される信号aによつて1画面の先頭の行をアドレスす
る。
またアンドゲート18が開くと上記デイステイネーシヨ
ンレジスタ9は1カウントアツプされ、次の行をアドレ
スする。10は上記のソースアドレスレジスタ8とデイ
ステイネーシヨンレジスタ9との出力を制御部25から
の信号bによつて切換える切換回路である。
ンレジスタ9は1カウントアツプされ、次の行をアドレ
スする。10は上記のソースアドレスレジスタ8とデイ
ステイネーシヨンレジスタ9との出力を制御部25から
の信号bによつて切換える切換回路である。
また4は表示するときにキヤラクタメモリ1をアドレス
するための行のアドレスカウンタであり、列アドレスカ
ウンタ3でドツト数分の表示を行なつてから1行カウン
トアツダするように動作する。6は上記切換回路10と
アドレスカウンタ4とを制御部25からの信号dによつ
て切換える切換回路である。
するための行のアドレスカウンタであり、列アドレスカ
ウンタ3でドツト数分の表示を行なつてから1行カウン
トアツダするように動作する。6は上記切換回路10と
アドレスカウンタ4とを制御部25からの信号dによつ
て切換える切換回路である。
次に第4図に示す制御部のフローチヤートに従つて第3
図の実施例の動作を詳細に説明する。
図の実施例の動作を詳細に説明する。
但しいま画面に表示されている行を先頭行から順にA,
B,C,D・・・・・・・・・とし、ここではB行のみ
がプロテクトされているものとして以下説明する。初期
状態では制御部25からの信号aによりデイステイネー
シヨンレジスタ9が先頭行のA行をアドレスしており、
ソースレジスタ8は次のB行をアドレスしている。ここ
で制御部25においてまずデイステイネーシヨンプロテ
クシヨン検出(第4図50で示す)が制御され、このと
き制御部25からの信号bによつてデイステイネーシヨ
ンレジスタ9のアドレス信号が選択され、さらに切換回
路6はこのときデータの読出し書込み中であるので信号
dによつて切換回路10のアドレス信号を有効と・して
キャラクタメモリ1に該アドレス信号を供給する。この
ときフロセクションメモリ2の情報がフロセクション検
出回路11に読み出され、ここではA行はプロテクトさ
れていないため、該検出回路11より“0”が出力され
る。次に制御部25はソースフロセクション検出(第4
図51で示す)の制御を行なう。このとき切換回路10
は信号bによつてソースレジスタ8側に切換えられ、ソ
ースレジスタ8はキヤラクタメモリ1のB行をアドレス
しており、フロセクションメモリ2の情報“B”が読み
出され、フロセクション検出回路11に供給される。こ
こではB行はプロテクトされているため2信号が制御部
25より出力される。一方上記フロセクション検出回路
11より゜“1゛が出力され、アンドゲート23に入力
される。このとき2信号がオアゲート22より出力され
ているため、アンドゲート23が開き、オアゲート19
を介してアンドゲート15に入力され、ソースレジスタ
8が1カウントアツブする(第4図63で示す)。従つ
てソースレジスタ8は次のC行をアドレスする。上記ソ
ースレジスタ8の1カウントアツプに伴つてコンデイシ
ヨナルフリツプフロツプがセツトされ(第4図64で示
す)、続いて再びソースフロセクション検出(第4図5
1で示す)に進行する。
B,C,D・・・・・・・・・とし、ここではB行のみ
がプロテクトされているものとして以下説明する。初期
状態では制御部25からの信号aによりデイステイネー
シヨンレジスタ9が先頭行のA行をアドレスしており、
ソースレジスタ8は次のB行をアドレスしている。ここ
で制御部25においてまずデイステイネーシヨンプロテ
クシヨン検出(第4図50で示す)が制御され、このと
き制御部25からの信号bによつてデイステイネーシヨ
ンレジスタ9のアドレス信号が選択され、さらに切換回
路6はこのときデータの読出し書込み中であるので信号
dによつて切換回路10のアドレス信号を有効と・して
キャラクタメモリ1に該アドレス信号を供給する。この
ときフロセクションメモリ2の情報がフロセクション検
出回路11に読み出され、ここではA行はプロテクトさ
れていないため、該検出回路11より“0”が出力され
る。次に制御部25はソースフロセクション検出(第4
図51で示す)の制御を行なう。このとき切換回路10
は信号bによつてソースレジスタ8側に切換えられ、ソ
ースレジスタ8はキヤラクタメモリ1のB行をアドレス
しており、フロセクションメモリ2の情報“B”が読み
出され、フロセクション検出回路11に供給される。こ
こではB行はプロテクトされているため2信号が制御部
25より出力される。一方上記フロセクション検出回路
11より゜“1゛が出力され、アンドゲート23に入力
される。このとき2信号がオアゲート22より出力され
ているため、アンドゲート23が開き、オアゲート19
を介してアンドゲート15に入力され、ソースレジスタ
8が1カウントアツブする(第4図63で示す)。従つ
てソースレジスタ8は次のC行をアドレスする。上記ソ
ースレジスタ8の1カウントアツプに伴つてコンデイシ
ヨナルフリツプフロツプがセツトされ(第4図64で示
す)、続いて再びソースフロセクション検出(第4図5
1で示す)に進行する。
これによつてC行のフロセクション検出が行なわれ、こ
こではC行のプロテクト無しであるため、ソースレジス
タ8でアドレスされたC行のデータC1が読み出され(
第4図52で示す)、バツフアメモリ12に記憶される
。続いてデイステイネーシヨンレジスタ9でアドレスさ
れているA行のa1の位置にバツフアメモI川2のデー
タC1が記憶される(第4図53で示す)。続いて列ア
ドレスレジスタ7のカウントアツプを実行する(第4図
54で示す)。
こではC行のプロテクト無しであるため、ソースレジス
タ8でアドレスされたC行のデータC1が読み出され(
第4図52で示す)、バツフアメモリ12に記憶される
。続いてデイステイネーシヨンレジスタ9でアドレスさ
れているA行のa1の位置にバツフアメモI川2のデー
タC1が記憶される(第4図53で示す)。続いて列ア
ドレスレジスタ7のカウントアツプを実行する(第4図
54で示す)。
即ちこのとき制御部25からの6信号の出力によりアン
ドゲート21が開き、列アドレスレジスタ7を1カウン
トアツプする。ここで列の終了であるか否かを検出する
(第4図55で示す)。いま終了していない場合には再
びソースレジスタ8によつてC行の情報が読み出され(
第4図52)、ソースレジスタ8、列アドレスレジスタ
7によつてデータC2がバツフアメモリ12に読み出さ
れ、デイステイネーシヨンレジスタ9と列アドレスレジ
スタ7によりバツフアメモl月2に記憶したデータC2
がA行のA2の位置に記憶される。その後列アドレスレ
ジスタ7をカウントアツプする(第4図55で示す)。
このようにしてC行のデータがA行に移され即ちライン
アツプされ、列の最後に達すると第4図56に進行する
。このときコンデイシヨナルフリツプフロツプがセツト
しているため、第4図59に進み制御部25から3信号
を出力する。このときソースレジスタ8の情報をアンド
ゲート17を介してデイステイネーシヨンレジスタ9に
転送する(第4図59で示す)。従つてデイステイネー
シヨンレジスタ9はC行のアドレスとなる。続いてソー
スアドレスレジスタ8は4信号を出力することによつて
カウントアツプされ(第4図60で示す)、次のD行を
アドレスする。このときコンデイシヨナルフリツプフロ
ツプをりセツトして(第4図61で示す)、1画面分の
キヤラクタメモリ1のラインアツプの終了を検出する(
第4図58で示す)。このラインアツプの検出はソース
レジスタ8が最下位行から先頭の行に戻つたときに終了
する。これが終了しない場合には再びデイステイネーシ
ヨンレジスタ9によつてアドレスされ、C行のプロテク
トを検出し(第4図56で示す)、プロテクトされてい
なければ既述したと同様に第4図51〜55の動作を実
行してD行のデータがC行に移される。こうして第4図
56で示す動作に進み、このときA−1でないため制御
部25から5信号を出力する。従つてアンドゲート15
,18が開き、これによつてソースレジスタ8及びデイ
ステイネーシヨンレジスタ9が次の行をアドレスされ、
第4図58に示す動作に戻る。このようにしてキヤラク
タメモリ1をラインアツプした後に切換回路5,6に制
御部25より信号dを供給して列アドレスカウンタ3、
行アドレスカウンタ4に切換えラィンアップした状態で
CRT2Oで表示される。
ドゲート21が開き、列アドレスレジスタ7を1カウン
トアツプする。ここで列の終了であるか否かを検出する
(第4図55で示す)。いま終了していない場合には再
びソースレジスタ8によつてC行の情報が読み出され(
第4図52)、ソースレジスタ8、列アドレスレジスタ
7によつてデータC2がバツフアメモリ12に読み出さ
れ、デイステイネーシヨンレジスタ9と列アドレスレジ
スタ7によりバツフアメモl月2に記憶したデータC2
がA行のA2の位置に記憶される。その後列アドレスレ
ジスタ7をカウントアツプする(第4図55で示す)。
このようにしてC行のデータがA行に移され即ちライン
アツプされ、列の最後に達すると第4図56に進行する
。このときコンデイシヨナルフリツプフロツプがセツト
しているため、第4図59に進み制御部25から3信号
を出力する。このときソースレジスタ8の情報をアンド
ゲート17を介してデイステイネーシヨンレジスタ9に
転送する(第4図59で示す)。従つてデイステイネー
シヨンレジスタ9はC行のアドレスとなる。続いてソー
スアドレスレジスタ8は4信号を出力することによつて
カウントアツプされ(第4図60で示す)、次のD行を
アドレスする。このときコンデイシヨナルフリツプフロ
ツプをりセツトして(第4図61で示す)、1画面分の
キヤラクタメモリ1のラインアツプの終了を検出する(
第4図58で示す)。このラインアツプの検出はソース
レジスタ8が最下位行から先頭の行に戻つたときに終了
する。これが終了しない場合には再びデイステイネーシ
ヨンレジスタ9によつてアドレスされ、C行のプロテク
トを検出し(第4図56で示す)、プロテクトされてい
なければ既述したと同様に第4図51〜55の動作を実
行してD行のデータがC行に移される。こうして第4図
56で示す動作に進み、このときA−1でないため制御
部25から5信号を出力する。従つてアンドゲート15
,18が開き、これによつてソースレジスタ8及びデイ
ステイネーシヨンレジスタ9が次の行をアドレスされ、
第4図58に示す動作に戻る。このようにしてキヤラク
タメモリ1をラインアツプした後に切換回路5,6に制
御部25より信号dを供給して列アドレスカウンタ3、
行アドレスカウンタ4に切換えラィンアップした状態で
CRT2Oで表示される。
また最下位行にはバツフアメモリ12を介して新しいデ
ータを記憶し表示することができる。本発明のCRT表
示装置によれば、上記のようにキャラクタ情報を記憶す
るキャラクタメモリ1に各行ごとにプロテクトメモリ2
を付加してプロテクト機能を持たせ、ラインアツプを行
なう際にプロテクトがあるか否かを検出し特にプロテク
トがある場合にそのラインを飛び越してラインアツプす
るようにしているため、表示画面中に残したいデータが
ある場合でもこの必要なデータを表示画面から消すこと
なく有効にラインアツプすることができる。
ータを記憶し表示することができる。本発明のCRT表
示装置によれば、上記のようにキャラクタ情報を記憶す
るキャラクタメモリ1に各行ごとにプロテクトメモリ2
を付加してプロテクト機能を持たせ、ラインアツプを行
なう際にプロテクトがあるか否かを検出し特にプロテク
トがある場合にそのラインを飛び越してラインアツプす
るようにしているため、表示画面中に残したいデータが
ある場合でもこの必要なデータを表示画面から消すこと
なく有効にラインアツプすることができる。
第1図及び第2図はともに一般的なCRT表示装置の動
作を説明するための説明図、第3図は本発明の1実施例
のプロツクダイヤグラム、第4図は同実施例における制
御部の動作を表わすフローチヤートである。 1・・・・・・キャラクタメモリ、2・・・・・・プロ
テクトメモリ、3・・・・・・列アドレスカウンタ、4
・・・・・・行アドレスカウンタ、5,6,10・・・
・・・切換回路、7・・・・・・列アドレスレジスタ、
8・・・・・・ソースアドレスレジスタ、9・・・・・
・デイステイネーシヨンレジスタ、11・・・・・・フ
ロセクション検出回路、12・・・・・・バツフアメモ
リ、13・・・・・・キャラクタジェネレータ、14・
・・・・・パラレル・シリアル変換器、20・・・・・
・CRT、25・・・・・・制御部。
作を説明するための説明図、第3図は本発明の1実施例
のプロツクダイヤグラム、第4図は同実施例における制
御部の動作を表わすフローチヤートである。 1・・・・・・キャラクタメモリ、2・・・・・・プロ
テクトメモリ、3・・・・・・列アドレスカウンタ、4
・・・・・・行アドレスカウンタ、5,6,10・・・
・・・切換回路、7・・・・・・列アドレスレジスタ、
8・・・・・・ソースアドレスレジスタ、9・・・・・
・デイステイネーシヨンレジスタ、11・・・・・・フ
ロセクション検出回路、12・・・・・・バツフアメモ
リ、13・・・・・・キャラクタジェネレータ、14・
・・・・・パラレル・シリアル変換器、20・・・・・
・CRT、25・・・・・・制御部。
Claims (1)
- 1 キャラクタ情報を記憶するキャラクタ記憶手段をス
キャンしてその情報を順次読み出し、キャラクタジェネ
レータによりドットパターンに変換してCRT上で表示
させ、また前記CRT上の表示データを上方向(又は下
方向)に順次ラインアップ動作させるタイプライタモー
ド(ラインアップ機能)を有したCRT表示装置にあつ
て、前記キャラクタ記憶手段は少なくとも1画面分以上
のキャラクタ情報を記憶する容量を有すると共に該記憶
手段の保持情報に関連しかつCRT上で表示される表示
行に対応する関係でプロテクトする行か否かの情報を保
持するプロテクト記憶手段、前記プロテクト記憶手段の
読出し情報からプロテクト行を判断する判断手段と、上
記キャラクタ記憶手段に記憶された情報を1行上位(又
は下位)の行へ転送させる手段と、該転送手段による転
送の際にプロテクトされている行を飛び越して転送させ
る手段とを装備し、上記タイプライタモード時にキャラ
クタ記憶手段に記憶された情報の前記転送制御に先行し
て当該制御される行に対応するプロテクト記憶手段の情
報を判断させてプロテクト行である時に前記転送制御を
禁止し、プロテクト行でない時にはプロテクト行を飛び
越して順次上位(又は下位)へ転送制御させ、当該タイ
プライタモード時においてCRT上にプロテクト行の表
示を残存させるように成したことを特徴とするCRT表
示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52075269A JPS59106B2 (ja) | 1977-06-23 | 1977-06-23 | Crt表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52075269A JPS59106B2 (ja) | 1977-06-23 | 1977-06-23 | Crt表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS549531A JPS549531A (en) | 1979-01-24 |
JPS59106B2 true JPS59106B2 (ja) | 1984-01-05 |
Family
ID=13571326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52075269A Expired JPS59106B2 (ja) | 1977-06-23 | 1977-06-23 | Crt表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59106B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0440655Y2 (ja) * | 1985-08-26 | 1992-09-24 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5111899A (ja) * | 1974-07-19 | 1976-01-30 | Nippon Oil Seal Ind Co Ltd | Kaaboneetoketsugoo jusuru jugotaino seizoho |
JPS5150536A (ja) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | |
JPS5212531A (en) * | 1975-07-21 | 1977-01-31 | Fujitsu Ltd | Operation systm of gas discharge panel |
-
1977
- 1977-06-23 JP JP52075269A patent/JPS59106B2/ja not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5111899A (ja) * | 1974-07-19 | 1976-01-30 | Nippon Oil Seal Ind Co Ltd | Kaaboneetoketsugoo jusuru jugotaino seizoho |
JPS5150536A (ja) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | |
JPS5212531A (en) * | 1975-07-21 | 1977-01-31 | Fujitsu Ltd | Operation systm of gas discharge panel |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0440655Y2 (ja) * | 1985-08-26 | 1992-09-24 |
Also Published As
Publication number | Publication date |
---|---|
JPS549531A (en) | 1979-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3952641B2 (ja) | 画像処理装置及び画像処理システム | |
US5291582A (en) | Apparatus for performing direct memory access with stride | |
JP2796329B2 (ja) | 表示メモリとそれを備えた画像処理装置 | |
US5101365A (en) | Apparatus for extending windows using Z buffer memory | |
JPS6049391A (ja) | ラスタ走査表示システム | |
JPS59845B2 (ja) | 表示装置 | |
US4970501A (en) | Method for writing data into an image repetition memory of a data display terminal | |
JPS59106B2 (ja) | Crt表示装置 | |
JP3578533B2 (ja) | 画像表示制御装置 | |
JPS6332392B2 (ja) | ||
JPS61163383A (ja) | 情報処理装置 | |
JPS6239739B2 (ja) | ||
JPS597115B2 (ja) | アドレス作成方法 | |
JPS632117B2 (ja) | ||
JPH0242675B2 (ja) | ||
JPS6040034B2 (ja) | 表示装置 | |
JPS623954B2 (ja) | ||
JPS58143384A (ja) | Crtデイスプレイ装置におけるデ−タのリ−ド/ライト方式 | |
JPS6113288A (ja) | 画像フレ−ム・メモリのアクセス制御回路 | |
JPS6377088A (ja) | マイクロコンピユ−タ | |
JPS58126583A (ja) | 文字表示装置 | |
JPS616684A (ja) | カ−ソル表示制御方式 | |
JPS61254984A (ja) | ビツト・マツプ表示器用処理装置 | |
JPS6159391A (ja) | 静止画移動回路 | |
JPS637392B2 (ja) |