JPS59106B2 - Ｃｒｔ表示装置 - Google Patents

Description

【発明の詳細な説明】 本発明はＣＲＴ（陰極線管）に文字、数字、図形等を表
示するＣＲＴ表示装置に関し、特に画面上に消さずに残
したいデーターがある場合プロテクトをかけて有効にラ
インアップできるＣＲＴ表示装置に係るものである。

一般にＣＲＴ表示装置は計算機等の出力のモニター用及
びコンソール用として広く使用されている。

これはＣＲＴ表示装置が表示文字数に比し比較的安価で
あり、高速且つ無騒音であることによる所が大きい。し
かしこのＣＲＴ表示装置では表示できる文字数がブラウ
ン管の大きさ等で決つてしまい何文字でも表示できると
いう訳にはいかない。

これに対しタイプライターではデータを紙に印字するこ
とでその機能を満足しているため、データが記録として
残り、文字数に制限がない利点がある。本発明は、ＣＲ
Ｔ表示装置においてもこのタイプライターに近い機能を
持たせようとしたものである。一般にＣＲＴ表示装置は
通常のノーマルモードとタイプライターモード（ライン
アツプモード）で動作し、そのモードはスイツチまたは
計算機からのコマンドによつて切換えられる。

いまＣＲＴ表示装置がノーマルモードからタイプライタ
ーモードに切換つたときには、カーソルは第１図に示す
ように最下行の先頭ポジシヨンに移動する。

次に転送されて来るデータはカーソルのポジシヨンに表
示され、順次右に１ポジシヨンずつ移動して表示される
。このようにして転送されて来るデータをＣＲＴ画面上
に順次表示して行くが、１ライン分の文字数を越える場
合や転送データ中にＣＲ（キヤリツジリターン）コード
やＮＬ（ニユーライン）コードがあつた場合にはＣＲＴ
画面の表示データは第２図Ａ，ｂのように１行ずつライ
ンアツプを行ない、最上行の表示データは順次消滅する
。以上のようにラインアツプ機能を持たせることにより
ＣＲＴに次々と新しい情報を表示して行くことができる
。

この場合ラインアツプされ消滅して行くデータの中には
残しておきたい情報もある。ところが従来一般のＣＲＴ
表示装置では全画面を対象にラインアツプを行なうため
、残しておきたい必要な情報をもラインアツブし消滅さ
せる欠点があつた。本発明はこのような欠点に鑑みなさ
れたものであり、各ラインごとにプロテクトする機能を
持たせ、所望の行の表示内容を任意に画面上に残してお
くことができるＣＲＴ表示装置を提供するものである。

以下図面に示す実施例に従つて本発明を説明する。

第３図は本発明の１実施例を示すものでありここで１は
表示しようとするデータをコード信号で記憶し、少くと
も１画面以上の記憶容量を有するキヤラクタメモリであ
り、該キヤラクタメモリ１には各行をプロテクトするか
否かを記憶するフロセクションメモリ２を有し、該メモ
リ２が各行ごとに付加されている。該キヤラクタメモリ
１は行及び列のアドレスレジスタによりＣＲＴ２Ｏの走
査に同期してアドレスされ、該メモリ１からデータが順
次読み出されキャラクタジェネレータ１３に供給され、
ここでコード信号がＣＲＴによる表示のためのドツト信
号に変換される。こうして変換された信号はシリアル・
パラレル変換回路１４に供給され、シリアル・パラレル
変換された後、ＣＲＴ２Ｏにおいて順次表示される。デ
ータを表示するときは同一行を画素の縦のドツト数分繰
返し読み出される。また上記キヤラクタメモリ１にデー
タを読み出しまたは書き込するときも行、列のアドレス
回路でアドレスされ、１行分の記憶容量を有するバツフ
アメモリ１２を介して読み出しまたは書込みされる。キ
ヤラクタメモリ１のフロセクションメモリ２の情報は、
アドレスされるとフロセクション検出回路１１に読み出
され、フロセクションの検出があれば゜“１゛゜を出力
し、なければ“゜０゛を出力する。

７は列のアドレスレジスタであり、キヤラクタメモリ１
にデータを読み出しまたは書込みするときに使用される
。

アンドゲート２１の出力により順次カウントアツプされ
、１行分のアドレスが行なわれる。３はキヤラクタメモ
リ１のデータを表示するときにＣＲＴ２Ｏの走査に同期
してカウントアツプされるアドレスカウンタである。

５は上記の列アドレスレジスタ７か列アドレスカウンタ
３の出力をデータの読出し書込みか或いは表示かを制御
部２５からの信号ｄによつて切換える切換回路であり、
キヤラクタメモリ１に列のアドレス信号として供給する
。

８はラインアツプするときラインアツプ前の行をアドレ
スするための行のソースアドレスレジスタであり、初期
状態に出力される信号ａによつて最初は１画面の上から
２行目をアドレスしている。

またアンドゲート１５が開かれるとソースアドレスレジ
スタ８は１カウントアツプされ、次の行をアドレスする
。９はラインアツプ時に次に転送する行をアドレスする
デイステイネーシヨンレジスタであり、初期状態時に出
力される信号ａによつて１画面の先頭の行をアドレスす
る。

またアンドゲート１８が開くと上記デイステイネーシヨ
ンレジスタ９は１カウントアツプされ、次の行をアドレ
スする。１０は上記のソースアドレスレジスタ８とデイ
ステイネーシヨンレジスタ９との出力を制御部２５から
の信号ｂによつて切換える切換回路である。

また４は表示するときにキヤラクタメモリ１をアドレス
するための行のアドレスカウンタであり、列アドレスカ
ウンタ３でドツト数分の表示を行なつてから１行カウン
トアツダするように動作する。６は上記切換回路１０と
アドレスカウンタ４とを制御部２５からの信号ｄによつ
て切換える切換回路である。

次に第４図に示す制御部のフローチヤートに従つて第３
図の実施例の動作を詳細に説明する。

但しいま画面に表示されている行を先頭行から順にＡ，
Ｂ，Ｃ，Ｄ・・・・・・・・・とし、ここではＢ行のみ
がプロテクトされているものとして以下説明する。初期
状態では制御部２５からの信号ａによりデイステイネー
シヨンレジスタ９が先頭行のＡ行をアドレスしており、
ソースレジスタ８は次のＢ行をアドレスしている。ここ
で制御部２５においてまずデイステイネーシヨンプロテ
クシヨン検出（第４図５０で示す）が制御され、このと
き制御部２５からの信号ｂによつてデイステイネーシヨ
ンレジスタ９のアドレス信号が選択され、さらに切換回
路６はこのときデータの読出し書込み中であるので信号
ｄによつて切換回路１０のアドレス信号を有効と・して
キャラクタメモリ１に該アドレス信号を供給する。この
ときフロセクションメモリ２の情報がフロセクション検
出回路１１に読み出され、ここではＡ行はプロテクトさ
れていないため、該検出回路１１より“０”が出力され
る。次に制御部２５はソースフロセクション検出（第４
図５１で示す）の制御を行なう。このとき切換回路１０
は信号ｂによつてソースレジスタ８側に切換えられ、ソ
ースレジスタ８はキヤラクタメモリ１のＢ行をアドレス
しており、フロセクションメモリ２の情報“Ｂ”が読み
出され、フロセクション検出回路１１に供給される。こ
こではＢ行はプロテクトされているため２信号が制御部
２５より出力される。一方上記フロセクション検出回路
１１より゜“１゛が出力され、アンドゲート２３に入力
される。このとき２信号がオアゲート２２より出力され
ているため、アンドゲート２３が開き、オアゲート１９
を介してアンドゲート１５に入力され、ソースレジスタ
８が１カウントアツブする（第４図６３で示す）。従つ
てソースレジスタ８は次のＣ行をアドレスする。上記ソ
ースレジスタ８の１カウントアツプに伴つてコンデイシ
ヨナルフリツプフロツプがセツトされ（第４図６４で示
す）、続いて再びソースフロセクション検出（第４図５
１で示す）に進行する。

これによつてＣ行のフロセクション検出が行なわれ、こ
こではＣ行のプロテクト無しであるため、ソースレジス
タ８でアドレスされたＣ行のデータＣ１が読み出され（
第４図５２で示す）、バツフアメモリ１２に記憶される
。続いてデイステイネーシヨンレジスタ９でアドレスさ
れているＡ行のａ１の位置にバツフアメモＩ川２のデー
タＣ１が記憶される（第４図５３で示す）。続いて列ア
ドレスレジスタ７のカウントアツプを実行する（第４図
５４で示す）。

即ちこのとき制御部２５からの６信号の出力によりアン
ドゲート２１が開き、列アドレスレジスタ７を１カウン
トアツプする。ここで列の終了であるか否かを検出する
（第４図５５で示す）。いま終了していない場合には再
びソースレジスタ８によつてＣ行の情報が読み出され（
第４図５２）、ソースレジスタ８、列アドレスレジスタ
７によつてデータＣ２がバツフアメモリ１２に読み出さ
れ、デイステイネーシヨンレジスタ９と列アドレスレジ
スタ７によりバツフアメモｌ月２に記憶したデータＣ２
がＡ行のＡ２の位置に記憶される。その後列アドレスレ
ジスタ７をカウントアツプする（第４図５５で示す）。
このようにしてＣ行のデータがＡ行に移され即ちライン
アツプされ、列の最後に達すると第４図５６に進行する
。このときコンデイシヨナルフリツプフロツプがセツト
しているため、第４図５９に進み制御部２５から３信号
を出力する。このときソースレジスタ８の情報をアンド
ゲート１７を介してデイステイネーシヨンレジスタ９に
転送する（第４図５９で示す）。従つてデイステイネー
シヨンレジスタ９はＣ行のアドレスとなる。続いてソー
スアドレスレジスタ８は４信号を出力することによつて
カウントアツプされ（第４図６０で示す）、次のＤ行を
アドレスする。このときコンデイシヨナルフリツプフロ
ツプをりセツトして（第４図６１で示す）、１画面分の
キヤラクタメモリ１のラインアツプの終了を検出する（
第４図５８で示す）。このラインアツプの検出はソース
レジスタ８が最下位行から先頭の行に戻つたときに終了
する。これが終了しない場合には再びデイステイネーシ
ヨンレジスタ９によつてアドレスされ、Ｃ行のプロテク
トを検出し（第４図５６で示す）、プロテクトされてい
なければ既述したと同様に第４図５１〜５５の動作を実
行してＤ行のデータがＣ行に移される。こうして第４図
５６で示す動作に進み、このときＡ−１でないため制御
部２５から５信号を出力する。従つてアンドゲート１５
，１８が開き、これによつてソースレジスタ８及びデイ
ステイネーシヨンレジスタ９が次の行をアドレスされ、
第４図５８に示す動作に戻る。このようにしてキヤラク
タメモリ１をラインアツプした後に切換回路５，６に制
御部２５より信号ｄを供給して列アドレスカウンタ３、
行アドレスカウンタ４に切換えラィンアップした状態で
ＣＲＴ２Ｏで表示される。

また最下位行にはバツフアメモリ１２を介して新しいデ
ータを記憶し表示することができる。本発明のＣＲＴ表
示装置によれば、上記のようにキャラクタ情報を記憶す
るキャラクタメモリ１に各行ごとにプロテクトメモリ２
を付加してプロテクト機能を持たせ、ラインアツプを行
なう際にプロテクトがあるか否かを検出し特にプロテク
トがある場合にそのラインを飛び越してラインアツプす
るようにしているため、表示画面中に残したいデータが
ある場合でもこの必要なデータを表示画面から消すこと
なく有効にラインアツプすることができる。

【図面の簡単な説明】

第１図及び第２図はともに一般的なＣＲＴ表示装置の動
作を説明するための説明図、第３図は本発明の１実施例
のプロツクダイヤグラム、第４図は同実施例における制
御部の動作を表わすフローチヤートである。 １・・・・・・キャラクタメモリ、２・・・・・・プロ
テクトメモリ、３・・・・・・列アドレスカウンタ、４
・・・・・・行アドレスカウンタ、５，６，１０・・・
・・・切換回路、７・・・・・・列アドレスレジスタ、
８・・・・・・ソースアドレスレジスタ、９・・・・・
・デイステイネーシヨンレジスタ、１１・・・・・・フ
ロセクション検出回路、１２・・・・・・バツフアメモ
リ、１３・・・・・・キャラクタジェネレータ、１４・
・・・・・パラレル・シリアル変換器、２０・・・・・
・ＣＲＴ、２５・・・・・・制御部。

Claims (1)

【特許請求の範囲】
1. １ キャラクタ情報を記憶するキャラクタ記憶手段をス
   キャンしてその情報を順次読み出し、キャラクタジェネ
   レータによりドットパターンに変換してＣＲＴ上で表示
   させ、また前記ＣＲＴ上の表示データを上方向（又は下
   方向）に順次ラインアップ動作させるタイプライタモー
   ド（ラインアップ機能）を有したＣＲＴ表示装置にあつ
   て、前記キャラクタ記憶手段は少なくとも１画面分以上
   のキャラクタ情報を記憶する容量を有すると共に該記憶
   手段の保持情報に関連しかつＣＲＴ上で表示される表示
   行に対応する関係でプロテクトする行か否かの情報を保
   持するプロテクト記憶手段、前記プロテクト記憶手段の
   読出し情報からプロテクト行を判断する判断手段と、上
   記キャラクタ記憶手段に記憶された情報を１行上位（又
   は下位）の行へ転送させる手段と、該転送手段による転
   送の際にプロテクトされている行を飛び越して転送させ
   る手段とを装備し、上記タイプライタモード時にキャラ
   クタ記憶手段に記憶された情報の前記転送制御に先行し
   て当該制御される行に対応するプロテクト記憶手段の情
   報を判断させてプロテクト行である時に前記転送制御を
   禁止し、プロテクト行でない時にはプロテクト行を飛び
   越して順次上位（又は下位）へ転送制御させ、当該タイ
   プライタモード時においてＣＲＴ上にプロテクト行の表
   示を残存させるように成したことを特徴とするＣＲＴ表
   示装置。