JPS59106885A - 半導体スイツチ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ホトカプラからの出力を受けて半導体スイッ
チを駆動する回路に関するものであり、更に詳しくは、
インバータ等の電力変換装置の主回路における半導体ス
イッチの駆動用に用いて好適な、この種駆動回路に関す
るものである。

第１図なよ、３相インバータの主回路を示す回路図であ
る。同図において、Ｅは主回路中間電圧、Ｔ、−Ｔ６Ｆ
ｉそれぞれメイントランジスタ、ｚＬは負荷、である。

第２図ｔよ第１図におけるｌ・ランジスタＴｌ、′ｒ２
の動作波形を示す波形図である。同図において、＜ａ）
ｈトランジスタＴ１のオン、オフ指令を示す波形図、（
ｂ）はトランジスタＴ２のオン、オフ指令を示す波形図
、　（Ｃ）ｔｊ：　）ランジスタＴｌの実際のオン、オ
フ動作状況を示す波形図、（ｄ）Ｆｉ）ランジスタＴ２
の実際のオン、オフ動作状況を示す波形図、（ｅ）はト
ランジスタＴ１とＴ２から成るアームの短絡電流波形を
示した波形図、である。

第２図い）の（ａ）　、　（ｂ）におけるオン、オフ指
令で示されているように、インバータとしての動作原理
上、トランジスタＴｌとＴ２Ｆｉ必ず一方がオンのとき
、他方がオフとなるべき筈のものであり、理想的にはト
ランジスタＴｌとＴ２を同じタイミングで、一方がオン
からオフなら、他方がオフからオンへ転じるようにする
のが望まれる。

しかし実際には、半導体スイッチである・くワトランジ
スタＴ１　ｙ　Ｔ２は、第２図（Ａ）の（Ｃ）　、　（
ｄ）で示されるように、オン指令が入力されてから実際
にオンに転じるまでの時間ｔＯＮは短く速いが、オフ指
令が入力されてから実際にオフに転じるまでの時間ｔｏ
ＦＦは長くて遅い。このためトランジスタＴｌとＴ２が
共にオンとなる期間が存在し、この期間には第２図（Ａ
）の（ｅ）に見られるよ５に、トランジスタＴＩ、Ｔ２
から成るアームに短絡電流が流れトランジスタＴ１．Ｔ
２を破壊する原因となる。

そこでかかる原因を取シ除くために、第２図の）の（ａ
）　、　（ｔ））に見られるように、トランジスタＴ１
の指令信号もＴ２の指令信号も共にオフとなる期間ＴＤ
　（〉ｔｏｒＦ−ｔｏｌｉ　）を設け、トランジスタＴ
１゜Ｔ２が同時にオンになることがないようにしている
。

かかる期間ＴＤを計測するためにはタイマ回路が必要で
あり、このタイマ回路はアーム短絡防止用として役立つ
ものであることが理解されるであろう。

次に半導体スイッチ駆動回路の役割の一つとして、イン
バータ主回路と制御回路との間の絶縁を図る必要がある
場合に、その絶縁の役割を果たすことが挙げられる。こ
の絶縁手段としてホトカプラを使用することが近年、一
般的となってきたが、ｖ このホトカプラを使用した場合、…（電圧変化率）によ
る誤動作発生とい５問題があるので、以下、このことに
ついてωａ明する。

第３図は、ブリッジ形並列インバータ回路の概略を示す
回路図である。同図に示されるように、トランジスタＴ
１〜′１゛４にはそれぞれベース駆動回路（半導体スイ
ッチ駆動回路）■が付属しており、その駆動により各ト
ランジスタが導通制御され、負荷ＺＬに所定の交流電力
が供給されるようになっている。

第４図は第３図におけるベース駆動回路１の要部を示す
回路図である。このベース駆動回Ｍ（半導体スイッチ駆
動回路）１は、図示せざる制御回路とトランジスタＴ２
を含むインバータ主回路との間を絶縁するためのホトカ
プラＰＣを含んでいる。

以下、第３図、第４図を参照し、このペース駆ｖ 動回路１を対象として、■による誤動作発生の問題を続
開する。

絶縁を目的にホトカプラＰＣを用いたペース駆動回路で
は、ホトカプラの入力側と出力側の間に浮遊容■４があ
るために、その入力側と出力側の間ｖ にＴｔ（電位変化）が加わると、電流が流れ、ベース駆
動の誤動作（オフ状態にあるべきトランジスタＴ２をオ
ンに誤動作する）が生じる。以下、具体的に読切する。

第４図に示すように、ホトカプラＰＣの内部には、浮遊
容■Ｃ□、Ｃ２，Ｃ３等が存在する。該ホトカプラを含
むベース駆動回路１は図示の如（、メイントランジスタ
Ｔ２に接続されている。そしてｂ点はインダクタンスＬ
を介し２てＣ点につながっており、またｂ点電位はホト
カプラＰＣの出力側電位に等しい。

今、トランジスタＴ２がスイッチングしたとすると、そ
れによりｂ点を介してＣ点に対し非常に大きな電圧変化
（１丁）を生じる。またＣ点はホトカプラの入力側につ
ながっているため、ホトカプラＰＣｄｖ　　　。

の入力側と出力側の間に大きな電圧変化（π）か加わる
。このとき先に述べた浮淑容ｄ″のうち、Ｃ２゛へ は直接トランジスタＴｒのベース電流に影響を及ぼすも
のであるから、それが誤動作の原因となる。

例えば、トランジスタＴｒがオフ状態にあるとき、ホト
カプラＰＣの入力τ１０に対し−Ｃ１ぞの出力側でｖ 負となるよりな−が印加されたとすると、Ｃ２・丁ｔｔ の大きさのベースＩＫ　ｂｆ５がトランジスタＴｒに流
れ込む。すると、（ベース電流）〉〈（電流増幅率ｈｆ
ｅ）の電流（−０２・π・ｈｆｅ）がトランジスタＴｒ
のコレクタに流入するため、抵抗ＲＬによる電圧降下が
生じ、電位出力■ｏはそれまでのノ＼イレベルからロウ
レベルに引き下げられる。ここで、電位出力Ｖ。

は、それがハイレベルならオフ、ロウレベルならオンの
指令として後段へ伝達されるため、誤ってオン指令がメ
イントランジスタＴ２へ出力されたことになり誤オン動
作を生じる。

このような誤動作を生じると、トランジスタＴｉ５Ｔ２
から成るアームに短絡電流が流れトランジスタ破壊の原
因となる。

ｖ かかる・訂による誤オン対策の基本となる考え方を次に
説明する。

ホトカプラ絶縁形ベース駆動回路の回路構成かた場合、
第５図で示されるように、誤オンを招来ｖ するｉが発生するに要する時間ｔＵ、主回路中間電圧Ｅ
＝　３７０Ｖ、スナバはね上シミ圧ΔＦ＝３０Ｖとする
と、 ｖ ｔ＜：（Ｅ十ΔＥ）／■τ＝４００ｖ／１００ｖ／μ５
ｅｃ−４μＳｅＣとなる。従ってベース駆動回路に、４
μＳｅＣ以上の無駄時間領域（伝達遅延時間）を設ける
ことをｖ もって−訂による誤オン対策とすることができる。

しかしながら、ペース駆動回路における伝達遅延時間は
、一般的には短いほど良く、出来る限り短くすることが
望まれている。

その理由は、伝達遅延時間が長いと、制御上、メイント
ランジスタをオン（またはオフ）しなければならないと
きにオン（またはオフ）しないこととなシ、伝達遅延時
間が長いほど、スムーズな制御が困難となるからである
。

例えばトランジスタを遮断しなければならないときに、
すぐ遮断できなければ、その遅れ時間だけトランジスタ
を流れる電流が増え続け、負荷や当該トランジスタを破
壊することが考えられる。

また、伝達遅延時間より短いパルス幅のパルスがベース
駆動回路に入力された場合、出力パルスが発生せず、ト
ランジスタのペース駆動ができない。すなわち伝達遅延
時間の大小により、トランジスタをオン、オフさせゐ最
高スイッチング周波数が制限されることになる。

そのほか、トランジスタがオンするときとオフするとき
とで、伝達遅延時間が異なると、ベース駆動回路への入
力波形とその出力波形のオン・デユーティが異なるとい
う問題も生じる。

以上、ベース駆動回路（半導体スイッチ回路）に関する
問題点を詳しく説明してきたが、これらの問題点を解決
するために、従来は次のような手段が採られていた。

第６図はアーム短絡防止用のタイマ回路を備えた半導体
スイッチ回路の従来例を示すブロック図である。同図に
おいて、Ｔｌ、Ｔ２はそれぞれメイントランジスタ、ｌ
、１′はそれぞれベース駆動回路、２は制御回路、２１
．２１’はそれぞれタイマ回路、２２は信号発生回路、
である。

制御回路２の中に、第２図（至）に示した期間ＴＤを計
測するタイマ回路２１．２１’を設け、ベース駆動回路
１，１の入力には、オン時のみ遅れ期間ＴＤをもった指
令を入力することにより、アーム短絡を防止している。

そしてベース駆動回路１，１′のｖ 中で、■による誤動作対策、伝達遅延時間の短縮対策に
努力するというのが従来の実状であった。

しかし、ベース駆動回路において伝達遅延時間の短縮に
い（ら努力しても、その久方信号そのものが制御回路に
おけるタイマ回路により遅延されたものであるから、こ
れを含めて全体的に拷えると、伝達遅延時間の短縮を実
効的に図ったことにはならない。また、このように、ア
ーム短絡防止ｖ 用のタイマ回路は制御回路に設け、■による誤動作対策
はベース駆動回路で行なうなどのように、各対策を別々
の回路において行なうのでは、嬉６へ図に具体例を示し
た如きタイマ回路のコストの点と云い、またそれを取付
けるプリント基板上の占有面積の点などでも、不経済で
あることを免れず、コスト面、小型化の面などで不利で
あるという欠点を有していた。

本発明は、上述の如き従来技術の欠点を解決するために
なされたものであり、従って本発明の目ｖ 的は、アーム短絡防止、石による誤動作対策、伝達遅延
時間の短縮等の諸施策を１１１」−回路内でほどこすと
とによシ、コスト面、小型化の面などで有利となる半導
体スイッチ駆動回路を提供することにある。

本発明の構成の要点は、ホトカプラの出方を受けて半導
体スイッチを駆動する回路において、少なくとも抵抗と
容量の直列回路とＢｔ１記容量の両端間を短絡可能なス
イッチング手段とを含み、ホトカプラからのオン指令に
より前記抵抗を介して容量を充電させ、該充電電位が一
定限度を超したときにそのことを利用して半導体スイッ
チをオンに転じ、ホトカプラからオフ指令があったとき
は前記スイッチング手段により容量を短絡して放電させ
ることによシ半導体スイッチをオフに転じるようにして
、ホトカプラからのオン指令により半導体スイッチが芙
際にオンするまでの遅延時間を、ホトカプラからのオフ
指令により半導体スイッチがオフに転じるまでの遅延時
間より長くした点にちる。

次に図を参照して本発明の一実施例を説明する。

第７図は本発明の一実施例を示す回路図である。

同図において、Ｔ１はメイントランジスタ、ＱＩ　ＨＱ
２　＋Ｑ３はそれぞれトランジスタ、ＰＣはホトカプラ
、”Ｐ　＋　”Ｌ’　＊　Ｒｆ　ｔ　Ｒｒはそれぞれ抵
抗、ＣＴは本発明によシ設ケたコンデンサであり、これ
がない場合には、ホトカプラＰＣ、トランジスタＱ３．
Ｑ２．Ｑｌとして高速動作型のものを用いれば、入力信
号ＩＦに対しほとんど遅れなしに、ベース電流ＩＢ　が
メイントランジスタＴｌに流入するものである。このコ
ンデンサＧを１個設けたことにより、メイントランジス
タＴ１にオン指令を送るときのみ、長い遅延時間をもた
せることを可能にしている。

第８図は第７図の回路における各部電流、電圧信号を示
す波形図である。

次に第７図、第８図を参照して回路動作を説明する。

先ずメイントランジスタＴ１をオンさせるときの動作に
ついて説明する。

ホトカプラＰＣの入力にオン指令ＩＦが入力すると、ト
ランジスタＴｒが導通し、トランジスタＱ３のベース入
力電圧■ｏが低下し、それまで抵抗ＲＰからトランジス
タＱａのベースに流れていたベース電流が遮断される。

するとトランジスタＱ３はオフとなシ、コンデンサＣＴ
の両端間電圧ＶＣは、（抵抗時の抵抗値）×（コンデン
サＣＴの容量値）の時定数で上昇を始める。この電圧Ｖ
Ｃが成るレベル以上に達すると、トランジスタＱ１にベ
ース電流が流れトランジスタＱｌｕオンし、メイントラ
ンジスタＴ１にベース電流ＩＢを流す。またオン指令Ｉ
Ｐが入力してからメイントランジスタＴ１をオンさせる
までの遅延時間ｔＯＮの長さは、コンデンサＣでの容量
値を変えることで自由に変えることができる。

次にメイントランジスタＴ１をオフさせるときの動作に
ついて説明する。

ホトカプラＰＣの入力にオフ指令が入ると、トランジス
タＱ３のベース入力電圧ｖｏが増大し、トランジスタＱ
３をオンさせる。すると、コンデンサＣＴの両端間がト
ランジスタＱ３で短絡された形となる。

このためコンデンサＣＴの両端間電圧ｖｃが一瞬のうち
に引き下げられ、トランジスタＱ１をオフ、Ｑ２をオン
に転じ、メイントランジスタＴ１に逆バイアス電流を流
し、メイントランジスタ′Ｆ１をオフに転じる。

このように、メイントランジスタＴＩをオフからオンに
転じるときと、オンからオフに転じるときとで、１１コ
令の伝達遅延時間に差をもたせることが、コンデンサＣ
Ｔの追加によシ行なえるため、ｔｏＩＪ＞　ｔｏｕｒの
関係を満足するようにコンデンサＣＴの容量を選≦こと
は容易であり、これにより従来、制御回路に設けていた
アーム短絡防止用タイマ回路り：不要ｖ となり、同時に一訂による誤オン対策も行なえる。

第９図は本発明の他の実施例を示す回路図である。同図
に示す実施例は、トランジスタＱｌ、Ｑ２のベース駆動
回路における駆動信号の出力方法を少し変形させただけ
のもので、基本的には第７図に示し７た実施例と変わる
所がない。このほか、多くの変形を考え得ることは容易
に明らかであろう。

第７図１２Ａ′４９図の各実施例でにコンデンサを使用
したが、このコンデンサもなくし、］・ランジスタ等の
素子のスイッチング時間の差を利用する方式も考えられ
るであろう。

第１０図は、制御回路にタイマ回路を備えた従来のベー
ス駆動回路と本発明の実施例との動作比較を示す説明図
である。同図において、（ｅ）はアーム短絡防止用タイ
マへの入力信号、（ａ）　、　（ａ）　’はそれぞれベ
ース駆動回路への入力信号、（ｂ）　ｔ　（＋３）　’
はそれぞれベース駆動回路の出力信号、（Ｃ）　、　（
Ｃ）　　はそれぞれメイントランジスタのオン、オフ動
作、をそれぞれ示すタイミングチャートである。また１
（、はアーム短絡防止タイマ時間、’１　ｔ　’１　は
それぞれベース駆動回路におけるオン指令の伝達遅延時
間、ｔ２，１２′はそれぞれトランジスタ・オン時の遅
延時間、ｔ３　、　ｔ３’はそれぞれベース駆動回路に
おけるオフ指令の伝達遅延時間、’４　＋　’４’はそ
れぞれトランジスタ・オフ時の遅延時間、を示す。

第１０図において、制御回路にタイマ回路を備えた従来
のベースｌ４ｉＡ動回路も、本発明の実施例も、動作と
しては同じ結果が得られることが判るであろう。

以上説明したように、本発明によれば、アーム短絡防止
、１１による誤動作防止、伝達遅延時間のｒｉ、ｒ能な
限りの短縮、等をＦＪ−回路内の回路手段で達成してい
るので、コスト面、小型化の面などで従来よりきわめて
有利な半導体スイッチ駆動回路を提供できるという利点
がある。

なお、本発明は、インバータの主回路に使用されている
パワートランジスタの駆動力式を例にとつて説明してき
たが、一般的にインバータを代表とする電力変換装置の
主回路に半導体スイッチが用いられている場合、本発明
の適用が可能である。

また、他の技術分野に於て、アーム短絡防止に限らず、
タイマ機能を必要とする場合で、しかもホトカプラによ
る回路絶縁が要求される場合は、ホトカプラの入力側に
タイマ機能を設けるのではなく、出力側に設けることで
同相ノイズによるホトカプラの誤動作を防止することが
できる。

【図面の簡単な説明】

第１図は普通の３相インバータの主回路を示す回路図、
第２図は第１図におけるトランジスタＴｌ。 Ｔ２の動作波形を示す波形図、第３図はブリッジ形並列
インバータ回路の概略を示す回路図、第４図は第３図に
おけるベース駆動回路１の要部を示す回路図、第５図は
メイントランジスタのスイッチング時における電圧変化
の状況を示す波形図、第６図はアーム短絡防止用のタイ
マ回路を備えた半導体スイッチ回路の従来例を示すブロ
ック図、第６Ａ図は第６図におけるタイマ回路の具体例
を示す回路図、第７図は本発明の一実施例を示す回路図
、第８図は第７図の回路における各部電流、電圧信号を
示す波形図、第９図は本発明の他の実施例を示す回路図
、第１０図は制御回路にタイマ回路を備えた従来のベー
ス駆動回路と本発明の実施例との動作比較を示す説明図
、である。 符月匝ゆ］ １．１′・・・・・・ベース駆動回路、２・・・・・・
制御回路、２１．２１　　・・曲りィマ回路、２２・・
・・・・信号発生回路、Ｔｌ・・・・・・メイントラン
ジスタ、ＰＣ・・曲ボトカプラ、工Ｆ・・・・・・オン
、オフ指令、ｃＴ・・曲コンデンサ代理人　弁理士　並
　木　昭　夫 代理人　弁理士　松　崎　　　清 −４３： 第　１　図 第５図 第３図 Ｇ　　　　　　　　　　ｂ 第４図 第６図 −４３； 第　８　図 Ｎ

Claims (1)

【特許請求の範囲】
1. １）ホトカプラの出力を受けて半導体スイッチを駆動す
   る回路において、少なくとも抵抗と容量の直列回路と前
   記容量の両端間を短絡可能カスイツチング平段とを含み
   、ホトカプラからのオン指令によシ前記抵抗を介して容
   量を充電させ、該充電電位が一定限度を超したときにそ
   のことを利用して半導体スイッチをオンに転じ、ホトカ
   プラからオフ指令があったときは前記スイッチング手段
   により容量を短絡して放電させることにより半導体スイ
   ッチをオフに転じるようにして、ホトカプラからのオン
   指令によシ牛導体スイッチが実際にオンするまでの遅延
   時間を、ホトカプラからのオフ指令により半導体スイッ
   チがオフに転じるまでの遅延時間より長くしたことを特
   徴とする半導体スイッチ駆動回路。