JPS59106885A - 半導体スイツチ駆動回路 - Google Patents
半導体スイツチ駆動回路Info
- Publication number
- JPS59106885A JPS59106885A JP21384782A JP21384782A JPS59106885A JP S59106885 A JPS59106885 A JP S59106885A JP 21384782 A JP21384782 A JP 21384782A JP 21384782 A JP21384782 A JP 21384782A JP S59106885 A JPS59106885 A JP S59106885A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- photocoupler
- command
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ホトカプラからの出力を受けて半導体スイッ
チを駆動する回路に関するものであり、更に詳しくは、
インバータ等の電力変換装置の主回路における半導体ス
イッチの駆動用に用いて好適な、この種駆動回路に関す
るものである。
チを駆動する回路に関するものであり、更に詳しくは、
インバータ等の電力変換装置の主回路における半導体ス
イッチの駆動用に用いて好適な、この種駆動回路に関す
るものである。
第1図なよ、3相インバータの主回路を示す回路図であ
る。同図において、Eは主回路中間電圧、T、−T6F
iそれぞれメイントランジスタ、zLは負荷、である。
る。同図において、Eは主回路中間電圧、T、−T6F
iそれぞれメイントランジスタ、zLは負荷、である。
第2図tよ第1図におけるl・ランジスタTl、′r2
の動作波形を示す波形図である。同図において、<a)
hトランジスタT1のオン、オフ指令を示す波形図、(
b)はトランジスタT2のオン、オフ指令を示す波形図
、 (C)tj: )ランジスタTlの実際のオン、オ
フ動作状況を示す波形図、(d)Fi)ランジスタT2
の実際のオン、オフ動作状況を示す波形図、(e)はト
ランジスタT1とT2から成るアームの短絡電流波形を
示した波形図、である。
の動作波形を示す波形図である。同図において、<a)
hトランジスタT1のオン、オフ指令を示す波形図、(
b)はトランジスタT2のオン、オフ指令を示す波形図
、 (C)tj: )ランジスタTlの実際のオン、オ
フ動作状況を示す波形図、(d)Fi)ランジスタT2
の実際のオン、オフ動作状況を示す波形図、(e)はト
ランジスタT1とT2から成るアームの短絡電流波形を
示した波形図、である。
第2図い)の(a) 、 (b)におけるオン、オフ指
令で示されているように、インバータとしての動作原理
上、トランジスタTlとT2Fi必ず一方がオンのとき
、他方がオフとなるべき筈のものであり、理想的にはト
ランジスタTlとT2を同じタイミングで、一方がオン
からオフなら、他方がオフからオンへ転じるようにする
のが望まれる。
令で示されているように、インバータとしての動作原理
上、トランジスタTlとT2Fi必ず一方がオンのとき
、他方がオフとなるべき筈のものであり、理想的にはト
ランジスタTlとT2を同じタイミングで、一方がオン
からオフなら、他方がオフからオンへ転じるようにする
のが望まれる。
しかし実際には、半導体スイッチである・くワトランジ
スタT1 y T2は、第2図(A)の(C) 、 (
d)で示されるように、オン指令が入力されてから実際
にオンに転じるまでの時間tONは短く速いが、オフ指
令が入力されてから実際にオフに転じるまでの時間to
FFは長くて遅い。このためトランジスタTlとT2が
共にオンとなる期間が存在し、この期間には第2図(A
)の(e)に見られるよ5に、トランジスタTI、T2
から成るアームに短絡電流が流れトランジスタT1.T
2を破壊する原因となる。
スタT1 y T2は、第2図(A)の(C) 、 (
d)で示されるように、オン指令が入力されてから実際
にオンに転じるまでの時間tONは短く速いが、オフ指
令が入力されてから実際にオフに転じるまでの時間to
FFは長くて遅い。このためトランジスタTlとT2が
共にオンとなる期間が存在し、この期間には第2図(A
)の(e)に見られるよ5に、トランジスタTI、T2
から成るアームに短絡電流が流れトランジスタT1.T
2を破壊する原因となる。
そこでかかる原因を取シ除くために、第2図の)の(a
) 、 (t))に見られるように、トランジスタT1
の指令信号もT2の指令信号も共にオフとなる期間TD
(〉torF−toli )を設け、トランジスタT
1゜T2が同時にオンになることがないようにしている
。
) 、 (t))に見られるように、トランジスタT1
の指令信号もT2の指令信号も共にオフとなる期間TD
(〉torF−toli )を設け、トランジスタT
1゜T2が同時にオンになることがないようにしている
。
かかる期間TDを計測するためにはタイマ回路が必要で
あり、このタイマ回路はアーム短絡防止用として役立つ
ものであることが理解されるであろう。
あり、このタイマ回路はアーム短絡防止用として役立つ
ものであることが理解されるであろう。
次に半導体スイッチ駆動回路の役割の一つとして、イン
バータ主回路と制御回路との間の絶縁を図る必要がある
場合に、その絶縁の役割を果たすことが挙げられる。こ
の絶縁手段としてホトカプラを使用することが近年、一
般的となってきたが、v このホトカプラを使用した場合、…(電圧変化率)によ
る誤動作発生とい5問題があるので、以下、このことに
ついてωa明する。
バータ主回路と制御回路との間の絶縁を図る必要がある
場合に、その絶縁の役割を果たすことが挙げられる。こ
の絶縁手段としてホトカプラを使用することが近年、一
般的となってきたが、v このホトカプラを使用した場合、…(電圧変化率)によ
る誤動作発生とい5問題があるので、以下、このことに
ついてωa明する。
第3図は、ブリッジ形並列インバータ回路の概略を示す
回路図である。同図に示されるように、トランジスタT
1〜′1゛4にはそれぞれベース駆動回路(半導体スイ
ッチ駆動回路)■が付属しており、その駆動により各ト
ランジスタが導通制御され、負荷ZLに所定の交流電力
が供給されるようになっている。
回路図である。同図に示されるように、トランジスタT
1〜′1゛4にはそれぞれベース駆動回路(半導体スイ
ッチ駆動回路)■が付属しており、その駆動により各ト
ランジスタが導通制御され、負荷ZLに所定の交流電力
が供給されるようになっている。
第4図は第3図におけるベース駆動回路1の要部を示す
回路図である。このベース駆動回M(半導体スイッチ駆
動回路)1は、図示せざる制御回路とトランジスタT2
を含むインバータ主回路との間を絶縁するためのホトカ
プラPCを含んでいる。
回路図である。このベース駆動回M(半導体スイッチ駆
動回路)1は、図示せざる制御回路とトランジスタT2
を含むインバータ主回路との間を絶縁するためのホトカ
プラPCを含んでいる。
以下、第3図、第4図を参照し、このペース駆v
動回路1を対象として、■による誤動作発生の問題を続
開する。
開する。
絶縁を目的にホトカプラPCを用いたペース駆動回路で
は、ホトカプラの入力側と出力側の間に浮遊容■4があ
るために、その入力側と出力側の間v にTt(電位変化)が加わると、電流が流れ、ベース駆
動の誤動作(オフ状態にあるべきトランジスタT2をオ
ンに誤動作する)が生じる。以下、具体的に読切する。
は、ホトカプラの入力側と出力側の間に浮遊容■4があ
るために、その入力側と出力側の間v にTt(電位変化)が加わると、電流が流れ、ベース駆
動の誤動作(オフ状態にあるべきトランジスタT2をオ
ンに誤動作する)が生じる。以下、具体的に読切する。
第4図に示すように、ホトカプラPCの内部には、浮遊
容■C□、C2,C3等が存在する。該ホトカプラを含
むベース駆動回路1は図示の如(、メイントランジスタ
T2に接続されている。そしてb点はインダクタンスL
を介し2てC点につながっており、またb点電位はホト
カプラPCの出力側電位に等しい。
容■C□、C2,C3等が存在する。該ホトカプラを含
むベース駆動回路1は図示の如(、メイントランジスタ
T2に接続されている。そしてb点はインダクタンスL
を介し2てC点につながっており、またb点電位はホト
カプラPCの出力側電位に等しい。
今、トランジスタT2がスイッチングしたとすると、そ
れによりb点を介してC点に対し非常に大きな電圧変化
(1丁)を生じる。またC点はホトカプラの入力側につ
ながっているため、ホトカプラPCdv 。
れによりb点を介してC点に対し非常に大きな電圧変化
(1丁)を生じる。またC点はホトカプラの入力側につ
ながっているため、ホトカプラPCdv 。
の入力側と出力側の間に大きな電圧変化(π)か加わる
。このとき先に述べた浮淑容d″のうち、C2゛へ は直接トランジスタTrのベース電流に影響を及ぼすも
のであるから、それが誤動作の原因となる。
。このとき先に述べた浮淑容d″のうち、C2゛へ は直接トランジスタTrのベース電流に影響を及ぼすも
のであるから、それが誤動作の原因となる。
例えば、トランジスタTrがオフ状態にあるとき、ホト
カプラPCの入力τ10に対し−C1ぞの出力側でv 負となるよりな−が印加されたとすると、C2・丁tt の大きさのベースIK bf5がトランジスタTrに流
れ込む。すると、(ベース電流)〉〈(電流増幅率hf
e)の電流(−02・π・hfe)がトランジスタTr
のコレクタに流入するため、抵抗RLによる電圧降下が
生じ、電位出力■oはそれまでのノ\イレベルからロウ
レベルに引き下げられる。ここで、電位出力V。
カプラPCの入力τ10に対し−C1ぞの出力側でv 負となるよりな−が印加されたとすると、C2・丁tt の大きさのベースIK bf5がトランジスタTrに流
れ込む。すると、(ベース電流)〉〈(電流増幅率hf
e)の電流(−02・π・hfe)がトランジスタTr
のコレクタに流入するため、抵抗RLによる電圧降下が
生じ、電位出力■oはそれまでのノ\イレベルからロウ
レベルに引き下げられる。ここで、電位出力V。
は、それがハイレベルならオフ、ロウレベルならオンの
指令として後段へ伝達されるため、誤ってオン指令がメ
イントランジスタT2へ出力されたことになり誤オン動
作を生じる。
指令として後段へ伝達されるため、誤ってオン指令がメ
イントランジスタT2へ出力されたことになり誤オン動
作を生じる。
このような誤動作を生じると、トランジスタTi5T2
から成るアームに短絡電流が流れトランジスタ破壊の原
因となる。
から成るアームに短絡電流が流れトランジスタ破壊の原
因となる。
v
かかる・訂による誤オン対策の基本となる考え方を次に
説明する。
説明する。
ホトカプラ絶縁形ベース駆動回路の回路構成かた場合、
第5図で示されるように、誤オンを招来v するiが発生するに要する時間tU、主回路中間電圧E
= 370V、スナバはね上シミ圧ΔF=30Vとする
と、 v t<:(E十ΔE)/■τ=400v/100v/μ5
ec−4μSeCとなる。従ってベース駆動回路に、4
μSeC以上の無駄時間領域(伝達遅延時間)を設ける
ことをv もって−訂による誤オン対策とすることができる。
第5図で示されるように、誤オンを招来v するiが発生するに要する時間tU、主回路中間電圧E
= 370V、スナバはね上シミ圧ΔF=30Vとする
と、 v t<:(E十ΔE)/■τ=400v/100v/μ5
ec−4μSeCとなる。従ってベース駆動回路に、4
μSeC以上の無駄時間領域(伝達遅延時間)を設ける
ことをv もって−訂による誤オン対策とすることができる。
しかしながら、ペース駆動回路における伝達遅延時間は
、一般的には短いほど良く、出来る限り短くすることが
望まれている。
、一般的には短いほど良く、出来る限り短くすることが
望まれている。
その理由は、伝達遅延時間が長いと、制御上、メイント
ランジスタをオン(またはオフ)しなければならないと
きにオン(またはオフ)しないこととなシ、伝達遅延時
間が長いほど、スムーズな制御が困難となるからである
。
ランジスタをオン(またはオフ)しなければならないと
きにオン(またはオフ)しないこととなシ、伝達遅延時
間が長いほど、スムーズな制御が困難となるからである
。
例えばトランジスタを遮断しなければならないときに、
すぐ遮断できなければ、その遅れ時間だけトランジスタ
を流れる電流が増え続け、負荷や当該トランジスタを破
壊することが考えられる。
すぐ遮断できなければ、その遅れ時間だけトランジスタ
を流れる電流が増え続け、負荷や当該トランジスタを破
壊することが考えられる。
また、伝達遅延時間より短いパルス幅のパルスがベース
駆動回路に入力された場合、出力パルスが発生せず、ト
ランジスタのペース駆動ができない。すなわち伝達遅延
時間の大小により、トランジスタをオン、オフさせゐ最
高スイッチング周波数が制限されることになる。
駆動回路に入力された場合、出力パルスが発生せず、ト
ランジスタのペース駆動ができない。すなわち伝達遅延
時間の大小により、トランジスタをオン、オフさせゐ最
高スイッチング周波数が制限されることになる。
そのほか、トランジスタがオンするときとオフするとき
とで、伝達遅延時間が異なると、ベース駆動回路への入
力波形とその出力波形のオン・デユーティが異なるとい
う問題も生じる。
とで、伝達遅延時間が異なると、ベース駆動回路への入
力波形とその出力波形のオン・デユーティが異なるとい
う問題も生じる。
以上、ベース駆動回路(半導体スイッチ回路)に関する
問題点を詳しく説明してきたが、これらの問題点を解決
するために、従来は次のような手段が採られていた。
問題点を詳しく説明してきたが、これらの問題点を解決
するために、従来は次のような手段が採られていた。
第6図はアーム短絡防止用のタイマ回路を備えた半導体
スイッチ回路の従来例を示すブロック図である。同図に
おいて、Tl、T2はそれぞれメイントランジスタ、l
、1′はそれぞれベース駆動回路、2は制御回路、21
.21’はそれぞれタイマ回路、22は信号発生回路、
である。
スイッチ回路の従来例を示すブロック図である。同図に
おいて、Tl、T2はそれぞれメイントランジスタ、l
、1′はそれぞれベース駆動回路、2は制御回路、21
.21’はそれぞれタイマ回路、22は信号発生回路、
である。
制御回路2の中に、第2図(至)に示した期間TDを計
測するタイマ回路21.21’を設け、ベース駆動回路
1,1の入力には、オン時のみ遅れ期間TDをもった指
令を入力することにより、アーム短絡を防止している。
測するタイマ回路21.21’を設け、ベース駆動回路
1,1の入力には、オン時のみ遅れ期間TDをもった指
令を入力することにより、アーム短絡を防止している。
そしてベース駆動回路1,1′のv
中で、■による誤動作対策、伝達遅延時間の短縮対策に
努力するというのが従来の実状であった。
努力するというのが従来の実状であった。
しかし、ベース駆動回路において伝達遅延時間の短縮に
い(ら努力しても、その久方信号そのものが制御回路に
おけるタイマ回路により遅延されたものであるから、こ
れを含めて全体的に拷えると、伝達遅延時間の短縮を実
効的に図ったことにはならない。また、このように、ア
ーム短絡防止v 用のタイマ回路は制御回路に設け、■による誤動作対策
はベース駆動回路で行なうなどのように、各対策を別々
の回路において行なうのでは、嬉6へ図に具体例を示し
た如きタイマ回路のコストの点と云い、またそれを取付
けるプリント基板上の占有面積の点などでも、不経済で
あることを免れず、コスト面、小型化の面などで不利で
あるという欠点を有していた。
い(ら努力しても、その久方信号そのものが制御回路に
おけるタイマ回路により遅延されたものであるから、こ
れを含めて全体的に拷えると、伝達遅延時間の短縮を実
効的に図ったことにはならない。また、このように、ア
ーム短絡防止v 用のタイマ回路は制御回路に設け、■による誤動作対策
はベース駆動回路で行なうなどのように、各対策を別々
の回路において行なうのでは、嬉6へ図に具体例を示し
た如きタイマ回路のコストの点と云い、またそれを取付
けるプリント基板上の占有面積の点などでも、不経済で
あることを免れず、コスト面、小型化の面などで不利で
あるという欠点を有していた。
本発明は、上述の如き従来技術の欠点を解決するために
なされたものであり、従って本発明の目v 的は、アーム短絡防止、石による誤動作対策、伝達遅延
時間の短縮等の諸施策を111」−回路内でほどこすと
とによシ、コスト面、小型化の面などで有利となる半導
体スイッチ駆動回路を提供することにある。
なされたものであり、従って本発明の目v 的は、アーム短絡防止、石による誤動作対策、伝達遅延
時間の短縮等の諸施策を111」−回路内でほどこすと
とによシ、コスト面、小型化の面などで有利となる半導
体スイッチ駆動回路を提供することにある。
本発明の構成の要点は、ホトカプラの出方を受けて半導
体スイッチを駆動する回路において、少なくとも抵抗と
容量の直列回路とBt1記容量の両端間を短絡可能なス
イッチング手段とを含み、ホトカプラからのオン指令に
より前記抵抗を介して容量を充電させ、該充電電位が一
定限度を超したときにそのことを利用して半導体スイッ
チをオンに転じ、ホトカプラからオフ指令があったとき
は前記スイッチング手段により容量を短絡して放電させ
ることによシ半導体スイッチをオフに転じるようにして
、ホトカプラからのオン指令により半導体スイッチが芙
際にオンするまでの遅延時間を、ホトカプラからのオフ
指令により半導体スイッチがオフに転じるまでの遅延時
間より長くした点にちる。
体スイッチを駆動する回路において、少なくとも抵抗と
容量の直列回路とBt1記容量の両端間を短絡可能なス
イッチング手段とを含み、ホトカプラからのオン指令に
より前記抵抗を介して容量を充電させ、該充電電位が一
定限度を超したときにそのことを利用して半導体スイッ
チをオンに転じ、ホトカプラからオフ指令があったとき
は前記スイッチング手段により容量を短絡して放電させ
ることによシ半導体スイッチをオフに転じるようにして
、ホトカプラからのオン指令により半導体スイッチが芙
際にオンするまでの遅延時間を、ホトカプラからのオフ
指令により半導体スイッチがオフに転じるまでの遅延時
間より長くした点にちる。
次に図を参照して本発明の一実施例を説明する。
第7図は本発明の一実施例を示す回路図である。
同図において、T1はメイントランジスタ、QI HQ
2 +Q3はそれぞれトランジスタ、PCはホトカプラ
、”P + ”L’ * Rf t Rrはそれぞれ抵
抗、CTは本発明によシ設ケたコンデンサであり、これ
がない場合には、ホトカプラPC、トランジスタQ3.
Q2.Qlとして高速動作型のものを用いれば、入力信
号IFに対しほとんど遅れなしに、ベース電流IB が
メイントランジスタTlに流入するものである。このコ
ンデンサGを1個設けたことにより、メイントランジス
タT1にオン指令を送るときのみ、長い遅延時間をもた
せることを可能にしている。
2 +Q3はそれぞれトランジスタ、PCはホトカプラ
、”P + ”L’ * Rf t Rrはそれぞれ抵
抗、CTは本発明によシ設ケたコンデンサであり、これ
がない場合には、ホトカプラPC、トランジスタQ3.
Q2.Qlとして高速動作型のものを用いれば、入力信
号IFに対しほとんど遅れなしに、ベース電流IB が
メイントランジスタTlに流入するものである。このコ
ンデンサGを1個設けたことにより、メイントランジス
タT1にオン指令を送るときのみ、長い遅延時間をもた
せることを可能にしている。
第8図は第7図の回路における各部電流、電圧信号を示
す波形図である。
す波形図である。
次に第7図、第8図を参照して回路動作を説明する。
先ずメイントランジスタT1をオンさせるときの動作に
ついて説明する。
ついて説明する。
ホトカプラPCの入力にオン指令IFが入力すると、ト
ランジスタTrが導通し、トランジスタQ3のベース入
力電圧■oが低下し、それまで抵抗RPからトランジス
タQaのベースに流れていたベース電流が遮断される。
ランジスタTrが導通し、トランジスタQ3のベース入
力電圧■oが低下し、それまで抵抗RPからトランジス
タQaのベースに流れていたベース電流が遮断される。
するとトランジスタQ3はオフとなシ、コンデンサCT
の両端間電圧VCは、(抵抗時の抵抗値)×(コンデン
サCTの容量値)の時定数で上昇を始める。この電圧V
Cが成るレベル以上に達すると、トランジスタQ1にベ
ース電流が流れトランジスタQluオンし、メイントラ
ンジスタT1にベース電流IBを流す。またオン指令I
Pが入力してからメイントランジスタT1をオンさせる
までの遅延時間tONの長さは、コンデンサCでの容量
値を変えることで自由に変えることができる。
の両端間電圧VCは、(抵抗時の抵抗値)×(コンデン
サCTの容量値)の時定数で上昇を始める。この電圧V
Cが成るレベル以上に達すると、トランジスタQ1にベ
ース電流が流れトランジスタQluオンし、メイントラ
ンジスタT1にベース電流IBを流す。またオン指令I
Pが入力してからメイントランジスタT1をオンさせる
までの遅延時間tONの長さは、コンデンサCでの容量
値を変えることで自由に変えることができる。
次にメイントランジスタT1をオフさせるときの動作に
ついて説明する。
ついて説明する。
ホトカプラPCの入力にオフ指令が入ると、トランジス
タQ3のベース入力電圧voが増大し、トランジスタQ
3をオンさせる。すると、コンデンサCTの両端間がト
ランジスタQ3で短絡された形となる。
タQ3のベース入力電圧voが増大し、トランジスタQ
3をオンさせる。すると、コンデンサCTの両端間がト
ランジスタQ3で短絡された形となる。
このためコンデンサCTの両端間電圧vcが一瞬のうち
に引き下げられ、トランジスタQ1をオフ、Q2をオン
に転じ、メイントランジスタT1に逆バイアス電流を流
し、メイントランジスタ′F1をオフに転じる。
に引き下げられ、トランジスタQ1をオフ、Q2をオン
に転じ、メイントランジスタT1に逆バイアス電流を流
し、メイントランジスタ′F1をオフに転じる。
このように、メイントランジスタTIをオフからオンに
転じるときと、オンからオフに転じるときとで、11コ
令の伝達遅延時間に差をもたせることが、コンデンサC
Tの追加によシ行なえるため、toIJ> tourの
関係を満足するようにコンデンサCTの容量を選≦こと
は容易であり、これにより従来、制御回路に設けていた
アーム短絡防止用タイマ回路り:不要v となり、同時に一訂による誤オン対策も行なえる。
転じるときと、オンからオフに転じるときとで、11コ
令の伝達遅延時間に差をもたせることが、コンデンサC
Tの追加によシ行なえるため、toIJ> tourの
関係を満足するようにコンデンサCTの容量を選≦こと
は容易であり、これにより従来、制御回路に設けていた
アーム短絡防止用タイマ回路り:不要v となり、同時に一訂による誤オン対策も行なえる。
第9図は本発明の他の実施例を示す回路図である。同図
に示す実施例は、トランジスタQl、Q2のベース駆動
回路における駆動信号の出力方法を少し変形させただけ
のもので、基本的には第7図に示し7た実施例と変わる
所がない。このほか、多くの変形を考え得ることは容易
に明らかであろう。
に示す実施例は、トランジスタQl、Q2のベース駆動
回路における駆動信号の出力方法を少し変形させただけ
のもので、基本的には第7図に示し7た実施例と変わる
所がない。このほか、多くの変形を考え得ることは容易
に明らかであろう。
第7図12A′49図の各実施例でにコンデンサを使用
したが、このコンデンサもなくし、]・ランジスタ等の
素子のスイッチング時間の差を利用する方式も考えられ
るであろう。
したが、このコンデンサもなくし、]・ランジスタ等の
素子のスイッチング時間の差を利用する方式も考えられ
るであろう。
第10図は、制御回路にタイマ回路を備えた従来のベー
ス駆動回路と本発明の実施例との動作比較を示す説明図
である。同図において、(e)はアーム短絡防止用タイ
マへの入力信号、(a) 、 (a) ’はそれぞれベ
ース駆動回路への入力信号、(b) t (+3) ’
はそれぞれベース駆動回路の出力信号、(C) 、 (
C) はそれぞれメイントランジスタのオン、オフ動
作、をそれぞれ示すタイミングチャートである。また1
(、はアーム短絡防止タイマ時間、’1 t ’1 は
それぞれベース駆動回路におけるオン指令の伝達遅延時
間、t2,12′はそれぞれトランジスタ・オン時の遅
延時間、t3 、 t3’はそれぞれベース駆動回路に
おけるオフ指令の伝達遅延時間、’4 + ’4’はそ
れぞれトランジスタ・オフ時の遅延時間、を示す。
ス駆動回路と本発明の実施例との動作比較を示す説明図
である。同図において、(e)はアーム短絡防止用タイ
マへの入力信号、(a) 、 (a) ’はそれぞれベ
ース駆動回路への入力信号、(b) t (+3) ’
はそれぞれベース駆動回路の出力信号、(C) 、 (
C) はそれぞれメイントランジスタのオン、オフ動
作、をそれぞれ示すタイミングチャートである。また1
(、はアーム短絡防止タイマ時間、’1 t ’1 は
それぞれベース駆動回路におけるオン指令の伝達遅延時
間、t2,12′はそれぞれトランジスタ・オン時の遅
延時間、t3 、 t3’はそれぞれベース駆動回路に
おけるオフ指令の伝達遅延時間、’4 + ’4’はそ
れぞれトランジスタ・オフ時の遅延時間、を示す。
第10図において、制御回路にタイマ回路を備えた従来
のベースl4iA動回路も、本発明の実施例も、動作と
しては同じ結果が得られることが判るであろう。
のベースl4iA動回路も、本発明の実施例も、動作と
しては同じ結果が得られることが判るであろう。
以上説明したように、本発明によれば、アーム短絡防止
、11による誤動作防止、伝達遅延時間のri、r能な
限りの短縮、等をFJ−回路内の回路手段で達成してい
るので、コスト面、小型化の面などで従来よりきわめて
有利な半導体スイッチ駆動回路を提供できるという利点
がある。
、11による誤動作防止、伝達遅延時間のri、r能な
限りの短縮、等をFJ−回路内の回路手段で達成してい
るので、コスト面、小型化の面などで従来よりきわめて
有利な半導体スイッチ駆動回路を提供できるという利点
がある。
なお、本発明は、インバータの主回路に使用されている
パワートランジスタの駆動力式を例にとつて説明してき
たが、一般的にインバータを代表とする電力変換装置の
主回路に半導体スイッチが用いられている場合、本発明
の適用が可能である。
パワートランジスタの駆動力式を例にとつて説明してき
たが、一般的にインバータを代表とする電力変換装置の
主回路に半導体スイッチが用いられている場合、本発明
の適用が可能である。
また、他の技術分野に於て、アーム短絡防止に限らず、
タイマ機能を必要とする場合で、しかもホトカプラによ
る回路絶縁が要求される場合は、ホトカプラの入力側に
タイマ機能を設けるのではなく、出力側に設けることで
同相ノイズによるホトカプラの誤動作を防止することが
できる。
タイマ機能を必要とする場合で、しかもホトカプラによ
る回路絶縁が要求される場合は、ホトカプラの入力側に
タイマ機能を設けるのではなく、出力側に設けることで
同相ノイズによるホトカプラの誤動作を防止することが
できる。
第1図は普通の3相インバータの主回路を示す回路図、
第2図は第1図におけるトランジスタTl。 T2の動作波形を示す波形図、第3図はブリッジ形並列
インバータ回路の概略を示す回路図、第4図は第3図に
おけるベース駆動回路1の要部を示す回路図、第5図は
メイントランジスタのスイッチング時における電圧変化
の状況を示す波形図、第6図はアーム短絡防止用のタイ
マ回路を備えた半導体スイッチ回路の従来例を示すブロ
ック図、第6A図は第6図におけるタイマ回路の具体例
を示す回路図、第7図は本発明の一実施例を示す回路図
、第8図は第7図の回路における各部電流、電圧信号を
示す波形図、第9図は本発明の他の実施例を示す回路図
、第10図は制御回路にタイマ回路を備えた従来のベー
ス駆動回路と本発明の実施例との動作比較を示す説明図
、である。 符月匝ゆ] 1.1′・・・・・・ベース駆動回路、2・・・・・・
制御回路、21.21 ・・曲りィマ回路、22・・
・・・・信号発生回路、Tl・・・・・・メイントラン
ジスタ、PC・・曲ボトカプラ、工F・・・・・・オン
、オフ指令、cT・・曲コンデンサ代理人 弁理士 並
木 昭 夫 代理人 弁理士 松 崎 清 −43: 第 1 図 第5図 第3図 G b 第4図 第6図 −43; 第 8 図 N
第2図は第1図におけるトランジスタTl。 T2の動作波形を示す波形図、第3図はブリッジ形並列
インバータ回路の概略を示す回路図、第4図は第3図に
おけるベース駆動回路1の要部を示す回路図、第5図は
メイントランジスタのスイッチング時における電圧変化
の状況を示す波形図、第6図はアーム短絡防止用のタイ
マ回路を備えた半導体スイッチ回路の従来例を示すブロ
ック図、第6A図は第6図におけるタイマ回路の具体例
を示す回路図、第7図は本発明の一実施例を示す回路図
、第8図は第7図の回路における各部電流、電圧信号を
示す波形図、第9図は本発明の他の実施例を示す回路図
、第10図は制御回路にタイマ回路を備えた従来のベー
ス駆動回路と本発明の実施例との動作比較を示す説明図
、である。 符月匝ゆ] 1.1′・・・・・・ベース駆動回路、2・・・・・・
制御回路、21.21 ・・曲りィマ回路、22・・
・・・・信号発生回路、Tl・・・・・・メイントラン
ジスタ、PC・・曲ボトカプラ、工F・・・・・・オン
、オフ指令、cT・・曲コンデンサ代理人 弁理士 並
木 昭 夫 代理人 弁理士 松 崎 清 −43: 第 1 図 第5図 第3図 G b 第4図 第6図 −43; 第 8 図 N
Claims (1)
- 1)ホトカプラの出力を受けて半導体スイッチを駆動す
る回路において、少なくとも抵抗と容量の直列回路と前
記容量の両端間を短絡可能カスイツチング平段とを含み
、ホトカプラからのオン指令によシ前記抵抗を介して容
量を充電させ、該充電電位が一定限度を超したときにそ
のことを利用して半導体スイッチをオンに転じ、ホトカ
プラからオフ指令があったときは前記スイッチング手段
により容量を短絡して放電させることにより半導体スイ
ッチをオフに転じるようにして、ホトカプラからのオン
指令によシ牛導体スイッチが実際にオンするまでの遅延
時間を、ホトカプラからのオフ指令により半導体スイッ
チがオフに転じるまでの遅延時間より長くしたことを特
徴とする半導体スイッチ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21384782A JPS59106885A (ja) | 1982-12-08 | 1982-12-08 | 半導体スイツチ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21384782A JPS59106885A (ja) | 1982-12-08 | 1982-12-08 | 半導体スイツチ駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59106885A true JPS59106885A (ja) | 1984-06-20 |
Family
ID=16645996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21384782A Pending JPS59106885A (ja) | 1982-12-08 | 1982-12-08 | 半導体スイツチ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59106885A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6122773A (ja) * | 1984-07-09 | 1986-01-31 | Sankyo Seiki Mfg Co Ltd | インバ−タ制御装置 |
JPS6172089U (ja) * | 1984-10-15 | 1986-05-16 | ||
JPS6231377A (ja) * | 1985-07-30 | 1987-02-10 | Mitsubishi Electric Corp | トランジスタインバ−タのベ−スドライブ回路 |
-
1982
- 1982-12-08 JP JP21384782A patent/JPS59106885A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6122773A (ja) * | 1984-07-09 | 1986-01-31 | Sankyo Seiki Mfg Co Ltd | インバ−タ制御装置 |
JPS6172089U (ja) * | 1984-10-15 | 1986-05-16 | ||
JPS6231377A (ja) * | 1985-07-30 | 1987-02-10 | Mitsubishi Electric Corp | トランジスタインバ−タのベ−スドライブ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6208185B1 (en) | High performance active gate drive for IGBTs | |
US7333350B2 (en) | Self driven synchronous rectifier shutdown circuit and method | |
US5635867A (en) | High performance drive structure for MOSFET power switches | |
EP0215897B1 (en) | Inverter shoot-through protection circuit | |
CN112332821B (zh) | 一种mosfet无源隔离防直通快关驱动电路 | |
Nguyen et al. | Gate drive for high speed, high power IGBTs | |
JPS59106885A (ja) | 半導体スイツチ駆動回路 | |
JP2795027B2 (ja) | Igbtのゲート駆動回路 | |
US5103148A (en) | Low voltage circuit to control high voltage transistor | |
JP2001169534A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
EP0226299A2 (en) | Base drive circuit for high-power switching transistor | |
US4572969A (en) | Low power loss snubber for switching power transistors | |
CN212627839U (zh) | 一种新的igbt驱动电路板 | |
JP2021151039A (ja) | ゲート駆動装置およびゲート駆動方法、パワー半導体モジュール、並びに電力変換装置 | |
JP3558324B2 (ja) | 電圧駆動型素子のゲート駆動装置 | |
JP2740174B2 (ja) | インバータ装置 | |
JPH03198618A (ja) | 電力変換装置のスナバ回路 | |
JP3178314B2 (ja) | 電力変換装置 | |
JP2731526B2 (ja) | インバータ装置 | |
JP3643849B2 (ja) | パルス変調器 | |
JP3198733B2 (ja) | インバータのパワートランジスタ駆動回路 | |
JP2003052166A (ja) | スイッチング電源回路 | |
JPH09246932A (ja) | 絶縁ゲ−ト形バイポ−ラトランジスタの駆動回路 | |
JPH01120912A (ja) | ゲートターンオフサイリスタのゲート回路 | |
JPS60245477A (ja) | インバ−タ用駆動回路 |