JPS5910029A - Ａ−ｄ変換方法 - Google Patents
Ａ−ｄ変換方法Info
- Publication number
- JPS5910029A JPS5910029A JP11923582A JP11923582A JPS5910029A JP S5910029 A JPS5910029 A JP S5910029A JP 11923582 A JP11923582 A JP 11923582A JP 11923582 A JP11923582 A JP 11923582A JP S5910029 A JPS5910029 A JP S5910029A
- Authority
- JP
- Japan
- Prior art keywords
- output
- bits
- converter
- conversion
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
- H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ電圧をデジタル変換器変換方法に関し
、その目的Ｕ低分解能のＡ−１）変換器で高分解能の変
換を実施することができる変換方法を提供するものであ
る。
、その目的Ｕ低分解能のＡ−１）変換器で高分解能の変
換を実施することができる変換方法を提供するものであ
る。
Ｎｔ 近、ｍ：子オーブンレンジ、ルームエアーコンデ
ィショナ等の家庭電化製品でｌ’Ｊ： Ａ−１） ＆換
器内蔵ｉ１；Ｊのマイクロコンピュータがムく使用さｉ
している。
ィショナ等の家庭電化製品でｌ’Ｊ： Ａ−１） ＆換
器内蔵ｉ１；Ｊのマイクロコンピュータがムく使用さｉ
している。
ここで内蔵きれているｌｉ１記Ａ−１）変換器は、１ト
１１分解ｆｉｔ；のものけ高価になるなどの坤由により
低分解能Ｌ’、 １ｔ１１常、８ヒツト〕のものが使用
される。しかし、少しでも精度の高い制御が実行できる
ように、廉価で高分解能の変換器が望まれている。
１１分解ｆｉｔ；のものけ高価になるなどの坤由により
低分解能Ｌ’、 １ｔ１１常、８ヒツト〕のものが使用
される。しかし、少しでも精度の高い制御が実行できる
ように、廉価で高分解能の変換器が望まれている。
本弁明のＡ−Ｄ変換方法は、人力未知型Ｌ１こと基準電
圧を比較して前記人力未知電圧が何れのレベル区分に属
するかを判定し７、この判定されたレベル（べ分の最低
電圧を前記入力未知電圧から差引いて７−Ｊ−ｖＪり・
デジタル変換器の人力に印加し、このアナログ・デシタ
）Ｖ変換器のＮ１ヒッ１−〔イトｌし、Ｎ。
圧を比較して前記人力未知電圧が何れのレベル区分に属
するかを判定し７、この判定されたレベル（べ分の最低
電圧を前記入力未知電圧から差引いて７−Ｊ−ｖＪり・
デジタル変換器の人力に印加し、このアナログ・デシタ
）Ｖ変換器のＮ１ヒッ１−〔イトｌし、Ｎ。
は′！番数〕の変換出力を上位側ヒツト出力とし前記最
低′電圧に相当するＮ２ヒント〔但し、Ｎ２は整数〕ヲ
」ユ位側ビット出力として（Ｎ 、 −１−Ｎ ２）ヒ
ントの変換出力を得ることを特徴とし、廉価な低分解能
のＡ−１）変換器で高分解能のデシタ）Ｖ変換を実行で
きる効果がある。
低′電圧に相当するＮ２ヒント〔但し、Ｎ２は整数〕ヲ
」ユ位側ビット出力として（Ｎ 、 −１−Ｎ ２）ヒ
ントの変換出力を得ることを特徴とし、廉価な低分解能
のＡ−１）変換器で高分解能のデシタ）Ｖ変換を実行で
きる効果がある。
以下、本発明の変換方法を具体的な実施例に基づいて説
明する。
明する。
第１図は８ヒツトのＡ−Ｄ変換器（１）に外部回路を春
ノ加して１０ヒツトの使換出力を得る場合の構成を示す
、（２）は人力未知電圧Ｅｉｎが印加ぴれる入力端子、
（３） Ｉｒ１ 定’ＫＣ圧’７４１ ｉＭ、（Ｒ，）
〜（Ｒ，）はｎ＋＋記定電圧電源（３）の出力′電圧
分圧用の抵抗で、その抵抗値はＲ，＝Ｒ２＝Ｒ，に設定
きれている。 （４）〜（７）は反転入力←→い１各ｈ
’ｉ、 １８ η１圧 ０ ホ ル ト 、 ｅ、ホ
ル ト 、 ｅ２ホ ル ト 、ｅ５ホルトが印加され
非反転入力（１）に前記人力未知電圧Ｅ ｉ ｎが印加
された演算増幅器で、この演算増幅Ｈ（４Ｊ 〜（７）
の出力には、それぞれＥｉｎ 、 （Ｅｉｎ−ｅ 、
） 。
ノ加して１０ヒツトの使換出力を得る場合の構成を示す
、（２）は人力未知電圧Ｅｉｎが印加ぴれる入力端子、
（３） Ｉｒ１ 定’ＫＣ圧’７４１ ｉＭ、（Ｒ，）
〜（Ｒ，）はｎ＋＋記定電圧電源（３）の出力′電圧
分圧用の抵抗で、その抵抗値はＲ，＝Ｒ２＝Ｒ，に設定
きれている。 （４）〜（７）は反転入力←→い１各ｈ
’ｉ、 １８ η１圧 ０ ホ ル ト 、 ｅ、ホ
ル ト 、 ｅ２ホ ル ト 、ｅ５ホルトが印加され
非反転入力（１）に前記人力未知電圧Ｅ ｉ ｎが印加
された演算増幅器で、この演算増幅Ｈ（４Ｊ 〜（７）
の出力には、それぞれＥｉｎ 、 （Ｅｉｎ−ｅ 、
） 。
（Ｅｉｎ−ｅ２）、（Ｅｉｎ−ｅ、）の電圧が発生する
。（８） 〜ＯＩＪは前に６演算増１噛器（４）〜（７
）の出力電圧Ｅ。、Ｅ１＋ Ｅ ２ ＊ ｈ ３のレベ
ル判定を行うコンパレータで、ここで前記Ａ−Ｄ変換器
（１）のフルヌケ−）ｖＦ、５時のＡ−Ｄ変換器（１）
の入力電圧を−ＥＭＡｘ〔ここでＥＭＡｘ−ｅ、〕とす
ると、各コンパレータ（８）〜ＯυはそれぞれＥ。＜
ＥＭ Ａ ｚ ＋ ０ 〈Ｅｌ＜ＥＭ Ａ Ｘ ＋０４
Ｅ ２ ＜ ＥＭ Ａ Ｘ １０ ≦Ｅ ３＜ ＫＭ
Ａ Ｘ ｋ検出して出力が論理レベル″Ｈ”に反転す
るよう構成されている。
。（８） 〜ＯＩＪは前に６演算増１噛器（４）〜（７
）の出力電圧Ｅ。、Ｅ１＋ Ｅ ２ ＊ ｈ ３のレベ
ル判定を行うコンパレータで、ここで前記Ａ−Ｄ変換器
（１）のフルヌケ−）ｖＦ、５時のＡ−Ｄ変換器（１）
の入力電圧を−ＥＭＡｘ〔ここでＥＭＡｘ−ｅ、〕とす
ると、各コンパレータ（８）〜ＯυはそれぞれＥ。＜
ＥＭ Ａ ｚ ＋ ０ 〈Ｅｌ＜ＥＭ Ａ Ｘ ＋０４
Ｅ ２ ＜ ＥＭ Ａ Ｘ １０ ≦Ｅ ３＜ ＫＭ
Ａ Ｘ ｋ検出して出力が論理レベル″Ｈ”に反転す
るよう構成されている。
αつ〜ｑυは一端がそれぞれ前記演算増幅器（４）〜（
７）の出力に接続され他端相σが接続されたアナ口〃・
ヌ・ｆラグ−で、このアナログ・スイッチ（２）〜０つ
はそれぞれそのレベル区分のコンパレータ（８）〜Ｏｔ
ｌの出力が論理レベル“Ｈ”に反転１．た時にメイク状
態となっで０ｉ１記Ａ−Ｄ変換器（１）の人力に印加さ
れる。ｏＱは０１１記Ｊンバレータ（８）〜θυのうち
の出力が論理レベル“１１”に反転しているコンパレー
タが属するレベル区分の最低電圧に相当する２ビットの
デシタル１１号を出力するコーグで、コンパレータ（８
ン〜０υがそれぞれ論理レベル“Ｈ”に反転した場合に
はコータ（１り出力には、基準電圧０ ＋ ｅ 、＋
６２ 、ｅ ５に柑尚する２ヒツトのデジタル信号とし
て下記表の信号を出力する。
７）の出力に接続され他端相σが接続されたアナ口〃・
ヌ・ｆラグ−で、このアナログ・スイッチ（２）〜０つ
はそれぞれそのレベル区分のコンパレータ（８）〜Ｏｔ
ｌの出力が論理レベル“Ｈ”に反転１．た時にメイク状
態となっで０ｉ１記Ａ−Ｄ変換器（１）の人力に印加さ
れる。ｏＱは０１１記Ｊンバレータ（８）〜θυのうち
の出力が論理レベル“１１”に反転しているコンパレー
タが属するレベル区分の最低電圧に相当する２ビットの
デシタル１１号を出力するコーグで、コンパレータ（８
ン〜０υがそれぞれ論理レベル“Ｈ”に反転した場合に
はコータ（１り出力には、基準電圧０ ＋ ｅ 、＋
６２ 、ｅ ５に柑尚する２ヒツトのデジタル信号とし
て下記表の信号を出力する。
く表〉
０７）ｅよ並−直列変換器で、Ａ−Ｄ変換器（１）出力
の８ビットケ１−６γ側ヒツト、コーダ四出力の２ヒツ
トを上位側ビットとして受は入れて、ヒツト直列で変換
出力０樽を順次出力する。
の８ビットケ１−６γ側ヒツト、コーダ四出力の２ヒツ
トを上位側ビットとして受は入れて、ヒツト直列で変換
出力０樽を順次出力する。
第２図は入力未知電圧Ｅｉｎに対する演算増幅器（４）
〜（７）の出力電圧Ｅ。−Ｅ５を表わす。例えば人力未
知電圧Ｅｉｎがｅ、≦Ｅ ｉ ｎ ＜ ｅ ２の場合、
コンパレータ（９）出力が反転してアナログ・スイッチ
θ］がメイク状態となり、（Ｅｉｎ−ｅ、）がＡ−Ｄ
ｉ換器（１）の入力に印加されて８ビツトのデジタル信
号〔例えば“（）ｏｏｏｏｏｏｏ” 〕に変換される。
〜（７）の出力電圧Ｅ。−Ｅ５を表わす。例えば人力未
知電圧Ｅｉｎがｅ、≦Ｅ ｉ ｎ ＜ ｅ ２の場合、
コンパレータ（９）出力が反転してアナログ・スイッチ
θ］がメイク状態となり、（Ｅｉｎ−ｅ、）がＡ−Ｄ
ｉ換器（１）の入力に印加されて８ビツトのデジタル信
号〔例えば“（）ｏｏｏｏｏｏｏ” 〕に変換される。
この時、ゴーダ０１出力は前記表から”０１”となり、
並−直列変換器αηには上位ビットから順に０１０００
（３００００”の１０ピツ］・の変換出力α綽がビット
並列で入力される。
並−直列変換器αηには上位ビットから順に０１０００
（３００００”の１０ピツ］・の変換出力α綽がビット
並列で入力される。
なお、上記実施例では、各基準電圧０．ｅ、 、ｅ２．
ｅ。
ｅ。
と前記人力未知電圧Ｅｉｎ （！：を４つの演算増幅器
（４）〜（７）を用いて同時に比較して入力未知電圧が
何れのレベル区分に属するかを判定したが、これは、基
準電圧を順次切換えて時分割でレベル区分の判定を実施
しても同様の効果が得られる。
（４）〜（７）を用いて同時に比較して入力未知電圧が
何れのレベル区分に属するかを判定したが、これは、基
準電圧を順次切換えて時分割でレベル区分の判定を実施
しても同様の効果が得られる。
以上説明のように本発明のＡ−Ｄ変換方法によると、低
分解能のＡ−１）変換器とわずかの外部回路を付加する
だけで高価な面分解能のＡ−１）変換と同等の変換出力
が得られ、製品コストの低廉化に寄与できるものでるる
１．
分解能のＡ−１）変換器とわずかの外部回路を付加する
だけで高価な面分解能のＡ−１）変換と同等の変換出力
が得られ、製品コストの低廉化に寄与できるものでるる
１．
第１図は本発明のＡ〜１）変換方法の具体的な一実施例
の構成図、第２図は第１図の人出方特性図である。 Ｕ）・・・Ａ−１）変換器、（３）・・・定電圧電源、
（４）〜（７）・・・演＋ｉ ｍ ＋＋１Ｉ１１器、（
８）〜０υ・・・コンパレータ、ａａａｉ・・・アナロ
グ・スイッチ、ｏＱ・・・コーグ、Ｅ＋ｎ・・・人カ未
知電圧代理人 森 本 義 弘
の構成図、第２図は第１図の人出方特性図である。 Ｕ）・・・Ａ−１）変換器、（３）・・・定電圧電源、
（４）〜（７）・・・演＋ｉ ｍ ＋＋１Ｉ１１器、（
８）〜０υ・・・コンパレータ、ａａａｉ・・・アナロ
グ・スイッチ、ｏＱ・・・コーグ、Ｅ＋ｎ・・・人カ未
知電圧代理人 森 本 義 弘
Claims (1)
- 【特許請求の範囲】 １、 入力未知電圧と基準電圧を比較して前記入力未知
電圧が何れのレベル区分に属するかを判定し、この判定
されたレベル区分の最低電圧を前記人力未知電圧から差
引いてアナログ・デジタル変換器の入力に印加し、この
アナログ・デジタ／Ｉ／変換器のＮ１ビット〔但し、Ｎ
、は整数〕の変換出力をＦ位側ビット出力とし前記最低
電圧に相当するＮ２ビット〔但し、Ｎ２は整数〕を上位
側ヒツト出力として（Ｎ、＋Ｎ２１ビットの変換出力を
得るＡ−Ｄ変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923582A JPS5910029A (ja) | 1982-07-08 | 1982-07-08 | Ａ−ｄ変換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11923582A JPS5910029A (ja) | 1982-07-08 | 1982-07-08 | Ａ−ｄ変換方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910029A true JPS5910029A (ja) | 1984-01-19 |
Family
ID=14756302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11923582A Pending JPS5910029A (ja) | 1982-07-08 | 1982-07-08 | Ａ−ｄ変換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910029A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03274918A (ja) * | 1990-03-26 | 1991-12-05 | Mitsubishi Electric Corp | Ａ／ｄコンバータ |
| JP2007192770A (ja) * | 2006-01-23 | 2007-08-02 | Sukegawa Electric Co Ltd | 熱電対の真空フィードスルー |
| JP2012227126A (ja) * | 2011-04-07 | 2012-11-15 | Nissan Motor Co Ltd | 袋詰電極の製造装置、および袋詰電極の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235968A (en) * | 1975-09-16 | 1977-03-18 | Sony Corp | Analog digital convertor |
| JPS5623026A (en) * | 1979-08-03 | 1981-03-04 | Nec Corp | Analog-digital conversion unit |
-
1982
- 1982-07-08 JP JP11923582A patent/JPS5910029A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5235968A (en) * | 1975-09-16 | 1977-03-18 | Sony Corp | Analog digital convertor |
| JPS5623026A (en) * | 1979-08-03 | 1981-03-04 | Nec Corp | Analog-digital conversion unit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03274918A (ja) * | 1990-03-26 | 1991-12-05 | Mitsubishi Electric Corp | Ａ／ｄコンバータ |
| JP2007192770A (ja) * | 2006-01-23 | 2007-08-02 | Sukegawa Electric Co Ltd | 熱電対の真空フィードスルー |
| JP2012227126A (ja) * | 2011-04-07 | 2012-11-15 | Nissan Motor Co Ltd | 袋詰電極の製造装置、および袋詰電極の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| US4542370A (en) | Cascade-comparator A/D converter | |
| US10491232B1 (en) | Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension | |
| Chen et al. | Capacitor mismatch calibration for SAR ADCs based on comparator metastability detection | |
| KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
| US10461767B1 (en) | Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage | |
| JPS5910029A (ja) | Ａ−ｄ変換方法 | |
| JPH01131918A (ja) | Ａｄ変換器 | |
| JPH06112824A (ja) | 補間型ａ／ｄ変換器 | |
| US6617993B1 (en) | Analog to digital converter using asynchronously swept thermometer codes | |
| SU805337A1 (ru) | Функциональный преобразователь | |
| JPS5928294B2 (ja) | Ａｄ変換器 | |
| JP2877983B2 (ja) | Ａ／ｄコンバータ回路 | |
| JPS5847327A (ja) | アナログ−デイジタル変換器 | |
| JPS6014535B2 (ja) | アナログ−デイジタル変換器 | |
| US10735017B2 (en) | Efficient successive approximation register analog to digital converter | |
| JPS60242728A (ja) | 逐次比較形ａｄ変換装置 | |
| SU783979A1 (ru) | Аналого-цифровой преобразователь | |
| JP3141561B2 (ja) | アナログ／デジタル変換回路 | |
| CN108509178B (zh) | 一种模拟电压除法器电路 | |
| JPH0319429A (ja) | Ａ／ｄコンバータ | |
| JPH0243813A (ja) | Ａ／ｄ変換器 | |
| JPH05244004A (ja) | Ａ−ｄ変換装置 | |
| JPH1041821A (ja) | Ａ／ｄ変換装置 | |
| JPS5912492A (ja) | 電子楽器のタツチレスポンス装置 |