JPH01131918A - Ad変換器 - Google Patents
Ad変換器Info
- Publication number
- JPH01131918A JPH01131918A JP62290319A JP29031987A JPH01131918A JP H01131918 A JPH01131918 A JP H01131918A JP 62290319 A JP62290319 A JP 62290319A JP 29031987 A JP29031987 A JP 29031987A JP H01131918 A JPH01131918 A JP H01131918A
- Authority
- JP
- Japan
- Prior art keywords
- data
- low
- speed
- conversion circuit
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 230000015654 memory Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 101100458289 Drosophila melanogaster msps gene Proteins 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 101100141323 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR2 gene Proteins 0.000 description 1
- 101150042711 adc2 gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は,波形記憶装置やディジタル・オシロスコープ
において,アナログ信号をディジタル信号に変換するA
D変換器に関し、特に、高周波領域まで使用でき、高速
、かつ高分解能のAD変換器に関する。
において,アナログ信号をディジタル信号に変換するA
D変換器に関し、特に、高周波領域まで使用でき、高速
、かつ高分解能のAD変換器に関する。
従来、ディジタル・オシロスコープやディジタル波形記
憶装置等では1例えば特開昭59−37730号公報に
記載されているように、入力アナログ信号をAD変換器
(以下ADCと略す)でディジタル化して、そのディジ
タルデータをメモリに高速で記憶し、その後、メモリか
ら記憶データをマイクロプロセッサ等に取込んで信号処
理を行い、ブラウン管面上等に表示している。
憶装置等では1例えば特開昭59−37730号公報に
記載されているように、入力アナログ信号をAD変換器
(以下ADCと略す)でディジタル化して、そのディジ
タルデータをメモリに高速で記憶し、その後、メモリか
ら記憶データをマイクロプロセッサ等に取込んで信号処
理を行い、ブラウン管面上等に表示している。
この場合、使用されるADCは通常、単一の超高速AD
Cである。
Cである。
上記従来技術では、一般に入力アナログ信号周波数(f
in)、およびサンプリング周波数(f8)がある値を
超えると、変換動作に遅れを生じて誤ったディジタルコ
ードを出力する。この現象はビット欠け、あるいはミス
コードと呼ばれる。
in)、およびサンプリング周波数(f8)がある値を
超えると、変換動作に遅れを生じて誤ったディジタルコ
ードを出力する。この現象はビット欠け、あるいはミス
コードと呼ばれる。
また、ビット欠けはADCの分解能が高い程、低周波数
で生じる。
で生じる。
例えば、4ビツトADCのf、が500メガサンプル/
秒(Msps)であっても、8ビツトADCでは200
Msps程度である。
秒(Msps)であっても、8ビツトADCでは200
Msps程度である。
このように、ビット欠けのため、入力信号周波数(fi
n)、およびサンプリング周波数(f、)が制限され、
ADCの高速性能を十分引出せないという問題があった
。
n)、およびサンプリング周波数(f、)が制限され、
ADCの高速性能を十分引出せないという問題があった
。
本発明の目的は、このような問題点を改善し、高周波領
域で使用でき、高速、かつ高分解能のADCを提供する
ことにある。
域で使用でき、高速、かつ高分解能のADCを提供する
ことにある。
上記目的を達成するため、本発明のADCは、アナログ
信号をディジタル化するAD変換回路、ディジタルデー
タを記憶するメモリ、ディジタルデータを演算処理して
出力するCPU、および。
信号をディジタル化するAD変換回路、ディジタルデー
タを記憶するメモリ、ディジタルデータを演算処理して
出力するCPU、および。
AD変換回路とメモリを制御するクロック信号を発生す
るタイミングジェネレータを備えたADCにおいて、低
周波領域用の高精度・低速のAD変換回路、および高周
波領域用の低精度・高速のAD変換回路を備え、アナロ
グ信号をそれらのAD変換回路に並列に入力して上記ク
ロック信号により同時にそれらのAD変換回路を制御し
、CPUによる比較の結果、高精度・低速AD変換回路
により得たデータが所定の範囲内にない場合、つまり、
ビット欠けを生じた場合には、低精度・高速のAD変換
回路のディジタルデータを使用することに特徴がある。
るタイミングジェネレータを備えたADCにおいて、低
周波領域用の高精度・低速のAD変換回路、および高周
波領域用の低精度・高速のAD変換回路を備え、アナロ
グ信号をそれらのAD変換回路に並列に入力して上記ク
ロック信号により同時にそれらのAD変換回路を制御し
、CPUによる比較の結果、高精度・低速AD変換回路
により得たデータが所定の範囲内にない場合、つまり、
ビット欠けを生じた場合には、低精度・高速のAD変換
回路のディジタルデータを使用することに特徴がある。
また、上記ADCには、複数のディジタルデータを比較
する手段(ディジタル比較器)、ディジタルデータを演
算する手段(加算器)、および、その比較結果によりデ
ィジタルデータの中の1個を選択する手段(論理回路)
を備えたことに特徴がある。
する手段(ディジタル比較器)、ディジタルデータを演
算する手段(加算器)、および、その比較結果によりデ
ィジタルデータの中の1個を選択する手段(論理回路)
を備えたことに特徴がある。
本発明においては、高分解能ADCと高速ADCに対し
て、並列にアナログ入力信号が印加され、各ADCが出
力したディジタルデータは各々のメモリに記憶される。
て、並列にアナログ入力信号が印加され、各ADCが出
力したディジタルデータは各々のメモリに記憶される。
それらの記憶データは順次、マイクロプロセッサ、ある
いは専用の信号処理回路に取込まれ、高分解能ADCの
出力データが大きなビット欠けを生じているか否かを検
出するため、高速ADCの出力データと比較される。
いは専用の信号処理回路に取込まれ、高分解能ADCの
出力データが大きなビット欠けを生じているか否かを検
出するため、高速ADCの出力データと比較される。
その結果、ビット欠けを生じていなければ、高分解能A
DCの値を選択・出力し、また、ビット欠けを生じてい
れば、高速ADCの値を選択・出力する。
DCの値を選択・出力し、また、ビット欠けを生じてい
れば、高速ADCの値を選択・出力する。
従って、低周波領域では高分解能データが得られ、高周
波領域では低分解能であるが、ビット欠けのないデータ
が得られる。
波領域では低分解能であるが、ビット欠けのないデータ
が得られる。
一般に、オシロスコープ等の波形表示装置において、信
号の変化が少い領域では高分解能が要求されるが、変化
が急俊な領域では分解能がある程度低くても許容される
ため、ディジタル・オシロスコープ等に適した高速・高
分解能のADCを実現できる。
号の変化が少い領域では高分解能が要求されるが、変化
が急俊な領域では分解能がある程度低くても許容される
ため、ディジタル・オシロスコープ等に適した高速・高
分解能のADCを実現できる。
以下、本発明の一実施例を図面により説明する。
第1図は1本発明の第1の実施例におけるADCの構成
図、第2図は本発明の第1の実施例におけるCPUの演
算処理の説明図である。
図、第2図は本発明の第1の実施例におけるCPUの演
算処理の説明図である。
本実施例のADCは、第1図のように、8ビツトADC
21,4ビツトADC22、メモリ31゜32、タイミ
ング・ジェネレータ7、DA変換器(以下DACと略す
)5、CRT6.およびCPU4を備える。
21,4ビツトADC22、メモリ31゜32、タイミ
ング・ジェネレータ7、DA変換器(以下DACと略す
)5、CRT6.およびCPU4を備える。
この8ビツトADC21は高精度、低速であり、4ビツ
トADC22は低精度、高速である。
トADC22は低精度、高速である。
このような構成により、端子1に印加されたアナログ入
力信号は高精度、低速の8ビツトADC21、および低
精度、高速の4ビツトADC22の両方に同時に印加さ
れる。
力信号は高精度、低速の8ビツトADC21、および低
精度、高速の4ビツトADC22の両方に同時に印加さ
れる。
また、これらのADC21,22はタイミング・ジェネ
レータ7により作成したサンプリング・クロック信号7
1により、同時にAD変換動作を実行する。こうして得
られた各ディジタル量はメモリ31、およびメモリ32
にクロック信号72により高速に読み込まれる。
レータ7により作成したサンプリング・クロック信号7
1により、同時にAD変換動作を実行する。こうして得
られた各ディジタル量はメモリ31、およびメモリ32
にクロック信号72により高速に読み込まれる。
その後、メモリ31.32に読み込まれたディジタル量
は、低速でCPU4(演算要素)に読み込まれて演算処
理が行われてから出力され、DAC5を介してアナログ
量に変換されてCRT6に入力信号波形として表示され
る。
は、低速でCPU4(演算要素)に読み込まれて演算処
理が行われてから出力され、DAC5を介してアナログ
量に変換されてCRT6に入力信号波形として表示され
る。
なお、CPU4で行われる演算処理については、まず、
メモリ31.32から読み込んだ各データ33.34を
比較する。
メモリ31.32から読み込んだ各データ33.34を
比較する。
このデータ33が低周波入力信号、あるいは低周波サン
プリング・クロックである場合、正確な8ビツトデータ
を出力する。しかし、高周波になると誤差が大きくなり
、4ビット精度以下に劣化する。
プリング・クロックである場合、正確な8ビツトデータ
を出力する。しかし、高周波になると誤差が大きくなり
、4ビット精度以下に劣化する。
一方、データ34は高周波まで4ビット精度を維持する
ことができる。
ことができる。
特に、本実施例ではデータ33の値がデータ34の値の
±1/2LSBの範囲内の場合にはデータ33の値を使
用し、その範囲外の場合にはデータ34の値を使用する
。
±1/2LSBの範囲内の場合にはデータ33の値を使
用し、その範囲外の場合にはデータ34の値を使用する
。
なお、LSBは最小量子化単位であり、この場合は第4
ビツト目に対する単位で、LLSBに相当する入力アナ
ログ電圧は、1/24×フルスケール入力電圧である。
ビツト目に対する単位で、LLSBに相当する入力アナ
ログ電圧は、1/24×フルスケール入力電圧である。
具体的な演算処理については、第2図のように、例えば
データ34の値が最上位ビット(以下MSBと略す)か
ら順に1101であり、データ33の値は110101
11 カら11001000(7)範囲(データ34の
±1/2LSB範囲内)にある場合、データ33の8ビ
ツトデータを使用する。
データ34の値が最上位ビット(以下MSBと略す)か
ら順に1101であり、データ33の値は110101
11 カら11001000(7)範囲(データ34の
±1/2LSB範囲内)にある場合、データ33の8ビ
ツトデータを使用する。
また、データ33の値がその範囲外にある場合には、デ
ータ34の4ビツトデータを使用する。
ータ34の4ビツトデータを使用する。
なお、データ33の8ビツトの重みについては、MSB
から順に、8LSB、4LSB、2LSB。
から順に、8LSB、4LSB、2LSB。
ILsB、1/2LSB、1/4LSB、1/8LSB
、1/16LSBであり、ILSBが立つか否かのしき
い値として、1/2LSBを採用する。
、1/16LSBであり、ILSBが立つか否かのしき
い値として、1/2LSBを採用する。
つまり、例えばデータ34の値が1101である場合、
その入力アナログ電圧は13LSBで示され、同様に、
データ34の値が11011000の場合は131八L
SB、11010111の場合は137/2. LS
B、11010000の場合は13LSB、11001
000の場合は121/2LSB、11000000の
場合には12LSBで示される。この場合、データ33
の値が11010111.11010000、および1
1001000では、データ34の1101における1
3±1/、LSHの範囲内であるため、高精度のデータ
33の値を使用する。
その入力アナログ電圧は13LSBで示され、同様に、
データ34の値が11011000の場合は131八L
SB、11010111の場合は137/2. LS
B、11010000の場合は13LSB、11001
000の場合は121/2LSB、11000000の
場合には12LSBで示される。この場合、データ33
の値が11010111.11010000、および1
1001000では、データ34の1101における1
3±1/、LSHの範囲内であるため、高精度のデータ
33の値を使用する。
このように、低周波から高周波まで、大きなビット欠け
を生じることなく、AD変換を実行することが可能であ
る。
を生じることなく、AD変換を実行することが可能であ
る。
第3図は1本発明の第2の実施例におけるADCの構成
図である。
図である。
本実施例のADCは、DAC5、CRT6、タイミング
・ジェネレータ7.8ビットADC2]、。
・ジェネレータ7.8ビットADC2]、。
4ビツトADC22、メモリ31,32、ディジタル比
較器81,82、加算器83,84、論理回路85、お
よびディジタル・スイッチ86を備える。
較器81,82、加算器83,84、論理回路85、お
よびディジタル・スイッチ86を備える。
また、本実施例では、第1の実施例におけるCPU4の
動作を専用ハードウェア(ディジタル比較器81,82
、加算器83.84、論理回路85、ディジタル・スイ
ッチ86)で行うことにより、より高速な演算処理が可
能である。
動作を専用ハードウェア(ディジタル比較器81,82
、加算器83.84、論理回路85、ディジタル・スイ
ッチ86)で行うことにより、より高速な演算処理が可
能である。
すなわち、データ34は加算器83.84により、+1
/2LSB、および−1/2LSBが加算され、ディジ
タル比較器81.82においてデータ33と比較される
。
/2LSB、および−1/2LSBが加算され、ディジ
タル比較器81.82においてデータ33と比較される
。
その結果、データ33がデータ34の±1/2LSBの
範囲内である場合、論理回路85がらの出力によりディ
ジタル・スイッチ86をデータ33の側へ倒し、また、
範囲外の場合には、データ34の側へ倒すように制御す
る。
範囲内である場合、論理回路85がらの出力によりディ
ジタル・スイッチ86をデータ33の側へ倒し、また、
範囲外の場合には、データ34の側へ倒すように制御す
る。
このように、第1の実施例に比べ、構成は複雑になるが
、演算処理を高速に実行することができる。
、演算処理を高速に実行することができる。
なお、これらの実施例では、ADCの分解能を8ビツト
、および4ビツトとしたが、任意の性能のADCを使用
しても同様の効果を得ることができる。
、および4ビツトとしたが、任意の性能のADCを使用
しても同様の効果を得ることができる。
また、データの比較レベルとして±1/2LSBを使用
したが、任意の範囲を使用することが可能である。
したが、任意の範囲を使用することが可能である。
また、2個のADCを使用したが、3個以上を使用する
ことにより、それぞれのADCに周波数範囲を分担して
受は持たせることもできる。
ことにより、それぞれのADCに周波数範囲を分担して
受は持たせることもできる。
さらに、第2の実施例ではハードウェアで構成された演
算回路をADCの後段に設置し、ディジタル・スイッチ
の出力をメモリに送る方法も考えられる。この場合、メ
モリが1系統になるため、構成を簡略化することができ
る。
算回路をADCの後段に設置し、ディジタル・スイッチ
の出力をメモリに送る方法も考えられる。この場合、メ
モリが1系統になるため、構成を簡略化することができ
る。
本発明によれば、性能が異なる複数個の安価なADCを
使用することにより、見かけ上、高速、かつ高精度のA
DCを実現できるため、性能、および経済性が向上する
。
使用することにより、見かけ上、高速、かつ高精度のA
DCを実現できるため、性能、および経済性が向上する
。
第1図は本発明の第1の実施例におけるAD変換器(A
DC)の構成図、第2図は本発明の第1の実施例におけ
るCPUの演算処理の説明図、第3図は本発明の第2の
実施例におけるAD変換器(ADC)の構成図である。 4:CPU、5:DAC,6:CRT、7:タイミング
・ジェネレータ、21:8ビツトADC。 22:4ビットADC,31,32:メモリ、33゜3
4:データ、71:サンプリング・クロック信号、72
:クロック信号、81,82:ディジタル比較器、83
.84:加算器、85:論理回路。 86:ディジタル・スイッチ、MSB:最上位ビット、
LSB:最小量子化単位。
DC)の構成図、第2図は本発明の第1の実施例におけ
るCPUの演算処理の説明図、第3図は本発明の第2の
実施例におけるAD変換器(ADC)の構成図である。 4:CPU、5:DAC,6:CRT、7:タイミング
・ジェネレータ、21:8ビツトADC。 22:4ビットADC,31,32:メモリ、33゜3
4:データ、71:サンプリング・クロック信号、72
:クロック信号、81,82:ディジタル比較器、83
.84:加算器、85:論理回路。 86:ディジタル・スイッチ、MSB:最上位ビット、
LSB:最小量子化単位。
Claims (1)
- 【特許請求の範囲】 1、アナログ信号をディジタル化するAD変換回路、該
ディジタルデータを記憶する手段、該ディジタルデータ
を演算処理して出力する手段、および、該AD変換回路
と該記憶手段を制御するクロック信号を発生する手段を
備えたAD変換器において、上記AD変換回路には、精
度、および速度が異なる複数のAD変換回路を備え、ア
ナログ信号を該複数のAD変換器に並列に入力し、上記
演算処理手段により、該複数のAD変換回路が出力した
ディジタルデータの値を比較し、該比較結果により、該
ディジタルデータの中の1個を選択して出力することを
特徴とするAD変換回路。 2、上記AD変換器には、高精度、かつ低速のAD変換
回路と低精度、かつ高速のAD変換回路とを備え、上記
演算処理手段による比較の結果、該低精度・高速AD変
換回路により得たデータの値が、該高精度・低速AD変
換回路により得たデータの所定の範囲内にある場合は、
該高精度・低速AD変換回路により得たデータを使用し
、該高精度・低速AD変換回路により得たデータの該所
定範囲内にない場合には、該低精度・高速AD変換回路
により得たデータを使用することを特徴とする上記特許
請求範囲第1項記載のAD変換装置。 3、上記演算処理手段には、複数のディジタルデータを
比較する手段、該ディジタルデータを演算する手段、お
よび、該比較結果により該ディジタルデータの中の1個
を選択する手段を備えたことを特徴とする上記特許請求
範囲第1項記載のAD変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62290319A JPH01131918A (ja) | 1987-11-17 | 1987-11-17 | Ad変換器 |
US07/271,652 US4937579A (en) | 1987-11-17 | 1988-11-16 | Method of converting analog signals into digital signals and system for carrying out the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62290319A JPH01131918A (ja) | 1987-11-17 | 1987-11-17 | Ad変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01131918A true JPH01131918A (ja) | 1989-05-24 |
Family
ID=17754551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62290319A Pending JPH01131918A (ja) | 1987-11-17 | 1987-11-17 | Ad変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4937579A (ja) |
JP (1) | JPH01131918A (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1340064C (en) * | 1988-06-08 | 1998-09-29 | Mitsuo Kakuishi | Signal processing apparatus with dual parallel a/d and d/a converters |
US5615235A (en) * | 1988-06-08 | 1997-03-25 | Fujitsu Limited | Signal processing system for use in a digital signal clock changing apparatus |
US5111202A (en) * | 1991-03-28 | 1992-05-05 | Itt Corporation | Extended dynamic range quadrature detector with parallel channel arrangement |
US5481193A (en) * | 1992-02-03 | 1996-01-02 | Spx Corporation | Real-time computerized engine analyzer using multiple analog-to-digital conversion system |
DE19502047C2 (de) * | 1995-01-12 | 1996-12-05 | Stage Tec Gmbh | Verfahren zur Analog-Digital-Wandlung von Signalen |
US5745394A (en) * | 1995-08-31 | 1998-04-28 | Hewlett Packard Company | High speed analog to digital converter, decimation and storage system |
EP0822665B1 (en) * | 1996-07-31 | 2007-08-29 | Victor Company Of Japan, Limited | Data compression encoder, decoder, and record carrier |
US6011538A (en) * | 1997-06-18 | 2000-01-04 | Paradise Electronics, Inc. | Method and apparatus for displaying images when an analog-to-digital converter in a digital display unit is unable to sample an analog display signal at a desired high sampling frequency |
US6437645B1 (en) * | 2001-02-15 | 2002-08-20 | Texas Instruments Incorporated | Slew rate boost circuitry and method |
US6674379B1 (en) * | 2002-09-30 | 2004-01-06 | Koninklijke Philips Electronics N.V. | Digital controller with two control paths |
DE10320202A1 (de) * | 2003-05-07 | 2004-12-02 | Robert Bosch Gmbh | A/D-Wandleranordnung mit hoher Genauigkeit und Bandbreite |
WO2008072130A1 (en) * | 2006-12-14 | 2008-06-19 | Nxp B.V. | Data processing device comprising adc unit |
US9083369B2 (en) * | 2013-05-10 | 2015-07-14 | Analog Devices, Inc. | Split-path data acquisition signal chain |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3909597A (en) * | 1974-05-22 | 1975-09-30 | Us Army | Hybrid analog and digital computer |
JPS56115026A (en) * | 1980-02-18 | 1981-09-10 | Sony Tektronix Corp | Analog-digital converter |
JPS5793726A (en) * | 1980-12-03 | 1982-06-10 | Sony Corp | A/d converter |
NL8006995A (nl) * | 1980-12-23 | 1982-07-16 | Philips Nv | Analoog-digitaal omzetschakeling. |
US4654634A (en) * | 1983-03-16 | 1987-03-31 | Tektronix, Inc. | Apparatus for processing a sequence of digital data values |
-
1987
- 1987-11-17 JP JP62290319A patent/JPH01131918A/ja active Pending
-
1988
- 1988-11-16 US US07/271,652 patent/US4937579A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4937579A (en) | 1990-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5138317A (en) | Digital to analogue converter adapted to select input sources based on a preselected algorithm once per cycle of a sampling signal | |
US5500644A (en) | Procedure and device for self-calibrating analog-to-digital conversion | |
JPH01131918A (ja) | Ad変換器 | |
US5736953A (en) | A/D converter having a reduced response time and reduced power consumption | |
US10630304B1 (en) | Sub-ranging analog-to-digital converter | |
US10491232B1 (en) | Successive approximation register (SAR) analog to digital converter (ADC) dynamic range extension | |
US6239734B1 (en) | Apparatus and a method for analog to digital conversion using plural reference signals and comparators | |
US6340943B1 (en) | Analog to digital converter method and apparatus | |
US6292125B1 (en) | Digital-to-analog converter using weights stored in a weight table | |
US4460891A (en) | Analog-to-digital converter with explicit interpolation | |
JPS5986328A (ja) | アナログ/デジタルコンバ−タ | |
JP2001292064A (ja) | Ad変換回路 | |
JP2001148631A (ja) | アナログ・ディジタル変換器、マイクロコンピュータおよびアナログ・ディジタル変換方法 | |
KR102242402B1 (ko) | 아날로그 신호를 복수의 비트의 디지털 정보로 변환하는 방법 | |
JPH03159320A (ja) | アナログ―ディジタル変換器 | |
US11722143B2 (en) | ADC apparatus and control method | |
KR100339542B1 (ko) | 고속 아날로그/디지털 변환기 | |
US10735017B2 (en) | Efficient successive approximation register analog to digital converter | |
KR100318446B1 (ko) | 축차근사레지스터를이용한아날로그-디지털변환장치 | |
KR20000004592A (ko) | 가변 크기의 비교창을 이용한 아날로그-디지털 변환 장치 | |
KR20000003449A (ko) | 아날로그-디지털 변환 장치 및 그 변환 방법 | |
RU2646356C1 (ru) | Аналого-цифровой преобразователь | |
GB2042838A (en) | Analogue to digital conversion | |
JP3114795B2 (ja) | 高速ad変換装置 | |
JP2001168715A (ja) | アナログデジタルコンバータ |