JPS5899805A - Graphic system monitor display system of programable controller - Google Patents

Abstract

PURPOSE:To easily execute monitoring for an interlock instruction, by putting each different discriminating number to the interlock instruction in a user's program, and displaying it additionally. CONSTITUTION:To an interlock instruction in a user's program, each different discriminating number is added, and it is stored in a user's program memory 1. This discriminating number is held in an RAM6 until an interlock end instruction is executed. In this state, when a user's instruction placed between the interlock instruction and the interlock end instruction has become an object to be monitored, the discriminating number in the RAM6 is also transferred to a program console 7. This transferred discriminating number is additionally displayed on a ladder diaphragm on the console 7. These controls are executed by a CPU4. In this way, monitoring for the interlock instruction can be executed easily.

Description

【発明の詳細な説明】 この発明はプログラマブル・コントローラに関し、特に
、ユーザ命令をラダーダイヤグラムの形に逆変換してモ
ニタ表示する図示式モニタ表示機能を有するものにおい
て、インターロック命令に関するモニタを簡単に行なえ
るようにするモニタ制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a programmable controller, and in particular, to a programmable controller that has a graphical monitor display function that converts user commands into a ladder diagram form and displays it on a monitor. This invention relates to a monitor control method that enables

ユーザプログラムメモリに格納された命令群を高速で順
次繰り返し実行することによりその命令群で表現された
継電器ラダーダイヤグラムのシーケンス制御を実現する
最も一般的なラダーダイヤグラム式プログラマブル・コ
ントローラにおいては、ユーザ命令の一種としてインタ
ーロック命令およびインターロックエンド命令が定義さ
れていて、インターロック命令およびエンド命令に挾ま
れた命令群の実行時に、そのインターロック命令の条件
の成否に応じて出力を禁止するようにしたインターロッ
ク処理機能を有している。The most common ladder diagram type programmable controller realizes sequence control of a relay ladder diagram expressed by a group of instructions by repeatedly executing a group of instructions stored in the user program memory at high speed. Interlock instructions and interlock end instructions are defined as one type, and when a group of instructions interposed by an interlock instruction or end instruction is executed, output is prohibited depending on whether the conditions of the interlock instruction are met. It has an interlock processing function.

上記インターロック命令を含むプログラム例をソースプ
ログラムとなる継電器ラダーダイヤグラムの形で第１図
Ａに示しており、第１図Ｂはそのプログラムを二一モニ
ツクを用いたオブジェクトプログラムの形で表したプロ
グラムリストである。An example of a program including the above interlock command is shown in the form of a relay ladder diagram as a source program in FIG. 1A, and FIG. 1B is a program representing the program in the form of an object program using a It is a list.

両図において、ｒＩＬＪはインターロック命令を示し、
Ｆ　Ｉ　ＬＥＪはインターロックエンド命令を示す。こ
のプログラム例においてはＩＬ全命令アドレス１０１に
設定され、ＩＬＥ命令はアドレス１８１に設定されてお
り、この両命令に挾まれたプログラム八がインターロッ
ク命令の制御対象となっている。また、アドレス１０１
のＩＬ全命令インターロック条件は第１図への接点５１
であり、第１図Ｂにおいてはアドレス１００のＬＤ（５
１）命令である。つまり、接点５１がオン“１”のとき
プログラムＡのＯＵＴ命令は通常通りに実行され、各Ｏ
ＵＴ命令の入力条件に応じてその出力論理が決定される
。しかし、接点５１がオフ“０”の場合、プログラムＡ
に含まれる出力を禁止して全てオフ“０°′にするよう
に、プログラム実行演算動作が切替えられる。In both figures, rILJ indicates an interlock instruction;
F I LEJ indicates an interlock end command. In this program example, all IL instructions are set at address 101, and the ILE instruction is set at address 181, and program 8, which is interposed between these two instructions, is controlled by the interlock instruction. Also, address 101
The IL all instruction interlock conditions of
In FIG. 1B, the LD (5
1) It is a command. In other words, when the contact 51 is on "1", the OUT command of program A is executed normally, and each O
The output logic is determined according to the input conditions of the UT command. However, if the contact 51 is off "0", the program A
The program execution arithmetic operation is switched so that the outputs included in the output are prohibited and all are turned off to "0°'."

また周知のように、最近の中規模以上のプログラマブル
・コントローラの多くは、ＣＲＴディスプレイ装置を応
用した図示式プログラムコンソールを備えている。この
種のプログラムコンソールでは、接点やリレー等の各回
路素子およびそれらの接続関係を含んだ複数の回路シン
ボルに対応したシンボルキーや回路素子番号を入力する
ためのテンキーを有するキー人力装置を操作することに
より、ＣＲ７画面上に第１図Ａで示したような任意のラ
ダーダイヤグラム式のシーケンス回路図を表示させる機
能と、この表示装置にて作成されたラダーダイヤグラム
をソースプログラムとし、これを第１図Ｂに示したよう
なオブジェクトプログラムに変換してプログラマブル・
コントローラ本体のユーザプログラムメモリに書込むア
センブル手段と、ユーザプログラムメモリにオブジェク
ト言語にて格納されているユーザプログラムをソースプ
ログラムであるラダーダイヤグラムの形に逆アセンブル
してＣＲ７画面上に表示するとともに、ユーザプログラ
ムの実行動作中にはモニタ表示された各ユーザ命令の処
理対象となっている入出力番号の最新の論理状態等（プ
ログラム実行による制御状態）を上記ラダーダイヤグラ
ム上に輝度変化等で付加表示するモニタ表示機能を備え
ている。Furthermore, as is well known, many of the recent medium-sized and larger programmable controllers are equipped with graphical program consoles using CRT display devices. This type of program console operates a human-powered device that has symbol keys corresponding to multiple circuit symbols including circuit elements such as contacts and relays and their connection relationships, and a numeric keypad for inputting circuit element numbers. By doing so, there is a function for displaying an arbitrary ladder diagram type sequence circuit diagram as shown in FIG. Programmable by converting it into an object program as shown in Figure B.
An assembling means writes to the user program memory of the controller body, and disassembles the user program stored in the user program memory in an object language into a ladder diagram form as a source program and displays it on the CR7 screen. During program execution, the latest logical state, etc. of the input/output number that is being processed by each user command displayed on the monitor (control state due to program execution) is additionally displayed on the above ladder diagram by changes in brightness, etc. Equipped with monitor display function.

この図示式モニタ表示方式はユーザプログラムの内容と
その実行による実際の制御状態の推移とが合せて把握で
きるので、極めて有効なモニタである。This graphical monitor display method is an extremely effective monitor because it allows the content of the user program and the transition of the actual control state due to its execution to be grasped together.

なお、ラダーダイヤグラムの形でのモニタ表示は、ＣＲ
Ｔの表示°面積の関係上等から、ユーザプログラムの全
体を一度にＣＲＴの画面に表示するようなことはできな
い。そのため、モニタに際してはモニタしたいユーザ命
令を入力するか、あるいはそのユーザ命令が格納されて
いるプログラムアドレスを入力するようになっており、
これを受けて、指定されたユーザ命令とその前後のアド
レスの所定数のユーザ命令に関し、これらをラダーダイ
ヤグラムの形に逆変換して表示するとともに（全プログ
ラムの一部である）、その表示上に各入出力データの論
理状態等を輝度変化等で付加表示するように構成されて
いる。The monitor display in the form of a ladder diagram is CR
Due to the display area of T, it is not possible to display the entire user program on the CRT screen at once. Therefore, when monitoring, you must either input the user command you want to monitor, or input the program address where the user command is stored.
In response to this, the specified user command and a predetermined number of user commands at the addresses before and after it are converted and displayed in the form of a ladder diagram (which is part of the entire program), and the display The display is configured to additionally display the logical state of each input/output data by changing brightness or the like.

ところが、第１図Ａおよび第１図Ｂに示したようにイン
ターロック命令で挾まれたプログラムＡ中のユーザ命令
をモニタする場合、次のような問題がある。インターロ
ック条件が“１”でインターロックによる出力禁止がな
されていない場合は問題ない。またインターロック条件
が“０″でプログラムＡ中のＯＵＴ命令の出力信号が全
て０′′にされていても、ＣＲ７画面上にアドレス１０
０および１０１のインターロック命令に係る回路も含ん
だラダーダイヤグラムが表示されている場合も問題ない
。しかし、アドレス１０１の１１命令から相当隔たった
アドレスのユーザ命令（プログラムＡ中に含まれる）を
モニタ対象として指定した場合、ＣＲＴ画面に表示され
るラダーダイヤグラム中にはアドレス１００および１０
１のインターロック命令の回路は表示されなくなる。そ
のような表示状態で、しかもインターロックによる出力
禁止がプログラムＡに対して掛けられているとき、例え
ば接点５４および接点５６が共にオン“１”であるのに
出力２３がオフ゛０”となるような論理矛盾を含んだラ
ダーダイヤグラムが表示されることがある。However, when monitoring a user command in program A that is interlocked by an interlock command as shown in FIGS. 1A and 1B, the following problem occurs. There is no problem if the interlock condition is "1" and output is not prohibited by interlock. Also, even if the interlock condition is "0" and all the output signals of the OUT command in program A are set to 0'', the address 10 on the CR7 screen will not be displayed.
There is no problem even if a ladder diagram including circuits related to interlock instructions 0 and 101 is displayed. However, if a user instruction (included in program A) at an address quite far away from the 11th instruction at address 101 is specified as a monitor target, the ladder diagram displayed on the CRT screen will not include addresses 100 and 10.
The circuit of interlock instruction 1 is no longer displayed. In such a display state, and when program A is inhibited from outputting due to an interlock, for example, the output 23 may be off (0) even though both contacts 54 and 56 are on (1). Ladder diagrams containing logical contradictions may be displayed.

このような論理のあっていないモニタ表示は、何が原因
でそのようになっているのか、その表示からは判断でき
ず、場合によっては故障等と混同してしまい、オペレー
タを困惑させてしまうことにもなる。またオペレータが
表示上の論理矛盾がインターロック命令によるものだと
いうことに気がついても、その表示からは何が原因でイ
ンターロックによる出力禁止が掛っているのかは全く判
らない。その原因を知るには、モニタ対象となるプログ
ラムアドレスを順次ディクリメントしていき、ＣＲＴ表
示画面にユーザプログラムであるラダーダイヤグラムの
更に上方の回路を表示させるように操作し、その表示画
面にインターロック命令を含んだ回路が表示されてくる
のを捜し出し、そこで始めてインターロック命令の実行
状態が判る。このように、モニタ対象アドレスを順次イ
ンクリメントしたり或はディクリメントして、ＣＲ１表
示上のラダーダイヤグラムを上方に移動したり下方に移
動させたりしてモニタする方式はトレース方式と呼ばれ
ており、このトレース方式によるモニタはユーザプログ
ラムが大規模になると非常に面倒なものとなる。特に、
一画面に表示できるラダーダイヤグラムの回路数が少な
い場合は、トレース方式によって目的とする回路を見付
は出すモニタ操作は更に面倒なものとなる。When a monitor display like this does not match the logic, it is not possible to determine from the display what is causing it, and in some cases it may be confused with a malfunction, etc., which confuses the operator. It also becomes. Furthermore, even if the operator notices that the logical contradiction on the display is due to an interlock command, it is not at all clear from the display what is causing the interlock to inhibit output. To find out the cause, decrement the program address to be monitored one by one, operate the CRT display screen to display the circuit further above the user program ladder diagram, and then interlock the display screen. The circuit containing the instruction is searched for and the execution status of the interlock instruction can be determined from there. This method of monitoring by sequentially incrementing or decrementing the monitored address and moving the ladder diagram on the CR1 display upwards or downwards is called the trace method. Monitoring using this tracing method becomes extremely troublesome when the scale of the user program increases. especially,
When the number of circuits in a ladder diagram that can be displayed on one screen is small, the monitor operation to find the target circuit using the tracing method becomes even more troublesome.

なお、全ユーザプログラム中にインターロック命令が１
つしか使われていない場合は、インターロック命令をモ
ニタするのにモニタ対象としてインターロック命令自体
を指定する検索モニタも可能であるが、ユーザプログラ
ム中に複数のインターロック命令が使われている場合は
この検索モニタ方式が使えず、インターロック命令に挾
まれたプログラムＡ中の一部をモニタしたときに生じた
論理矛盾の原因を探るために、それに係わるインターロ
ック命令をモニタする場合は上述したように面倒なトレ
ース方式により、インターロック命令を捜し出さなけれ
ばならなかった。Note that there is only one interlock instruction in all user programs.
If only one interlock instruction is used, it is possible to use a search monitor that specifies the interlock instruction itself as a monitor target, but if multiple interlock instructions are used in the user program. If this search monitoring method cannot be used and the related interlock instructions are to be monitored in order to find the cause of a logical contradiction that occurs when a part of program A that is caught in an interlock instruction is monitored, the above-mentioned method is used. Thus, interlock instructions had to be found using a troublesome tracing method.

この発明は上述した従来の問題点に鑑みなされたもので
あり、その目的は、複数のインターロック命令含むユー
ザプログラムの実行中モニタを簡単に行なえるようにし
た使い勝手の良いプログラマブル・コントローラにおけ
る図示式モニタ表示方式を提供することにある。The present invention has been made in view of the above-mentioned conventional problems, and its purpose is to provide an easy-to-use graphical system for a programmable controller that makes it easy to monitor the execution of a user program containing multiple interlock instructions. The purpose is to provide a monitor display method.

上記目的を達成するために、この発明は、ユーザプログ
ラム中のインターロック命令に各別の識別番号を付加し
てユーザプログラムメモリに格納しておき、インターロ
ック命令の実行時に少なくともそのインターロック命令
による出力禁止条件が成立した場合にその識別番号を一
時記憶し、インターロックエンド命令の実行時まで保持
する記憶手段と、上記インターロック命令とインターロ
ックエンド命令に挾まれたユーザ命令がモニタ表示対象
となったとき、上記記憶手段に記憶された上記識別番号
もモニタデータとしてプログラムコンソールに転送する
転送手段と、この転送手段により転送された上記識別番
号をプログラムコンソールの表示画面の上記ラダーダイ
ヤグラム上に付加表示する表示制御手段を設けたことを
特徴とする。In order to achieve the above object, the present invention adds a different identification number to each interlock instruction in a user program and stores it in a user program memory, and when the interlock instruction is executed, at least the interlock instruction A storage means that temporarily stores the identification number when the output prohibition condition is satisfied and holds it until the interlock end command is executed, and the above interlock command and the user command interposed between the interlock end command are displayed on the monitor. a transfer means that also transfers the identification number stored in the storage means to the program console as monitor data, and adds the identification number transferred by the transfer means to the ladder diagram on the display screen of the program console. The present invention is characterized in that a display control means for displaying the information is provided.

以下、この発明の実施例を図面に基づいて詳細に説明す
る。Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第２図はこの発明に係わるプログラマブル・コントロー
ラの概略構成を示すブロック図である。FIG. 2 is a block diagram showing a schematic configuration of a programmable controller according to the present invention.

このプログラマブル・コントローラは、ユーザプログラ
ムが格納されるユーザプログラムメモリ１と、外部入力
信号が与えられるとともに外部出力信号を送出する入出
力回路２と、入出力回路２に対応した入出力データのバ
ッファメモリとなる入出力メモリ３と、上記ユーザプロ
グラムメモリ１の各命令を順次高速に実行し、上記入出
カメモリ３のデータに基づいて演算処理をし、その処理
結果で上記入出カメモリ３の出力データを書換える命令
実行手段と、上記入出力回路２における入力データを上
記入出カメモリ３の所定エリアに書込むとともに、入出
カメモリ３の所定エリアの出力データを入出力回路２に
おける出力回路にセットする入出力更新手段とを基本的
に有している。上記命令実行手段、入出力更新手段およ
びその他の全体的なタイミング制御はいわゆるマイクロ
プロセッサで構成されるＣＰＬＪ　（中央処理ユニット
）４によって実現される。ＣＰＵ４はＲＯＭ５に格納さ
れたシステムプログラムを実行し、ＲＡＭ６をシステム
ワーキングメモリとして使い、上述の命令実行手段およ
び入出力更新手段としての制御動作の他、システム全体
のタイミング制御や、プログラムコンソール７に係わる
プログラム作成あるいは本発明の要旨となるプログラム
モニタのための制御動作を行なうものである。This programmable controller includes a user program memory 1 in which a user program is stored, an input/output circuit 2 to which an external input signal is applied and which outputs an external output signal, and a buffer memory for input/output data corresponding to the input/output circuit 2. The instructions in the input/output memory 3 and the user program memory 1 are sequentially executed at high speed, and arithmetic processing is performed based on the data in the input/output memory 3, and the output data of the input/output memory 3 is processed using the processing results. an instruction execution means for rewriting the input/output circuit 2, and writes the input data in the input/output circuit 2 to a predetermined area of the input/output memory 3, and sets the output data of the predetermined area of the input/output memory 3 to the output circuit of the input/output circuit 2. It basically has input/output updating means. The above-mentioned instruction execution means, input/output updating means, and other overall timing control are realized by a CPLJ (central processing unit) 4 comprised of a so-called microprocessor. The CPU 4 executes the system program stored in the ROM 5, uses the RAM 6 as a system working memory, and performs control operations as the above-mentioned instruction execution means and input/output updating means, as well as timing control of the entire system and related to the program console 7. It performs control operations for program creation or program monitoring, which is the gist of the present invention.

プログラムコンソール７はＣＲＴ表示装置７Ａおよびキ
ーボード７Ｂと、これらとＣＰＵ４を結ぶ制御回路７Ｃ
とからなり、プログラムメモリ１に任意のユーザプログ
ラムを書込む際に使用される他、プログラム実行中のモ
ニタ指令を与えるとともに、これに応答してＣＰＵ４か
ら供給されるモニタデータがラダーダイヤグラムの形に
復元されて表示される。The program console 7 includes a CRT display device 7A, a keyboard 7B, and a control circuit 7C that connects these to the CPU 4.
In addition to being used when writing an arbitrary user program to the program memory 1, it also gives monitor commands during program execution, and monitor data supplied from the CPU 4 in response to this is in the form of a ladder diagram. restored and displayed.

本発明に係るプログラマブル・コントローラにおいては
、ユーザプログラムメモリ１に格納されるインターロッ
ク命令に各別の識別番号が付加される。その識別番号を
ＩＬ番号と称する。つまり第１図Ｂに示したように、従
来のプログラマブル・コントローラではインターロック
命令に付随するオペランドは使用されておらず、オペラ
ンドのデータは全てクリアされていた。本発明において
はインターロック命令のオペランドに各別のＩＬ番号を
設定する。In the programmable controller according to the present invention, a different identification number is added to each interlock command stored in the user program memory 1. The identification number is called an IL number. In other words, as shown in FIG. 1B, in conventional programmable controllers, the operands associated with interlock instructions are not used, and all operand data is cleared. In the present invention, different IL numbers are set for each operand of an interlock instruction.

第３図はＣＰＬＩ４によって実行されるシステムプログ
ラムの概要を示すフローチャートである。FIG. 3 is a flowchart showing an overview of the system program executed by CPLI4.

また第４図はプログラマブルコンソール７における制御
回路７Ｃ（これもマイクロプロセッサシステムで構成さ
れている）の動作を示すフローチャートである。まず第
３図に従ってＣＰＵ４の制御動作を順番に説明する。FIG. 4 is a flow chart showing the operation of the control circuit 7C (also constituted by a microprocessor system) in the programmable console 7. First, the control operation of the CPU 4 will be explained in order according to FIG.

イニシャル処理後の最初のステップ１００では入出力回
路２に与えられている最新の外部入力信号を入出カメモ
リ３の所定エリアに取込む入力更新を行なう。次のステ
ップ１０１ではユーザプログラムメモリ１の先頭アドレ
スから１命令を読出す。読出したユーザ命令がインター
ロック命令。In the first step 100 after the initial processing, an input update is performed in which the latest external input signal applied to the input/output circuit 2 is taken into a predetermined area of the input/output memory 3. In the next step 101, one instruction is read from the starting address of the user program memory 1. The read user instruction is an interlock instruction.

イン−ターロックエンド命令の何れでもない場合はステ
ップ１０２→１０５→１０７と進み、このステップ１０
７にてその命令が実行される。ここでＲＡＭ６には実行
中の命令が対象としている番号の入出力データの論理を
格納するための入出力データフラグＦＯと、いわゆるパ
ワー７０−レジスタである演算フラグＦ１が設定されて
おり、ステップ１０７にであるユーザ命令が実行される
と、このフラグＦＯ，Ｆｌがそれぞれ書換えられること
になる。また、ステップ１０１でユーザプログラムメモ
リ１から読出したユーザ命令がインターロック命令であ
った場合、ステップ１０２でＹＥＳと判定され、ステッ
プ１０３側に進む。ステップ１０３では上記演算フラグ
Ｆ１がセットされているか否かを判定する。この時の演
算フラグＦ１は、当該インターロック命令の条件の成否
を示す状態データであり、Ｆｌ−“１”となっているの
がインターロック命令に挾まれるプログラム中の０ＬＩ
Ｔ命令を通常どおり実行することを意味し、その場合は
ステップ１０４をスキップしてステップ１０８に進む。If it is not an interlock end command, proceed to steps 102 → 105 → 107, and step 10
The instruction is executed at step 7. Here, an input/output data flag FO for storing the logic of the input/output data of the number targeted by the instruction being executed and an arithmetic flag F1, which is a so-called power 70-register, are set in the RAM 6, and step 107 When a certain user command is executed, the flags FO and Fl are respectively rewritten. Further, if the user command read from the user program memory 1 in step 101 is an interlock command, a YES determination is made in step 102, and the process proceeds to step 103. In step 103, it is determined whether the calculation flag F1 is set. The operation flag F1 at this time is status data indicating whether the condition of the interlock instruction is satisfied or not.
This means that the T instruction is executed normally, in which case step 104 is skipped and the process proceeds to step 108.

また、Ｆｌ−“０”であるのはインターロック命令に挾
まれるプログラム中のＯＵＴ命令を全て“Ｏ”とする出
力禁止状態にすることを意味し、その場合はステップ１
０４を実行し、ＲＡＭ６に設定されているインターロッ
クフラグＦ２をセットするとともに、同じ＜ＲＡＭ６に
設定されているＩＬ番号レしスタＲＯに当該インターロ
ック命令のオペランドに設定されているＩＬ番号を書込
む。In addition, Fl-“0” means that all OUT instructions in the program that are interlocked by the interlock instruction are set to “O” and the output is prohibited, and in that case, step 1
04, sets the interlock flag F2 set in RAM6, and writes the IL number set in the operand of the interlock instruction in the same <IL number register RO set in RAM6. It's crowded.

またステップ１０１で読出されたユーザ命令がインター
ロックエンド命令である場合、ステップ１０５でＹＥＳ
と判定され、ステップ１０６に進み、上記インターロッ
クフラグＦ２をリセットるとともに、上記ＩＬＩ号レジ
スタＲＯをクリアする。Further, if the user command read in step 101 is an interlock end command, YES is determined in step 105.
If so, the process proceeds to step 106, where the interlock flag F2 is reset and the ILI register RO is cleared.

上記のようにして、ユーザプログラム中のあるインター
ロック命令が実行に供されると、そのインターロック命
令による出力禁止条件が成立している場合に、インター
ロックフラグＦ２がセットされるとともに、レジスタＲ
Ｏにそのインターロック命令のＩＬＩ号が記憶される。As described above, when a certain interlock instruction in the user program is executed, if the output prohibition condition for that interlock instruction is satisfied, the interlock flag F2 is set and the register R
The ILI number of the interlock instruction is stored in O.

そして、そのインターロック命令と対をなすインターロ
ックエンド命令が実行に供された時、フラグＦ２がリセ
ットされるとともにレジスタＲＯはクリアされる。Then, when the interlock end instruction paired with the interlock instruction is executed, the flag F2 is reset and the register RO is cleared.

ステップ１０３．１０４のインターロック命令の実行ル
ーチン、ステップ１０６のインターロックエンド命令の
実行ルーチン、およびステップ１０７のその他の命令の
★行ルーチンの何れかを終了して次のステップ１０８以
降に進む。なお、ＲＡＭ６には本発明のモニタ制御に関
連した３種の７ラグＦ１０．Ｆｌｌ、Ｆ１２が設定され
ていて、後述するようにこれらフラグはモニタ制御時に
セットされるもので、プログラムコンソール７からのモ
ニタ要求（検索モニタも含む）がない場合はこれら３種
の７ラグＦ１０．Ｆｌｌ、１２は全てリセットされてい
る。従ってモニタ要求がないとすると、ステップ１０８
でＮＯ，ステップ１０９でもＮＯと判断され、ステップ
１１０に進む。ステップ１１０では実行中ユーザ命令が
ユーザプログラムの最後に挿入されているＥＮＤ命令か
否かを判定し、ＥＮＤ命令でない場合はステップ１１１
に進み、プログラムアドレスＡ＋を歩進し、ステップ５
０３のユーザ命令読出しルーチンに戻る。Any one of the interlock instruction execution routine in steps 103 and 104, the interlock end instruction execution routine in step 106, and the * line routine for other instructions in step 107 is completed, and the process proceeds to the next step 108 and subsequent steps. Note that the RAM 6 stores three types of 7-lag F10. related to the monitor control of the present invention. Fll, F12 are set, and as described later, these flags are set during monitor control, and if there is no monitor request (including search monitor) from the program console 7, these three types of 7-lag F10. Fll and 12 have all been reset. Therefore, assuming that there is no monitor request, step 108
It is determined NO in step 109, and NO in step 109, and the process proceeds to step 110. In step 110, it is determined whether the user instruction being executed is an END instruction inserted at the end of the user program, and if it is not an END instruction, step 111
Go to step 5 and increment program address A+.
The process returns to the user command reading routine of 03.

すなわち、ユーザプログラムの最後のＥＮＤ命令がステ
ップ１１０で検出されるまでステップ１０１から１１１
までが繰り返し実行され、ＥＮＤ命令まで実行終了する
とステップ１１２に進む。That is, steps 101 to 111 are executed until the last END instruction of the user program is detected in step 110.
The steps up to this point are repeatedly executed, and when the execution is completed up to the END instruction, the process advances to step 112.

ステップ１１２ではユーザプログラムの一巡実行によっ
て書換えられた入出カメモリ３の出力データを入出力回
路２にセットする出力更新を行なう。その後ステップ１
１３以降に進むが、上述のようにモニタ制御に関するフ
ラグＦ１０．Ｆ１１゜Ｆ１２が全てリセットされている
とすると、ステップ１１３でＮｏ、ステップ１１４でも
Ｎｏと判断され、ステップ１１５に進む。ステップ１１
５ではプログラムコンソール７と交信し、プログラムコ
ンソール７側からの各種動作指令を受信する。In step 112, an output update is performed in which the output data of the input/output memory 3, which has been rewritten by one cycle of execution of the user program, is set in the input/output circuit 2. Then step 1
13 and subsequent steps, the flag F10.13 related to monitor control is set as described above. Assuming that F11 and F12 have all been reset, the determination in step 113 is No, the determination in step 114 is also No, and the process proceeds to step 115. Step 11
5 communicates with the program console 7 and receives various operation commands from the program console 7 side.

次のステップ１１６ではプログラムコンソール７側から
モニタ指令があったか否かを判断し、ＮＯと判断された
場合はステップ１１７で検索モニタ指令があったか否か
を判断する。ここでもＮＯと判断された場合は最初のス
テ゛ツブ１１０の入力更新ルーチンに戻る。これでユー
ザプログラムの一巡実行とプログラムコンソール７との
交信を含んだ−サイクルの動作が終了したことになり、
この動作を繰り返し高速に行なう訳である。In the next step 116, it is determined whether or not there is a monitor command from the program console 7 side. If the determination is NO, it is determined in step 117 whether or not there is a search monitor command. If the determination is NO here as well, the process returns to the input update routine of the first step 110. This completes the cycle of execution of the user program and communication with the program console 7.
This operation is repeated and performed at high speed.

上述したユーザプログラムの実行動作中に、プログラム
コンソール７からモニタ対象プログラムアドレスＡ−と
、モニタ指令が与えられたとする。Assume that a monitor target program address A- and a monitor command are given from the program console 7 during the execution of the user program described above.

このモニタ指令はＣＰＵ４によってステップ１１５のプ
ログラムコンソール７との交信ルーチンが実行された持
受は付けられ、ステップ１１６でＹＥＳと判断されて、
ステップ１１８に進む。ステップ１１８ではモニタ対象
アドレスＡＩをＲＡＭ６の所定エリアに格納し、次のス
テップ１１９でモニタフラグＦ１１をセットし、ステッ
プ１２０に進む。ステップ１２０ではモニタ対象アドレ
スＡＩのユーザ命令を含んだ１回路分のラダーダイヤグ
ラムをＣＲＴに表示させるために必要なその前後のユー
ザ命令を求める。つまり、ＣＲＴ画面に１回路分のラダ
ーダイヤグラムを表示するには、ラダーダイヤグラムの
左側母線から右側母線まで連続ψだユーザ命令群をプロ
グラムコンソール７に送る必要があり、上記ステップ１
２０では、モニタ対象アドレスＡＩのユーザ命令を含ん
だ１回路分のユーザ命令群を求め、その先頭のアドレス
（モニタ開始アドレスＡｓ）とその最後のアドレス（モ
ニタ終了アドレスＡ＋３）を決定し、ＲＡＭ６の所定の
エリアに格納する。その後最初のステツブ１００に戻る
。This monitor command is received by the CPU 4 when the communication routine with the program console 7 is executed in step 115, and YES is determined in step 116.
Proceed to step 118. In step 118, the monitor target address AI is stored in a predetermined area of the RAM 6, and in the next step 119, the monitor flag F11 is set, and the process proceeds to step 120. In step 120, the user commands before and after the address AI to be monitored are determined to be necessary for displaying the ladder diagram for one circuit on the CRT, including the user command for the monitored address AI. In other words, in order to display a ladder diagram for one circuit on a CRT screen, it is necessary to send a continuous ψ group of user commands from the left bus line to the right bus line of the ladder diagram to the program console 7.
In step 20, a user instruction group for one circuit including the user instruction of the monitor target address AI is determined, the first address (monitor start address As) and the last address (monitor end address A+3) are determined, and the RAM 6 is Store it in a designated area. After that, the process returns to the first step 100.

次にステップ１０９が実行されると、先のステップ１１
９でモニタフラグＦ１１をセットしていることからＹＥ
Ｓと判断され、ステップ１２１に進む。ステップ１２１
では現在実行中のユーザ命令のアドレスＡｉが上記モニ
タ開始アドレスＡｓより大きいか否かを判断する。Ａ＋
　＜Ａｓの場合は何もせずにステップ１１０側に戻る。Next, when step 109 is executed, the previous step 11
YE because monitor flag F11 is set at 9
It is determined as S, and the process proceeds to step 121. Step 121
Then, it is determined whether the address Ai of the user command currently being executed is larger than the monitor start address As. A+
<As, the process returns to step 110 without doing anything.

Ａ１≧ＡＳの場合はステップ１２２へ進み、実行中アド
レスＡ１が上記モニタ終了アドレスへ〇に１を加えた値
に等しいか否かを診断）−る。ここでＮｏと判断された
場合ステップ１２３へ進み、現在実行中の命令とそれに
関連した最新の制御データ（入出力データフラグＦＯ，
演算フラグＦ１．インターロックフラグＦ２．ＩＬ番号
レしスタＲＯの内容等）をプログラムコンソール７へ転
送すべきモニタデータとしてＲＡＭ６のモニタデータ格
納エリアに一時記憶する。また、Ａｉ　−／ｓ、ｅ　＋
１であった場合、ステ、ツブ１２４に進み、ステップ１
２３の実行によってＲＡＭ６に格納された１回路分のモ
ニタデータをプログラムコンソール７に送信し、かつモ
ニタフラグＦ１１ををリセットする。ステップ１２３ま
たは１２４の実行後はステップ１１０側に復帰する。If A1≧AS, the process proceeds to step 122, where it is diagnosed whether or not the executing address A1 is equal to the monitor end address plus 1. If it is determined No here, the process proceeds to step 123, where the currently executed instruction and the latest control data related to it (input/output data flag FO,
Operation flag F1. Interlock flag F2. The contents of the IL number register RO, etc.) are temporarily stored in the monitor data storage area of the RAM 6 as monitor data to be transferred to the program console 7. Also, Ai −/s, e +
If it is 1, proceed to step 124 and step 1.
23, the monitor data for one circuit stored in the RAM 6 is transmitted to the program console 7, and the monitor flag F11 is reset. After executing step 123 or 124, the process returns to step 110.

つまり、モニタ対象アドレスＡＩに基づいてモニタ開始
アドレスＡＳとモニタ終了アドレスへ〇が決定され、モ
ニタフラグＦ１１がセットされると、アドレスＡｓから
Ａｅまでのユーザ命令が実行に供されたとき、その命令
とそれに関連した最新の制御データがモニタデータとし
てＲＡＭ６に一時記憶され、アドレス（八〇＋１）の命
令が実行に供されたとき、それまで蓄えた１回路分のモ
ニタデータをプログラムコンソール７側に送信し、モニ
タフラグＦ１１をリセットする。In other words, if the monitor start address AS and monitor end address are set to 0 based on the monitor target address AI, and the monitor flag F11 is set, when a user instruction from address As to Ae is executed, the instruction and the latest control data related to it are temporarily stored in the RAM 6 as monitor data, and when the instruction at address (80+1) is executed, the monitor data for one circuit stored up to that point is transferred to the program console 7 side. The monitor flag F11 is reset.

上記の説明で明らかなように、本発明のプログラマブル
・コントローラにおいては、インターロック命令とイン
タ１−ロックエンド命令に挾まれたユーザ命令がモニタ
対象となった場合、そのインターロック命令による出力
禁止条件が成立しているときは、プログラムコンソール
７に対してＦ２−“１”というデータと、レジスタＲＯ
のＩＬＩ号が転送される。As is clear from the above explanation, in the programmable controller of the present invention, when a user instruction interposed between an interlock instruction and an interlock end instruction is monitored, the output prohibition condition due to the interlock instruction is detected. is established, the data F2-“1” and the register RO are sent to the program console 7.
The ILI number is transferred.

次に、プログラムコンソール７側からモニタ対象として
ユーザ命令が特定され、検索モニタ指令が与えられた場
合のＣＰＵＪ側の動作について説明する。この場合、ス
テップ１１７を実行することによって検索モニタ指令が
受は付けられ、ステップ１２５に進み、モニタ対象命令
ＩＩｌをＲＡＭ６の所定エリアに記憶し、次のステップ
１２６で検索フラグＦ１０をセットし、最初のステップ
１００に戻る。その後ステップ１０８が実行さ゛れると
ＹＥＳと判断され、ステップ１２７側に進み、現在実行
中のユーザ命令がモニタ対象命令ｌｌ１１と一致するか
否かを判断する。両命令が一致しない場合はステップ１
２８をスキップしてステップ１１０側へ復帰する。両命
令が一致した場合はステップ１２８が実行され、現在実
行中のユーザ命令のアドレスＡｉをモニタ対象アドレス
へ−としてＲＡＭ６の所定エリアに格納し、かつ検索済
フラグＦ１２をセットする。その後ステップ１１０側へ
復帰する。そして、ユーザプログラムを一巡実行してス
テップ１１３に到り、ここで再度Ｆ１０−゛１″が検出
され、ステップ１２９側に進み、上記検索済フラグＦ１
２がセットされているか否かを判断する。検索済フラグ
Ｆ１２がリセットされたままなのはモニタ対象命９１−
がユーザプログラム中に存在しなかったことを意味し、
この場合はステップ１３０に進み、「モニタ対象命令な
し」をプログラムコンソール７に通知するとともに、検
索フラグＦ１０をリセットし、ステップ１１４側へ復帰
する。また検索済フラグＦ１２がセットされているのは
ユーザプログラム中からモニタ対象命令ｉｓを検索した
こと′を意味し、この場合はステップ１３１で単に検索
フラグＦ１０をリセットしてステップ１１４側に復帰す
る。ステップ１１４は検索済フラグＦ１２がセットされ
ているか否かを判断するルーチンでＦ１２−“１′の場
合にステップ１３２に進み、このフラグＦ１２をリセッ
トし、先に説明したステップ１１９以降に進む。つまり
ステップ１１９でモニタフラグＦ１１をセットし、次の
ステップ１２０でモニタ対象命令ＩＩの格納アドレスＡ
Ｉをモニタ対象アドレスとして１回路分のラダーダイヤ
グラムの表示に必要な命令群の先頭アドレスＡｓと末尾
のアドレスＡｅを決定する。Next, the operation on the CPUJ side when a user command is specified as a monitor target from the program console 7 side and a search monitor command is given will be described. In this case, the search monitor command is accepted by executing step 117, the process proceeds to step 125, the monitor target instruction IIl is stored in a predetermined area of the RAM 6, the search flag F10 is set in the next step 126, and the first Return to step 100. Thereafter, when step 108 is executed, the answer is YES, and the process proceeds to step 127, where it is determined whether the user command currently being executed matches the monitor target command ll11. If both instructions do not match, step 1
28 is skipped and the process returns to step 110. If the two instructions match, step 128 is executed, and the address Ai of the user instruction currently being executed is stored in a predetermined area of the RAM 6 as a monitor target address, and the searched flag F12 is set. Thereafter, the process returns to step 110. Then, the user program is executed once and reaches step 113, where F10-'1'' is detected again, and the process proceeds to step 129, where the searched flag F1 is detected again.
2 is set. The searched flag F12 remains reset in the monitored life 91-
means that it did not exist in the user program,
In this case, the process proceeds to step 130, where the program console 7 is notified that "there is no monitor target instruction", the search flag F10 is reset, and the process returns to step 114. Further, the fact that the searched flag F12 is set means that the monitored instruction is has been searched from the user program, and in this case, the search flag F10 is simply reset in step 131 and the process returns to step 114. Step 114 is a routine for determining whether or not the searched flag F12 is set. If F12-"1', the process proceeds to step 132, resets the flag F12, and proceeds to step 119 and subsequent steps described above. That is, In step 119, the monitor flag F11 is set, and in the next step 120, the storage address A of the monitor target instruction II is set.
With I as the monitor target address, the start address As and the end address Ae of the instruction group necessary for displaying a ladder diagram for one circuit are determined.

このようにモニタ対象命令“Ａｍが見付かった後は、先
に説明したモニタ対象アドレスＡＩが指定された場合の
モニタ１１３１１１と全く同じ処理動作が行なわれるこ
とになる。After the monitor target instruction "Am" is found in this way, the processing operation is exactly the same as that of the monitor 113111 when the monitor target address AI described above is specified.

次に、第４図のフローチャートに従ってプログラムコン
ソール７側の動作について説明する。キーボード７Ｂに
よりモニタしたいユーザ命令のアドレスＡＩを入力し、
モニタコマンドを与えると、そのキー人力がステップ２
０Ｏｎ２０１→２０２で受は付けられ、ステップ２０４
の処理動作によってそのモニタ対象アドレスＡｌ１１お
よびモニタ指令がＣＰＵ４側に送出される。また、キー
ボード′７Ｂによりモニタ対象となるユーザ命令ｌｌｌ
１自体を入力し、検索コマンドを与えると、そのキー人
力がステップ２００→２０１→２０２→２０３で受は付
けられ、ステップ２０５の処理動作によってそのモニタ
対象命令Ｉｌと検索指令がＣＰＵＪ側に送出される。Next, the operation on the program console 7 side will be explained according to the flowchart shown in FIG. Enter the address AI of the user command you want to monitor using the keyboard 7B,
When a monitor command is given, the key human power is step 2.
0On201→202, the receiver is attached, and step 204
As a result of the processing operation, the monitor target address Al11 and monitor command are sent to the CPU 4 side. In addition, user commands to be monitored by the keyboard '7B
1 itself and gives a search command, the key input is accepted in steps 200 → 201 → 202 → 203, and the monitored instruction Il and search command are sent to the CPUJ side by the processing operation in step 205. Ru.

これらモニタ指令あるいは検索指令は先に説明したよう
に、ＣＰＵ４がステップ１１５を実行したときに受は付
けられ、指定したモニタ対象を含んだ１回路分のユーザ
命令群と、それらに係わる最新の制御データを含んだモ
ニタデータをプログラムコンソール７へ転送する処理動
作がＣＰＬＪ４によって実行される。As explained above, these monitor commands or search commands are accepted when the CPU 4 executes step 115, and the user commands for one circuit including the specified monitor target and the latest control related to them are received. A processing operation for transferring monitor data including data to the program console 7 is executed by the CPLJ4.

プログラムコンソール７側においては、ステップ２０６
にてＣＰＵ４側からの応答を持ち、応答があったらステ
ップ２０７でＣＰｔＪ４から転送されてきた１回路分の
モニタデータを受は取る。次のステップ２０８では、１
回路分のモニタデータに含まれるユーザ命令群を逆アセ
ンブルし、その命令群で表現されたラダーダイヤグラム
の１回路の表示データに変換する。次のステップ２０９
では、１回路分のモニタデー′夕に含まれる各ユーザ命
令に付随する制御データに基づいて、上記ラダーダイヤ
グラム上への付加表示データを作成する。On the program console 7 side, step 206
At step 207, a response is received from the CPU 4 side, and if there is a response, the monitor data for one circuit transferred from CPtJ 4 is received at step 207. In the next step 208, 1
A group of user instructions included in monitor data for a circuit is disassembled and converted into display data for one circuit of a ladder diagram expressed by the group of instructions. Next step 209
Now, additional display data on the ladder diagram is created based on the control data accompanying each user command included in the monitor data for one circuit.

すなわち、各ユーザ命令の対象となっている入出力信号
を論理状態に応じてラダーダイヤグラム中の各回路素子
の表示輝度を変える輝度データを付加する他、上述した
インターロックフラグＦ２が“１″である場合、モニタ
対象となったユーザ命令群に対し、インターロック命令
による出力禁止がかけられている旨を知らせるメツセー
ジ表示データを作成するとともに、そのインターロック
命令が何番であるかを示すＩＬ番号（レジスタＲＯに格
納されていて、ＣＰｔＪ４からモニタデータの一部とし
てブロクラムコンソール７に転送されている）を表示す
るＩＬＩ号表示データを作成する。That is, in addition to adding luminance data that changes the display luminance of each circuit element in the ladder diagram according to the logic state of the input/output signal that is the target of each user command, the above-mentioned interlock flag F2 is "1". If so, message display data is created to inform that output is prohibited by an interlock command for the group of monitored user commands, and an IL number indicating the number of the interlock command is created. (stored in the register RO and transferred from the CPtJ4 to the block diagram console 7 as part of the monitor data).

そして次のステップ２１０に進み、以上作成された表示
データをＣＲＴ表示装置７Ａの画面に表示する。Then, the process advances to the next step 210, and the display data created above is displayed on the screen of the CRT display device 7A.

従って、ユーザは上述のようにしてなされるＣＲＴ画面
の表示を見れば、現在モニタ表示されているユーザ命令
はインターロック命令に挾まれた命令であり、かつその
インターロック命令による出力禁止が掛っている状態で
あり、更にはそのインターロック命令が何番であるかが
判る。Therefore, when the user looks at the display on the CRT screen made as described above, the user command currently displayed on the monitor is a command that is interposed by an interlock command, and the output is prohibited by the interlock command. In addition, you can see what number the interlock command is.

よって、そのインターロック命令の入力条件等について
モニタしたい場合、冒頭で説明したトレース方式によら
ずとも、キーボード７Ｂを操作して、モニタ対象として
インターロック命令のコードキーとＣＲＴに表示されて
いるｌＬｉ１号とを入力し、検索コマンドを与える。す
ると、ＣＰＵ４において、ユーザプログラムの実行中に
モニタ対象命令１ｍ＋とじて指定されたあるＩＬＩ号の
インターロック命令が実行に供されたとき、そのプログ
ラムアドレスがモニタ対象アドレスＡ−となり、そのイ
ンターロック命令を含む１回路分のモニタデータが作成
され、プログラムコンソール７に転送され、ＣＲＴ表示
装置７Ａに表示される。その表示を見れば、上記インタ
ーロック命令の入力条件の現況が直ぐに判る。Therefore, if you want to monitor the input conditions of the interlock command, you can use the keyboard 7B to monitor the code key of the interlock command and lLi1 displayed on the CRT, without using the trace method described at the beginning. Enter the number and give the search command. Then, in the CPU 4, when an interlock instruction of a certain ILI number specified as a monitor target instruction 1m+ is executed during execution of a user program, the program address becomes the monitor target address A-, and the interlock instruction is The monitor data for one circuit including the above is created, transferred to the program console 7, and displayed on the CRT display device 7A. By looking at the display, the current status of the input conditions for the interlock command can be immediately determined.

このように本発明のプログラマ゛プル・コントローラに
よれば、ユーザプログラム中に多数のインターロック命
令が使われていても、あるユーザ命令のモニタ状態から
、それに関連したインターロック命令をモニタするのに
、モニタ対象アドレスを順番に渕って行かずとも、直ぐ
に対象となるインターロック命令についてモニタが行な
えるのである。In this way, according to the programmer's pull controller of the present invention, even if a large number of interlock instructions are used in a user program, it is possible to monitor the related interlock instructions from the monitoring state of a certain user instruction. , the target interlock instruction can be immediately monitored without having to sequentially list the addresses to be monitored.

なお、上記実施例においてはインターロック命令による
出力禁止条件が成立している場合のみ、レジスタＲＯに
１１番号を記憶するようにしているが、本発明はこれに
限定されるものではなく、出力禁止条件が成立している
か否かに係わらずインターロック命令の１１番号をレジ
スタＲＯに格納し、これとは別に出力禁止条件が成立し
ているか否かを表す禁止状態フラグを設け、これらをモ
ニタデータ中に含ませてプログラムコンソール７に転送
し、表示するようにしても勿論良い。また、上記実施例
においては、ＣＲＴ画面にラダーダイヤグラムを１回路
分のみ表示するように説明したが、本発明はこれに限定
されず、モニタ対象命令の更に多くの命令群を逆アセン
ブルして複数回路分のラダーダイヤグラムをモニタ表示
するようにしても良い。In the above embodiment, the number 11 is stored in the register RO only when the output prohibition condition by the interlock instruction is satisfied, but the present invention is not limited to this, and the output prohibition condition is satisfied. Regardless of whether the condition is met or not, the interlock instruction number 11 is stored in register RO, and apart from this, a prohibition state flag is provided to indicate whether or not the output prohibition condition is met, and these are monitored data. Of course, it may also be included in the program and transferred to the program console 7 for display. Further, in the above embodiment, it has been explained that the ladder diagram is displayed for only one circuit on the CRT screen, but the present invention is not limited to this. The ladder diagram for the circuit may be displayed on the monitor.

以上詳細に説明したように、この発明に係るプログラマ
ブル・コントローラの図示式モニタ表示方式にあっては
、ユーザプログラム中のインターロック命令に各別の識
別番号を付し、インターロック命令に挾まれたプログラ
ムがモニタ対象となって、ラダーダイヤグラムの形で表
示されるとき、その表示にインターロック命令の番号を
付加表示するようにしたので、インターロック命令に関
するモニタが非常に簡単に行なえるようになり、使い勝
手が大いに向上する。As explained in detail above, in the graphical monitor display method of the programmable controller according to the present invention, each interlock instruction in the user program is given a different identification number, and the When a program is monitored and displayed in the form of a ladder diagram, the number of the interlock instruction is added to the display, making it very easy to monitor interlock instructions. , the usability is greatly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図Ａ、Ｂは従来のプログラマブル・コントローラに
おけるインターロック命令を含んだユーザプログラム例
を示す図、第２図はこの発明に係るプログラマブル・コ
ントローラの概略構成を示すブロック図、第３図は第２
図におけるＣＰＵ４の動作を規定したシステムプログラ
ムの概要を示す７０チヤート、第４図はプログラムコン
ソール７の動作の概要を示したフローチャートである。 １・・・・・・ユーザプログラムメモリ２・・・・・・
入出力回路 ３・・・・・・入出カメモリ ４・・・・・・ＣＰＵ ５・・・・・・ＲＯＭ ６・・・・・・ＲＡＭ ７・・・・・・プログラムコンソール ７Ａ・・・・・・ＣＲＴ表示装置 Ａｉ・・・・・・実行中のプログラムアドレスＡＩ・・
・・・・モニタ対象アドレス Ａｓ・・・・・・モニタ開始アドレス へ〇・・・・・・モニタ終了アドレス Ｉｌ・・・・・・モニタ対象命令 ＦＯ・・・・・・入出力データフラグ Ｆ１・・・・・・演算フラグ Ｆ２・・・・・・インターロックフラグＲＯ・・・・・
・ＩＬ番号レしスタ Ｆ１０・・・・・・検索フラグ Ｆｌｌ・・・・・・モニタフラグ Ｆ１２・・・・・・検索済フラグ 特許出願人 立石電機株式会社 第ｘｍＡ 第１図Ｂ1A and 1B are diagrams showing an example of a user program including interlock instructions in a conventional programmable controller, FIG. 2 is a block diagram showing a schematic configuration of a programmable controller according to the present invention, and FIG. 2
Chart 70 shows an overview of the system program that defines the operation of the CPU 4 in the figure, and FIG. 4 is a flowchart showing an overview of the operation of the program console 7. 1...User program memory 2...
Input/output circuit 3... Input/output memory 4... CPU 5... ROM 6... RAM 7... Program console 7A...・・CRT display device Ai ・・・・Program address AI that is being executed ・・
...Monitor target address As......To monitor start address〇...Monitor end address Il...Monitor target instruction FO...Input/output data flag F1 ......Calculation flag F2...Interlock flag RO...
・IL number register F10...Search flag Fll...Monitor flag F12...Searched flag Patent applicant Tateishi Electric Co., Ltd. No. xmA Figure 1B

Claims (1)

【特許請求の範囲】[Claims] （１）ユーザプログラムの実行動作中にモニタ対象プロ
グラムアドレスが特定されると、そのプログラムアドレ
スおよびその前後のアドレスの複数のユーザ命令をラダ
ーダイヤグラムに逆変換してプログラムコンソールの画
面に表示するとともに、表示された各ユーザ命令の処理
対象となっている入出力番号の最新の論理状態等を上記
ラダーダイヤグラム上に付加表示するようにした図示式
モニタ表示機能を有するプログラマブル・コントローラ
において、ユーザプログラム中のインターロック命令に
各別の識別番号を付加してユーザプログラムメモリに格
納しておき、インターロック命令の実行時に少なくとも
そのインターロック命令による出力禁止条件が成立した
場合にその識別番号を一時記憶し、インターロックエン
ド命令の実行時まで保持する記憶手段と、上記インター
ロック命令とインターロックエンド命令に挾まれたユー
ザ命令がモニタ表示対象となったとき、上記記憶手段に
記憶された上記識別番号もモニタデータとしてプログラ
ムコンソールに転送する転送手段と、この転送手段によ
り転送された上記識別番号をプログラムコンソールの表
示画面の上記ラダーダイヤグラム上に付加表示する表示
制御手段を設けたことを特徴とすｔ７プログラマブル・
コントローラの図示式モニタ表示方式。(1) When a monitored program address is identified during the execution of a user program, the program address and multiple user instructions at the addresses before and after it are converted back into a ladder diagram and displayed on the program console screen. In a programmable controller that has a graphical monitor display function that additionally displays the latest logical state of the input/output number that is the processing target of each displayed user command on the ladder diagram, A separate identification number is added to each interlock instruction and stored in a user program memory, and the identification number is temporarily stored when at least an output prohibition condition due to the interlock instruction is satisfied when the interlock instruction is executed. A storage means that retains until the interlock end command is executed, and when the interlock command and the user command interposed between the interlock end command are to be displayed on the monitor, the identification number stored in the storage means is also monitored. The t7 programmable computer is characterized by being provided with a transfer means for transferring data to the program console, and a display control means for additionally displaying the identification number transferred by the transfer means on the ladder diagram on the display screen of the program console.
Graphical monitor display method for the controller.