JPS5897846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5897846A JPS5897846A JP19727381A JP19727381A JPS5897846A JP S5897846 A JPS5897846 A JP S5897846A JP 19727381 A JP19727381 A JP 19727381A JP 19727381 A JP19727381 A JP 19727381A JP S5897846 A JPS5897846 A JP S5897846A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- region
- buried
- silicon
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかシ、特に素子分離
用の埋設シリコン酸化層およびこれふ同上゛−域を形成
する方法に関する。
用の埋設シリコン酸化層およびこれふ同上゛−域を形成
する方法に関する。
集積回路等の半導体装置の製造方法において、集積度の
向上および製作工程の簡累化のため埋設酸化膜による誘
電体分離、さらには該埋設酸イヒ膜を用いた自己整合技
術による素子形成がさカムんに行なわれているＯこの埋
設酸化膜を形成する方法としては、最も容易に使用でき
るシリコン晋イヒ膜を耐酸化膜とした熱酸化による選択
瞭イヒ法力！主に用いられている。
向上および製作工程の簡累化のため埋設酸化膜による誘
電体分離、さらには該埋設酸イヒ膜を用いた自己整合技
術による素子形成がさカムんに行なわれているＯこの埋
設酸化膜を形成する方法としては、最も容易に使用でき
るシリコン晋イヒ膜を耐酸化膜とした熱酸化による選択
瞭イヒ法力！主に用いられている。
この選択酸化と同時にチャンネルストツノ（−領域並び
に耐圧劣化防止領域を形成すること力Ｘ実施されている
。
に耐圧劣化防止領域を形成すること力Ｘ実施されている
。
第１図（ａ）〜（Ｃ）＄？よび第２図（ａト（叫ｔｉ［
来の選択酸化法を示し、ｇｌｌｇ（ａ）〜（ｅ）はチャ
ンネルストッパーおよび耐圧劣化防止領域の不純物の導
入に拡散法を用いた例を示す。まず第１図（ａＪに示す
とおｐ、Ｐ型半導体素板１に埋込層２を形成しその上に
れ型シリコン層３を形成させた基板を準備し、該基板表
面にシリコン酸化膜４およびシリコン鼠次にフォトプロ
セス法による選択エツチングによシ素子分＊領域上のシ
リコン窒化膜５、シリコン酸化１１［４を除去し、篇出
したシリコン基板表面をエツチングして＃ｌＩ６を形成
する。（１ｇ１図（ｂ）参照） しかるのち熱拡散法によるボロンを拡散し害の内面にｐ
１１ｖ領域７を形成する。（第１図（Ｃ）参照）次に熱
酸化法を用いて埋設シリコン酸化ｙ４８を形成し溝６を
埋める。この熱酸化によ）、さきに導入した不純物によ
シ埋設酸化膜８の下側にチャンネルストッパー９および
耐圧劣化防止領域τが形成されるＤ（第１図（ｄＪ参照
） こうして素子分離領域が形成され、チャンネルストッパ
ー等の形成されたあとそれぞれ分離された島状領域に所
望の素子を形成することとなる。
来の選択酸化法を示し、ｇｌｌｇ（ａ）〜（ｅ）はチャ
ンネルストッパーおよび耐圧劣化防止領域の不純物の導
入に拡散法を用いた例を示す。まず第１図（ａＪに示す
とおｐ、Ｐ型半導体素板１に埋込層２を形成しその上に
れ型シリコン層３を形成させた基板を準備し、該基板表
面にシリコン酸化膜４およびシリコン鼠次にフォトプロ
セス法による選択エツチングによシ素子分＊領域上のシ
リコン窒化膜５、シリコン酸化１１［４を除去し、篇出
したシリコン基板表面をエツチングして＃ｌＩ６を形成
する。（１ｇ１図（ｂ）参照） しかるのち熱拡散法によるボロンを拡散し害の内面にｐ
１１ｖ領域７を形成する。（第１図（Ｃ）参照）次に熱
酸化法を用いて埋設シリコン酸化ｙ４８を形成し溝６を
埋める。この熱酸化によ）、さきに導入した不純物によ
シ埋設酸化膜８の下側にチャンネルストッパー９および
耐圧劣化防止領域τが形成されるＤ（第１図（ｄＪ参照
） こうして素子分離領域が形成され、チャンネルストッパ
ー等の形成されたあとそれぞれ分離された島状領域に所
望の素子を形成することとなる。
第１図（ｅ）は素子形成後の要部断面図で１１はエミ
１ツタ領域、１０Ｆｉ耐圧劣化防止領域τに接続形成さ
れたペース領域、３ Ｆｉｎ型シリコン層でトランジス
タのコレクタ領域となる。
１ツタ領域、１０Ｆｉ耐圧劣化防止領域τに接続形成さ
れたペース領域、３ Ｆｉｎ型シリコン層でトランジス
タのコレクタ領域となる。
しかしながらこのような製造方法によシ埋設シリコン酸
化膜ならびにチャンネルストッパーおよび耐圧劣化防止
領域を形成する場合は、厚い酸化膜形成時は酸素が酸化
膜中をシリコン窒化膜の下にも拡散して行く為に横方向
酸化が生じ、シリコン窒化膜下のシリコン基板も少し酸
化され、いわゆるバーズ・ヘッド（ｂｌｒｄ ｈｅａｄ
）が形成される。
化膜ならびにチャンネルストッパーおよび耐圧劣化防止
領域を形成する場合は、厚い酸化膜形成時は酸素が酸化
膜中をシリコン窒化膜の下にも拡散して行く為に横方向
酸化が生じ、シリコン窒化膜下のシリコン基板も少し酸
化され、いわゆるバーズ・ヘッド（ｂｌｒｄ ｈｅａｄ
）が形成される。
このためパターン幅の減少が生ずる。たとえば、リコン
エッチング解深さ約０．６μｍ、埋設シリコン酸化ｇ！
膜厚約１．２μｍとすると、パターン幅は約２＃ｍ減少
することとなシ、このような大きなパターン幅の減少は
集８を度を向上する上で大きな間聴となる。その上、輩
化膜下にシリコン酸化膜が部分的に形成されることによ
りシリコン基板内に大きな歪が加えられることとなり、
ザいて社結晶欠陥の発生となる等、素子形成を行なう上
での大きな欠点となっている。また厚い酸化膜形成前に
導入したｐ型不純物はチャンネルストッパーを形成する
が、チャンネルストッパーＦｉ糊込層に接触して形成さ
れてｈるのでＣｃａ 容量が大きくなってしまう欠点が
ある。また溝の側面に導入した不純物は耐圧劣化防止領
域を形成するが第１図（ｅｌの１に示すようにペース領
域１０に接続されているのでＣＣＢ容葉が大きくなると
いう欠点もある。
エッチング解深さ約０．６μｍ、埋設シリコン酸化ｇ！
膜厚約１．２μｍとすると、パターン幅は約２＃ｍ減少
することとなシ、このような大きなパターン幅の減少は
集８を度を向上する上で大きな間聴となる。その上、輩
化膜下にシリコン酸化膜が部分的に形成されることによ
りシリコン基板内に大きな歪が加えられることとなり、
ザいて社結晶欠陥の発生となる等、素子形成を行なう上
での大きな欠点となっている。また厚い酸化膜形成前に
導入したｐ型不純物はチャンネルストッパーを形成する
が、チャンネルストッパーＦｉ糊込層に接触して形成さ
れてｈるのでＣｃａ 容量が大きくなってしまう欠点が
ある。また溝の側面に導入した不純物は耐圧劣化防止領
域を形成するが第１図（ｅｌの１に示すようにペース領
域１０に接続されているのでＣＣＢ容葉が大きくなると
いう欠点もある。
また第２図（１）〜（ｅｌは従来法によるヅーヤンネル
ストッパーを備えた埋設酸化膜分離半導体装置の製造方
法を示す工程別断面図である。図に示す番号は第１図に
準する。第２図（ａｌ〜（ｅ）においてはチャンネルス
トッパー用の不純物はイオン注入法により行りた場合で
ある。図において先ず第１図の場合と同様ｐ型累板の表
面にｎ型不純物によシｎ型の埋込層を形成、その上にｎ
型の半導体層３を形成その表面にシリコン酸化膜４およ
びシリコン窒化膜５を形成する。（第２図（ａ）参照）
但し第１図（Ｊｌ）〜ＩＣ）図では）’！！！！半導体
素板および埋込層は都合により図面よシ削除した。
ストッパーを備えた埋設酸化膜分離半導体装置の製造方
法を示す工程別断面図である。図に示す番号は第１図に
準する。第２図（ａｌ〜（ｅ）においてはチャンネルス
トッパー用の不純物はイオン注入法により行りた場合で
ある。図において先ず第１図の場合と同様ｐ型累板の表
面にｎ型不純物によシｎ型の埋込層を形成、その上にｎ
型の半導体層３を形成その表面にシリコン酸化膜４およ
びシリコン窒化膜５を形成する。（第２図（ａ）参照）
但し第１図（Ｊｌ）〜ＩＣ）図では）’！！！！半導体
素板および埋込層は都合により図面よシ削除した。
次にフォトプロセス法による選択エツチングによシ素子
分離領域上のシリコン窒化膜５、シリコン酸化膜４を除
去し、ｋ出したシリコン基板表面をエツチングして溝６
を形成する。（騙２図（ｂ）参照） しかるのちイオン注入法によシボロンを拡散す
：る。イオン注入によるときＦｉ側面には不純物は拡
：散されず底面のみにｐ型不純物層７が形成
される。 ：（ｔ／ｇ２図（Ｃ）参照） 次に熱酸化法を用いて埋設シリコン酸化膜８を
□形成しｔｌｌ１６を埋める。この熱酸化によシさき
に＃Ｉ ：の底部に導入した不純物は拡散して
埋設酸化ａ８ ：の下にチャンネルストッパー
９を形成する。このときは溝側面には不純物が導入され
なかったので耐圧劣化防止領域は形成されていない。（
第２図（ｄｌ＃ｆｉ）
’その後分離された島状領域には所望の素子が形成さ
れる（第２図（ｅｌ参照） このように形成された埋込酸化物分離領域を持つ半導体
装置においては前実施例と同様バーズ・ヘッドが形成さ
れパターン形成領域の−が大幅に減少する。七ｎと同時
にシリコン酸化膜の近傍のシリコン結晶には大きな歪が
発生しこれが素子の特性の欠陥の原因となっている。
分離領域上のシリコン窒化膜５、シリコン酸化膜４を除
去し、ｋ出したシリコン基板表面をエツチングして溝６
を形成する。（騙２図（ｂ）参照） しかるのちイオン注入法によシボロンを拡散す
：る。イオン注入によるときＦｉ側面には不純物は拡
：散されず底面のみにｐ型不純物層７が形成
される。 ：（ｔ／ｇ２図（Ｃ）参照） 次に熱酸化法を用いて埋設シリコン酸化膜８を
□形成しｔｌｌ１６を埋める。この熱酸化によシさき
に＃Ｉ ：の底部に導入した不純物は拡散して
埋設酸化ａ８ ：の下にチャンネルストッパー
９を形成する。このときは溝側面には不純物が導入され
なかったので耐圧劣化防止領域は形成されていない。（
第２図（ｄｌ＃ｆｉ）
’その後分離された島状領域には所望の素子が形成さ
れる（第２図（ｅｌ参照） このように形成された埋込酸化物分離領域を持つ半導体
装置においては前実施例と同様バーズ・ヘッドが形成さ
れパターン形成領域の−が大幅に減少する。七ｎと同時
にシリコン酸化膜の近傍のシリコン結晶には大きな歪が
発生しこれが素子の特性の欠陥の原因となっている。
またチャンネルストッパーは埋込領域Ｋｔたがりそのた
めＣｃｓ谷量が大きくなってしまう０また本寮施例はイ
オン注入法によシネ続物を導入したため耐圧劣化防止領
域は形成されていない従ってコレクタ・工電ツタ間はリ
ークし易い状態となっている。
めＣｃｓ谷量が大きくなってしまう０また本寮施例はイ
オン注入法によシネ続物を導入したため耐圧劣化防止領
域は形成されていない従ってコレクタ・工電ツタ間はリ
ークし易い状態となっている。
従って本発明は以上の問題点に対処してなされたもので
、埋込酸化膜による素子分離をした半導体装置において
、横方向酸化をおさえ素子形成有効面積を大きくすると
共に酸化膜シリコン界面の虫をすくなくシ特性の安定化
をはかると共に、埋込酸化膜の形成と同時ＣＳキャパシ
タンスの小さいチャンネルストッパーとＣＨ答ｊｉを大
きくしないで、かつＣＥリークを発生させることのない
耐圧劣化防止領域を形成する半導体装置の製造方法を提
供するにある０ すなわち本発明の賛旨は、半導体基板表面に耐鈑化性膜
のパターンを形成する工程と、該ノ（ターン以外の基板
表面を食刻し溝を形成する工程と、眩溝の側面のみに多
結晶シリコン族を形成する工程と、イオン注入法により
基板表面領域と逆４１１［型の不純物を添加する工程と
、熱酸化法によシ埋設シリコン酸化膜を形成するととも
に埋設酸化膜に隣接して基板表面領域と逆導電型領域を
形成する工程とを含むことを特徴とする半導体装置の製
造方法にある。
、埋込酸化膜による素子分離をした半導体装置において
、横方向酸化をおさえ素子形成有効面積を大きくすると
共に酸化膜シリコン界面の虫をすくなくシ特性の安定化
をはかると共に、埋込酸化膜の形成と同時ＣＳキャパシ
タンスの小さいチャンネルストッパーとＣＨ答ｊｉを大
きくしないで、かつＣＥリークを発生させることのない
耐圧劣化防止領域を形成する半導体装置の製造方法を提
供するにある０ すなわち本発明の賛旨は、半導体基板表面に耐鈑化性膜
のパターンを形成する工程と、該ノ（ターン以外の基板
表面を食刻し溝を形成する工程と、眩溝の側面のみに多
結晶シリコン族を形成する工程と、イオン注入法により
基板表面領域と逆４１１［型の不純物を添加する工程と
、熱酸化法によシ埋設シリコン酸化膜を形成するととも
に埋設酸化膜に隣接して基板表面領域と逆導電型領域を
形成する工程とを含むことを特徴とする半導体装置の製
造方法にある。
以下図面を参照し本発明の詳細な説明
第３図（ａｌ〜Ｕ》は本開明の一実施例による牛瑯体装
置の製造方法を示す工程別断面図である。以下工程順に
説明する。
置の製造方法を示す工程別断面図である。以下工程順に
説明する。
（１）ｐ型半導体木板１にｎ型不純物を拡散し埋込〜２
ｔ−形成しその上にｎ型シリコン領域３を気相成長法に
形成し半導体基板を準備する。（第３図（ｆ）参照）だ
’ＮＬＭ１図では省略、次にさきに形成したｎ型シリコ
ン領域３０表面に熱酸化法によ９シリコン鈑化膜４を約
２０ＯＡ形成し、その上にシリコン鼠化膜５をＣＶＤ法
によシ約１００ＯＡ被看させるｏ （ Ｍ ３１ｆｌ
（ａＪ参照）（２） 次にホトレジスト法を用いて選
択的に埋股飲化膜形成領域上のシリコン鼠化腺５および
シリコン酸化１［４１にエツチング除去し、シリコン基
板表面ｔ−ｍ出させ、しかるのち慧出表回ｔ−ＣＣｌ。
ｔ−形成しその上にｎ型シリコン領域３を気相成長法に
形成し半導体基板を準備する。（第３図（ｆ）参照）だ
’ＮＬＭ１図では省略、次にさきに形成したｎ型シリコ
ン領域３０表面に熱酸化法によ９シリコン鈑化膜４を約
２０ＯＡ形成し、その上にシリコン鼠化膜５をＣＶＤ法
によシ約１００ＯＡ被看させるｏ （ Ｍ ３１ｆｌ
（ａＪ参照）（２） 次にホトレジスト法を用いて選
択的に埋股飲化膜形成領域上のシリコン鼠化腺５および
シリコン酸化１［４１にエツチング除去し、シリコン基
板表面ｔ−ｍ出させ、しかるのち慧出表回ｔ−ＣＣｌ。
ガス系を用いたプラズマエツチングで食刻し、溝６を０
６μｍの深さに形成する。（第３図（ｂ）参照） ＋ｓ＞ ｌＪｈるのち多結晶シリコンＭ！Ｉ４Ｉ ２
ｔ−気相成長法によ，９５０００ 〜６０００Ａ形成す
るｎ（ａ，ｓ図＜Ｃ）参照）多結晶シリコン膜の膜厚は
埋設シリコン酸化膜の所望の膜厚によシ変化し、埋設シ
リコン酸化膜の膜厚が約１．２μｍでろれば付層させる
シリコン膜の膜Ｉ！Ｉ．は０．５μｍ程度が適当でろる
０（４）次に多結晶７リコン膜１２のエツチングを行う
。このときエツチングはＣＣＩ，系ガスによる異方性プ
ラズマエツチング方法によシ実施し、基板表面全面をエ
ツチングガスにさらす。しかるときはエツチングは基板
表面に垂直な方向からしかエツチングされないためにエ
ツチング溝の側面の多結晶シリコンはエツチングされな
いで残ζる。（第３図（ｄｉ参照）プラズマエツチング
のあとシリコン基板をケミカルエツチングして表面を整
えてもよい。
６μｍの深さに形成する。（第３図（ｂ）参照） ＋ｓ＞ ｌＪｈるのち多結晶シリコンＭ！Ｉ４Ｉ ２
ｔ−気相成長法によ，９５０００ 〜６０００Ａ形成す
るｎ（ａ，ｓ図＜Ｃ）参照）多結晶シリコン膜の膜厚は
埋設シリコン酸化膜の所望の膜厚によシ変化し、埋設シ
リコン酸化膜の膜厚が約１．２μｍでろれば付層させる
シリコン膜の膜Ｉ！Ｉ．は０．５μｍ程度が適当でろる
０（４）次に多結晶７リコン膜１２のエツチングを行う
。このときエツチングはＣＣＩ，系ガスによる異方性プ
ラズマエツチング方法によシ実施し、基板表面全面をエ
ツチングガスにさらす。しかるときはエツチングは基板
表面に垂直な方向からしかエツチングされないためにエ
ツチング溝の側面の多結晶シリコンはエツチングされな
いで残ζる。（第３図（ｄｉ参照）プラズマエツチング
のあとシリコン基板をケミカルエツチングして表面を整
えてもよい。
（６）次にｐ型不純物としてボロンをイオン注入法によ
シ添加する。しかるときはボロンはポリシリコンの側壁
の上面と、ポリシリコンが除去された溝の底面に注入さ
れｐ型領域１３および１４が形成される。（第３図（ｅ
ｌ参照） （６）シかるのち熱酸化法を用いて埋設シリコン酸化Ｍ
ｌ ８／を形成する。熱酸化は例えば高圧酸化により９
００〜１０００″Ｃで行えば容易に酸化膜を形成するこ
とができる。この選択酸化時＄６の下面は従来通力酸化
されるが、＠面は多結晶シリコン膜１２が酸化されシリ
コン基板自体は酸化されない。従ってシリコン室化牌５
０下にシリコン酸化膜が形成されることは無く、従って
／《一ズ・ヘッドは形成されず選択酸化によるパターン
形成領域の減少や結晶歪の発生を防止することができる
。従って高密度化．小形化ができると共に歪による特性
の不安定を防ぐことができる。また埋設シリコン酸化膜
８′の形成と同時にチャンネルストッパー１５および耐
圧劣化防正領域のｐｍｌｍｌ領域形成できる。チャンネ
ルストッパ−１５Ｆｉ埋込層２から離れ小さく形成され
ているのでＣｃｓ容量を小さくすることができる。（第
３図げ）参照） （７）次に埋込酸化物層ぎによシ形成された島状領域に
所望の素子を形成すれは半導体装置が得られる（第３図
（、？＋参照） 第３図Ｕ）において１１はエミッタ領域、１２はベース
領域、３はコレクタ領域、７“は耐圧劣化防止用のｐ型
領域である。耐圧劣化防止用のｐ型領域は第１図（ｅＪ
に示したように大きくないのでＣＣＢ容′１ｋを小さく
することができる。またＣＥＩＩ−りの最も起シ易い部
分に１圧劣化防止用ｐ型領域が形成されているのでこの
リークを減少させることができる。
シ添加する。しかるときはボロンはポリシリコンの側壁
の上面と、ポリシリコンが除去された溝の底面に注入さ
れｐ型領域１３および１４が形成される。（第３図（ｅ
ｌ参照） （６）シかるのち熱酸化法を用いて埋設シリコン酸化Ｍ
ｌ ８／を形成する。熱酸化は例えば高圧酸化により９
００〜１０００″Ｃで行えば容易に酸化膜を形成するこ
とができる。この選択酸化時＄６の下面は従来通力酸化
されるが、＠面は多結晶シリコン膜１２が酸化されシリ
コン基板自体は酸化されない。従ってシリコン室化牌５
０下にシリコン酸化膜が形成されることは無く、従って
／《一ズ・ヘッドは形成されず選択酸化によるパターン
形成領域の減少や結晶歪の発生を防止することができる
。従って高密度化．小形化ができると共に歪による特性
の不安定を防ぐことができる。また埋設シリコン酸化膜
８′の形成と同時にチャンネルストッパー１５および耐
圧劣化防正領域のｐｍｌｍｌ領域形成できる。チャンネ
ルストッパ−１５Ｆｉ埋込層２から離れ小さく形成され
ているのでＣｃｓ容量を小さくすることができる。（第
３図げ）参照） （７）次に埋込酸化物層ぎによシ形成された島状領域に
所望の素子を形成すれは半導体装置が得られる（第３図
（、？＋参照） 第３図Ｕ）において１１はエミッタ領域、１２はベース
領域、３はコレクタ領域、７“は耐圧劣化防止用のｐ型
領域である。耐圧劣化防止用のｐ型領域は第１図（ｅＪ
に示したように大きくないのでＣＣＢ容′１ｋを小さく
することができる。またＣＥＩＩ−りの最も起シ易い部
分に１圧劣化防止用ｐ型領域が形成されているのでこの
リークを減少させることができる。
以上説明したとおシ本発明によれｉ″ｔ′選択敢化法に
より埋設シリコン酸化膜を形成する時に、シリコンのエ
ツチング溝形ｈＸ、彼爬の側面のみに多結晶シリコン層
を形成することにより熱酸化時の横方向酸化を防止する
ことができ、そのためパターン形成領域の減少や結晶歪
の発生を防止することができる。従って集ｆ＊Ｕの向上
が出来ると共に歪の発生による耐圧劣化を減少させるこ
とができる。
より埋設シリコン酸化膜を形成する時に、シリコンのエ
ツチング溝形ｈＸ、彼爬の側面のみに多結晶シリコン層
を形成することにより熱酸化時の横方向酸化を防止する
ことができ、そのためパターン形成領域の減少や結晶歪
の発生を防止することができる。従って集ｆ＊Ｕの向上
が出来ると共に歪の発生による耐圧劣化を減少させるこ
とができる。
また同時にチャンネルストッパーと耐圧劣化防止領域が
小さく形成できるのでＣｃｓ容量、ＣＣＢ容菫を大きぐ
することなく機能を発揮することができる。従って、高
密度化、小形化９％性の安定化が出来ると共に歩留の向
上をはかることができる。
小さく形成できるのでＣｃｓ容量、ＣＣＢ容菫を大きぐ
することなく機能を発揮することができる。従って、高
密度化、小形化９％性の安定化が出来ると共に歩留の向
上をはかることができる。
第１図（Ｊｌｌ〜ｔｅｌおよび第２図（ａ）〜（ｅＪけ
従来の半導体装置の製造方法を示す工程別の要部断ｌｔ
Ｉ図、第３図（ａ）〜叡ノは本発明の一笑施例にょる手
専体装置の製造方法を示す工程別の狭部断面図である。 １・・・・・・半導体素板、２・・・用埋込層、３・・
・・・・半導体基板表面領域、４・・・・・・シリコン
酸化膜、５・・印・シリコン蟹化膜、６・・・・・・牌
、７・・・・・・ｔｐＩ部に形成したｐ型領域、７／
、 ７／／叫，、耐圧劣化防止領域、８。 ８′・・・・・・埋設シリコン醒化膜、９・・団・チャ
ンネルストッパー、１０・・・・・・ベースＭ域、ｌｌ
・・団・エミッタ領域、１２・・・・・・ポリシリコン
、１３・・・・・・ポリシリコン不純物導入領域、１４
・・・・・・害の底面不純物導入領域、１５・・・・・
・チャンネルストッパー。 ７４ 第３図 第３図
従来の半導体装置の製造方法を示す工程別の要部断ｌｔ
Ｉ図、第３図（ａ）〜叡ノは本発明の一笑施例にょる手
専体装置の製造方法を示す工程別の狭部断面図である。 １・・・・・・半導体素板、２・・・用埋込層、３・・
・・・・半導体基板表面領域、４・・・・・・シリコン
酸化膜、５・・印・シリコン蟹化膜、６・・・・・・牌
、７・・・・・・ｔｐＩ部に形成したｐ型領域、７／
、 ７／／叫，、耐圧劣化防止領域、８。 ８′・・・・・・埋設シリコン醒化膜、９・・団・チャ
ンネルストッパー、１０・・・・・・ベースＭ域、ｌｌ
・・団・エミッタ領域、１２・・・・・・ポリシリコン
、１３・・・・・・ポリシリコン不純物導入領域、１４
・・・・・・害の底面不純物導入領域、１５・・・・・
・チャンネルストッパー。 ７４ 第３図 第３図
Claims (1)
- 半導体基板表面Ｋｊｔ酸化性換パターンを形成する工程
と、蚊パターン以外の基＆表面を食刻し溝を形成する工
程と、該擲の＠面のみに多結晶シリコン膜を形成する工
程と、イオン注入法によシ基板表面領域と逆導電型の不
純物を添加する工程と、熱酸化法によシ埋設シリーン飯
化膜を形成するとともに埋設酸化膜に隣接して基板表面
領域と逆導電型領域を形成する工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19727381A JPS5897846A (ja) | 1981-12-08 | 1981-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19727381A JPS5897846A (ja) | 1981-12-08 | 1981-12-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897846A true JPS5897846A (ja) | 1983-06-10 |
| JPS6222266B2 JPS6222266B2 (ja) | 1987-05-16 |
Family
ID=16371718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19727381A Granted JPS5897846A (ja) | 1981-12-08 | 1981-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63289830A (ja) * | 1987-05-21 | 1988-11-28 | Nec Corp | 半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0762944A (ja) * | 1993-08-31 | 1995-03-07 | Ota Seisakusho:Kk | スライドヒンジ |
-
1981
- 1981-12-08 JP JP19727381A patent/JPS5897846A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63289830A (ja) * | 1987-05-21 | 1988-11-28 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6222266B2 (ja) | 1987-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1194400C (zh) | 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法 | |
| JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
| JPH0815182B2 (ja) | 半導体装置の素子分離方法 | |
| JPS5897846A (ja) | 半導体装置の製造方法 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JP2980651B2 (ja) | 半導体装置の製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JP2828126B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0425134A (ja) | 半導体装置 | |
| JPH04340721A (ja) | 半導体装置の製造方法 | |
| JP3446378B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP3106487B2 (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH03157972A (ja) | 半導体装置の製造方法 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPS6217860B2 (ja) | ||
| JPS5984543A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
| JPH0513564A (ja) | 半導体装置の製造方法 | |
| JPH05259177A (ja) | バイポーラトランジスタ | |
| JPH05259176A (ja) | バイポーラトランジスタ | |
| JPS6118867B2 (ja) | ||
| JPS59229867A (ja) | ウオ−ルドエミツタ型半導体装置 |