JPS5896651U - ラツチリレ−駆動回路 - Google Patents
ラツチリレ−駆動回路Info
- Publication number
- JPS5896651U JPS5896651U JP19107181U JP19107181U JPS5896651U JP S5896651 U JPS5896651 U JP S5896651U JP 19107181 U JP19107181 U JP 19107181U JP 19107181 U JP19107181 U JP 19107181U JP S5896651 U JPS5896651 U JP S5896651U
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- monostable multivibrator
- data
- latch relay
- relay drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Relay Circuits (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図および第２図は従来のリレー駆動回路図、第３図
は本考案の一実施例の回路図、第４図は第３図の動作タ
イムチャートである。 １・・・・・・データーラッチレジスタ、２・・・・・
・リレー、３・・・・・・単安定マルチバイブレータ、
４・・・・訓ル−駆動ポイントアドレスレジスタ。
は本考案の一実施例の回路図、第４図は第３図の動作タ
イムチャートである。 １・・・・・・データーラッチレジスタ、２・・・・・
・リレー、３・・・・・・単安定マルチバイブレータ、
４・・・・訓ル−駆動ポイントアドレスレジスタ。
Claims (1)
- データを記憶するデータレジスタと前記データの出刃先
アドレスを記憶するポイントアドレスレジスタと、前記
データを外部へ出力するラッチリレーとから成るディジ
タル出力回路において、単安定マルチバイブレータと、
その単安定マルチバイブレータの出力を前記ポイントア
ドレスレジスタに接続する事により前記単安定マルチバ
イブレータが書き込みタイミング信号で動作した時のみ
前記ポイントアドレスレジスタに出力アドレスが設定さ
れてリレーが駆動でき、一方、前記単安定マルチバイブ
レータが非動作時は前記ポイントアドレスレジスタをク
リアしてリレーを駆動させない様にした構成とする゛こ
とを特徴とするラッチリ ゛レー駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19107181U JPS5896651U (ja) | 1981-12-23 | 1981-12-23 | ラツチリレ−駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19107181U JPS5896651U (ja) | 1981-12-23 | 1981-12-23 | ラツチリレ−駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896651U true JPS5896651U (ja) | 1983-06-30 |
Family
ID=30104555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19107181U Pending JPS5896651U (ja) | 1981-12-23 | 1981-12-23 | ラツチリレ−駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896651U (ja) |
-
1981
- 1981-12-23 JP JP19107181U patent/JPS5896651U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5896651U (ja) | ラツチリレ−駆動回路 | |
| JPS59113837U (ja) | 図形出力装置 | |
| JPS6119860U (ja) | 外部信号計数装置 | |
| JPS5810130U (ja) | デイジタル出力回路 | |
| JPS6020695U (ja) | 入力信号検出回路 | |
| JPS59160347U (ja) | 音声出力装置 | |
| JPS5881654U (ja) | 演算処理装置 | |
| JPS59174741U (ja) | デイジタル集積回路 | |
| JPS6025003U (ja) | 接点情報出力回路 | |
| JPS59119664U (ja) | 複写用卓上入力装置 | |
| JPS59129395U (ja) | モ−タ駆動表示回路 | |
| JPS58104969U (ja) | パルス駆動回路 | |
| JPS60116527U (ja) | タイマ | |
| JPS59161185U (ja) | デジタル画像表示回路 | |
| JPS5897799U (ja) | サンプリングホ−ルド回路 | |
| JPS5922533U (ja) | フリツプフロツプ回路 | |
| JPS5889818U (ja) | 情報表示装置 | |
| JPS59115381U (ja) | デイジタル式時刻表示装置 | |
| JPS6017032U (ja) | パルス抽出回路 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS6010334U (ja) | 誤操作防止確認回路 | |
| JPS58114617U (ja) | メモリ−イコライザ−装置 | |
| JPS6013591U (ja) | 表示制御回路 | |
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPS6068723U (ja) | パルス幅フイルタ |