JPS6068723U - パルス幅フイルタ - Google Patents
パルス幅フイルタInfo
- Publication number
- JPS6068723U JPS6068723U JP15941883U JP15941883U JPS6068723U JP S6068723 U JPS6068723 U JP S6068723U JP 15941883 U JP15941883 U JP 15941883U JP 15941883 U JP15941883 U JP 15941883U JP S6068723 U JPS6068723 U JP S6068723U
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- input
- width filter
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来のパルス幅フィルタのブロック構成図、第
２図はこの考案の一実施例によるパルス幅フィルタのブ
ロック構成図である。 ５は入力°レジスタ、６は判定ゲート（判定部）、８は
出力レジスタである。なお図中同一符号は同−又は相当
部分を示す。
２図はこの考案の一実施例によるパルス幅フィルタのブ
ロック構成図である。 ５は入力°レジスタ、６は判定ゲート（判定部）、８は
出力レジスタである。なお図中同一符号は同−又は相当
部分を示す。
Claims (1)
- 入力パルスがシリアルに入力される入力レジスタと、こ
の入力レジスタに入力されたパルスが所定のパルス幅を
有するか否かを判定する判定部と、該判定部の出力があ
った時上記入力レジスタからのパルスを出力するための
出力レジスタとを備えたことを特徴とするパルス幅フィ
ルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15941883U JPS6068723U (ja) | 1983-10-15 | 1983-10-15 | パルス幅フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15941883U JPS6068723U (ja) | 1983-10-15 | 1983-10-15 | パルス幅フイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068723U true JPS6068723U (ja) | 1985-05-15 |
Family
ID=30350933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15941883U Pending JPS6068723U (ja) | 1983-10-15 | 1983-10-15 | パルス幅フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068723U (ja) |
-
1983
- 1983-10-15 JP JP15941883U patent/JPS6068723U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6068723U (ja) | パルス幅フイルタ | |
| JPS6020695U (ja) | 入力信号検出回路 | |
| JPS5843721U (ja) | チャタリング防止回路 | |
| JPS59161197U (ja) | ブザ−回路 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS58173949U (ja) | バ−スト信号受信回路 | |
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPS58124895U (ja) | アラ−ム信号保持回路 | |
| JPS60584U (ja) | 目覚まし時計 | |
| JPS59160347U (ja) | 音声出力装置 | |
| JPS5823433U (ja) | 雑音抑圧回路 | |
| JPS5978735U (ja) | 信号異常検出回路 | |
| JPS6087047U (ja) | 制御装置 | |
| JPS58172881U (ja) | 周波数検出回路 | |
| JPS60649U (ja) | マルチｃｐｕシステムの同期装置 | |
| JPS6025240U (ja) | 周波数変換回路 | |
| JPS5828600U (ja) | パルスモ−タ−の分配回路 | |
| JPS58150142U (ja) | タイマ装置 | |
| JPS59118036U (ja) | デ−タ入力回路 | |
| JPS5948137U (ja) | フリツプフロツプ回路 | |
| JPS60186741U (ja) | 優先伝送方式 | |
| JPS5883839U (ja) | 計数装置 | |
| JPS595095U (ja) | メモリ集積回路 | |
| JPS5945648U (ja) | パルス幅検出回路 | |
| JPS58104969U (ja) | パルス駆動回路 |