JPS5894038A - 電子計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本晃明は、針Ｊ１機システムの中央処ｉＭ装置で演算に
使用されるレジスタ群が、プログラムの処理単位である
プロセス毎に１組ずつ定義されてそれぞれ主紀憶装瀘内
のプロセスごとに対応して設けらｔ′Ｌ九レジしタ退避
エリアＶＣ退避格′網が口」能であり、複数個の実行可
能状−にあるプロセスのうち、同時にはｌ＠Ｏプロセス
を実行するｌＪ１機システムムにおけるレジスタ群貯蔵
装置に関し、特に、プロセス切替時のレジスタｌ＃に対
する１ｌＦＩＪ＃に関する。

従来、この棟のシステム＃ｉ論１図にボすように構成烙
れている。すなわち、主記憶装置ｌは、命令およびオペ
ランドと、複数組のレジスタ群の各内容に対する退避デ
ータとを記憶している。上記１組のレジスタ群の内容は
、１つのプロセスに対応している。中央処理妓１１２Ｕ
、命令フェッチ装置３．命令実行装置１１１４およびレ
ジスタ群貯蔵装置５等から構成される。レジスタ群貯蔵
装置５は、実行中のプロセスに対応し九１膨のレジスタ
群を貯蔵するレジスタスタック５１と、該レジスタスタ
ック５１の絖出しおよび豊込みのためのアドレス虻供給
するアドレスレジスタ５２とから構成されている。上記
レジスタスタック５１は、通常主記憶アドレスのベース
アドレスを保持する１６個のベースレジスタ（ＨＲＱ〜
Ｂル１５）と、主記憶アドレスの指嫌アドレスおよび演
算に使用されるデータを保持する１６個の汎用レジスタ
（（ｊｋＬθ〜（ｊＲｔｓ）を有する。

前記命令フェッチ装置ｉｔ３／ｆｉ命令を主記憶装置１
よりフェッチするとともに解読し、メモリオペランドお
よびレジスタオペランドを準備する。メモリオペランド
の単一とは、命令で指定さオしたベースレジスタおよび
汎用レジスタの内容をアドレスレジスタ５２に介してレ
ジスタスタック５１から絖出し、これらの内容と命令内
の変位フィールドの内容との３個のデータを演算するこ
とＫより主記憶アドレスを求め、主起ｔｉｋ！電ｌヘロ
ードアクセス賛求を発生することである。ｌた、レジス
タオペランドの準備とは、命令で指定された汎用レジス
タの内容を、アドレスレジスタ５２ｔ−介してレジスタ
スタック５１から絖出し、この続出しデータが鮎令夾行
装置４で受取られることである。

域令夷打快随４での演算結果は、命令フェッチ装置ｔ３
からアドレスレジスタ５２を介して与えられたレジスタ
スタック５１のアドレス位置へ格納される。

命令フェッチ装置［３において、人出方＋ｂｌｌ　＃装
置などの他プロセツサからの割込÷、若しくは謔令夾行
中の例外検出による割込又は命令解ｄ等により、プロセ
スの切替えか必賛になった場合は、まず実行中でおった
プロセスに対応（７だレジスタ群であるレジスタスタッ
ク５１の内容を、主記憶装置ｌ内のあらかじめプロセス
対応ににめられたエリアへ過避場せ、次に新しく実行す
べきプロセスに対応したレジスタ群の内容を主起ｕ１装
置ｌ内のＩ＆ｉｌ当退避エリアからレジスタスタック５
１へ５ｔ−（すなわち回復する）ことが必喪である。こ
のレジスタ群の退避お↓び回復の動作を第２図に下すタ
イムチャートを参照してａ明する。先ず、レジスタスタ
ック５ｘｏ１６（１０ペースレジス／　（８８０〜ＢＲ
Ｉ　５）および１６澗の汎用レジスタ（ｑル０〜＊ａＩ
Ｓ＞　、合計３２１１Ｉのレジスタの内容を鵬次主記惜
装置ｌへ書込み退避させる。次いで主記憶装置ｌｌから
レジスタスタック５１の３２個のレジスタ（ＢＲＯ〜Ｂ
ル１５．Ｇ几０〜ＧＲ１５）へ新しいプロセスに対応す
る主記憶装置の退避エリアから順次読込み回復する。す
なわち、退避処理および回復処理のために、３２回の主
記憶装置への書込みと、３２［ｇｌの主記憶装置からの
読出１．＃作が必要である。すなわち、第１図に示した
ような従来のレジスタ群貯蔵装置５を用い友１ｔｓ（２
）システムでｔま、プロセスの切替ｅＣ多大の時間ヲ賛
するという欠点がある。このプロセス切替ＫＪＭする時
間は、基本命令の処理に賛する時間に比して、ｌＯ〜１
００倍程度を貴し、システムの性能を着しく低ヤーさせ
る豊凶となる。

−力、上述の欠点を改良し、プロセス処理の切替えに際
し、レジスタ群の過避熟虐に景する時間を実質的に零と
することか可能なレジスタ群貯蔵装置が提案されている
。この貯蔵ｍｔｉｌＬ、実行中ρプロセスに対応する１
組の前記レジスタ群の内容を貯蔵するＭｌのレジスタス
タッタと、上記実行中のプログラムに対応する１組のレ
ジスタ群の内容および以前に実行中でｂつ九１組のレジ
スターの内容とを貯蔵できる２つのエリアを有−ノる第
２のレジスタスタッタと、これら＃！ｌおよび論２のレ
ジスタスタックへの続出し書込みのための′γドレス情
報、退避先エリア先鎮アドレスｉ’＊ｍ、回復開始指示
信号等を鹸配謔令フェッチ装置から受けてこれらの動作
を制御するレジスタ群制御１１１１回路とを備えて、命
令の実行に使用されるし／スタオベランドＦｉ＠配線令
フェッチ装置から与えられるレジスタアドレス情報によ
シ前記ｊ１！１のレジスタスタックから繭配命令実行Ｍ
ＷＫ銃出され、演算結果は前記命令フェッチ装置から与
えられるレジスタアドレス情報によシ前記第１のレジス
タスタックシよび＄２のレジス・タスタックの１つのエ
リアの対応位置に同時に格納され、＃Ｊ配命令７エツチ
装置からプロセス切替処理のための回復開始指示１６号
が与えられると、Ｉｔｌ主記憶装置の咳歯過避エリアか
ら続出された対応する１組のレジスタ群内容を前記第１
のレジスタスタックおよび第２のレジスタスタックの上
記と異なるもう１つのエリアに同時に格納し、前記命令
７エツテ装置から与えられるプロセス切替終了１６号に
より、新しいプロセスに対する命令の実行と並行して前
記第２のレジスタスタックの以前実行中でめつ九プロセ
スに対応し′ｆｉｃ１つのエリアに格納されている１組
のレジスタ群の内容を順次送出してｉｌｒ記主船主記憶
装置当退避エリアへ退避させるように構成されている。

第３図は、上述のり置場れた貯蔵＃ｃｒｉｔの一例を示
すブロック図である。すなわち、レジスタ群貯蔵装置１
１ｔ６は、３２個のレジスタを有する第１のレジスタス
タック６１と、６４個のレジスタを有するＪｉｇ２のレ
ジスタスタック６２と、これらレジスタの内容の退避１
回復を１１制御するレジスタ群制御回路６３とからＭｌ
成される。上記絽ｌのレジスタスタック６１は、実行中
のプロセスに対応した１組のレジスタ群の内容を格納す
る１６個のペースレジスタと１６個の汎用レジスタとを
肩し、３２ワード×４バイトのデータを貯蔵することが
できる。また、第２のレジスタスタック６２Ｆｉ、６４
ワード×４バイトのデータを貯蔵可能であり、上述の実
行中のプロセスに対応する１組のレジスタ群と、直前の
実行プロセスに対応する１ｆｆｉのレジスタ群の内容と
を貯蔵する２つのエリアを有する。

レジスタ群制ｍｌ路６３＃ｉ、これらのレジスタスタッ
ク６１および６２への命令実行に丈用されるレジスタオ
ペランドの読出しおよび膏込みの走めのアドレスを供給
し、プロセス切替処理の終ｒ俵に通常の命令の処理と並
行して第２のレジスタスタック６２の１つの工、リアに
格納されている旧プロセスに対応し良しジスタ解の内容
を主記憶装置ｌへ退避させるように制御する。

上述の貯戚妓ｔＩＬは、通常の＊貧の処理中には、レジ
スタ内容の貌出しは論１のレジスタスタック６１から行
なわれ、命令実打執１ａ１４での演算結果に、第１およ
び第２のレジスタスタックの双方へ４１皐込まれる。第
２のレジスタスタック６２は、前述し友ように２つのエ
リアｔ−自し、いずれか一方のエリア＃は実行中のプロ
セスに対応していて第１のレジスタスタック６１と同じ
内容を有し、第１のスタック６１と同時に内容が書き瞥
見られる。他方のエリアにＦｉ１回前に実行中であった
プロセスに対応し九レジスタ群の内容が貯蔵されている
。上記２つの１リアは、プロセスの切替ごとに交互に切
替えられる。

第４図は、プロセス切替時における上記レジスタ群貯蔵
装置の動作を示すタイムチャートである。

プロセス切曽処鳩時（同国時刻■〜■）において、主起
ｔ４を装ｆｌ　１内のν［シく実行するプロセスに対応
したレジスタ群の内容は、ＢルＯから順次読み出され、
（Ｍ３図の）岐令実行装置４會介して第１および第２の
レジスタスタック６１および６２（−力のエリア）ｔＣ
誉注込まれる。すなわち　レジス） クリ回復処理が行なわれる。このとき第２のレジスタス
タック６２の他方のエリアには、直前に実行されていた
プロセスに対応するレジスタ群の内容が残されている。

そして、時刻■でレジスタの回復処理が元ｒしたのち、
命令の真性と平行して、第２のレジスタ６・２の上記北
方のエリアに格納されている直−Ｕのプロセスに対応す
るレジスタ群の内容の退避が行なわれる。すなわち、時
Ａ１１（Ｊ〜（りの間に上ｍｌエリアの内容がＢル０か
ら順次主ｍｌ儂挾置ｌ内の対一応エリアへ転送される。

上述の動作によりプロセス切替処理に賛する時間が、実
質的にはレジスタの回復処理に資する時間の与となり、
退避動作の時間は考慮する必蒙がない。すなわち、前述
の従来例に比して約２倍の＾連化が達成される。しかし
、基本醋令の実行時間との間には未だ大急な差があり、
システムの性能會劣化させる大きな資因となっている。

本発明の目的は、上述の従来の欠点を解決し、プロセス
切替処理ｒＣ＆けるレジスータ群の回復処理をａＪ能な
限り尚連化し、システム性能への影響を最小限りこする
ことができるレジスタ群貯蔵装置を提供することＫある
。

本発明の貯蔵装置は、命令のフェッチ装置と、＃嗜寮行
＃ｃｌｉＩ［と、レジスタ群貯蔵装置とを内戚して、主
記憶装置から命令を７エツチ、解読し、命令の実行およ
び部会の′ｐｓ絖や割込により起動されるプロセスの切
替処理を行ない、プログラムの処８！単位モめるグロセ
ス毎に演其に使用される１組のレジスタ群の内容を主起
ｗ装置の谷プロセスに対応して設けられ九レジスタ退避
エリアから続出して一紀しジスタ群貯ＪＲ装置に＠納さ
せ、かつ咳しジスタ群貯蔵装置に格納されていた以前に
実行中のプロセスに対する１組のレジスタ群の内容をｐ
Ａ把王配置ム装置の対応するレジスタ退避エリアにａ斑
させるようにして、夾村ｕｊ能状態にある複数のプロセ
スのうち同時に會１１個のプロセスを実何する中央処ａ
！装置のレジスタ評貯戚装置において、実行中のプロセ
スに対応する１組のＩＩＵ記レジしタ群の内容を貯蔵す
る第１のレジスタスタックと、上記実行中のプロセスに
対応する１組のレジスタ群の内容および以前に実行中で
あった１組のレジスタ群の内容並びに次に実行すべきプ
ロセスに対応するレジスタ群の内容とを貯蔵できる複数
のエリアを有する第２のレジスタスタックと、繭記匍令
フェッチ装置からのレジスタアドレス情報等によって前
記謳１および第２のレジスタスタックへのアドレス指示
を行ない後記する′ｗ理開回路らの実行エリアアドレス
情報又は転送アドレス情報によって前記第２のレジスタ
スタックのエリアを指示シてｆｉＪ紀第２のレジスタス
タックの誓込み又は続出しを制御し、かつ前記第２のレ
ジスタスタックかう前記第１のレジスタスタックへの１
俵動作の終了によシ回ｖ１終了イ６号を送出し前記第２
のレジスタスタックへの主記憶装置からの転送終ｆによ
り転送終了１６′＠を出す制御回路と、前記制御回路か
らの回復終了信号によりメモリアクセス信号を送出し上
記回復終了後に主ｍｌ憶装置からのメモリ終了信号を受
けると次りロセス決定偏号を送出する次プロセス決定回
路と、前記第２のレジスタスタックの複数のエリアに対
応して設けられ−これらの各エリアに格納されているレ
ジスタ１１’ｐＫ対応するプロセス４に号ｔＸ録する複
数のスタック管理レジスタを内蔵し命令フェッチ装置か
らのプロセス情報又は主記憶装置からの続出しデータ中
のプロセス着号と上記スタック置場レジスタの内容と會
グロセス切誉指示信号又は繭記次プロセス決’ｊｔ１ｇ
号により比較した結果により実行中アドレス情報および
回復終了信号または転送エリアアドレス情報および転送
指示信号ｔ−前記制御回路へ送出する管理回路とを備え
て、通常の命令実行時に１４前記第１のレジスタスタッ
クから絖出して幀令が実行され、頂算結釆Ｖｉ前記第１
のレジスタスタックおよび前記第２のレジスタスタック
の１つのエリアに同時に格納し、プロセス切替時におい
ては前記第２のレジスタスタックの１つのエリアに格納
されている矢プロセスに対応するレジスタ群の内容をｍ
ｔｔ第１のレジスタスタッタへ転送して回復処理を完了
し、そのｆｌｋ該ノロセスの実行と平行してその次に実
行すべき次プロセス査号全土紀憶装置から絖み出し該プ
ロセス４ｒ号と削紀複畝のスタック管理レジスタの一致
の有無を慣出し、いずれとも不一致であるときは当該プ
ロセスのレジスタ群が退避されている主記憶装置の退避
正リア先頭アドレスから順次対応するレジスタ群の内容
を続出して前記第２のレジスタスタックのもう１つ別の
エリアに格納することを籍敞とする。

次に、本発明について、凶ｔｍを参照して旺−に説明す
る。

第５図は、本発明の一５１１！施例で弗るレジスタ朴貯
蔵、誠［６の他に、市令フェッチ狭１．ｆ４令夾行＃ｌ
＄１および主起１装−をも含む計鼻慎システムを　　　
□４くすブロック図である。すなわち、主記憶装置１ｔ
ｌと中央処Ｊ！ｌ装置１ｔ２とから成シ、中央処理装置
２は線分フェッチ＃装置３と命令実行装置４およびレジ
スタ紳貯戚装置６を含む。レジスタ群貯蔵装置６を除い
友構成は、前述の第１図又は第３図にボされた従来例と
四様である。レジスタ群貯蔵装置６は、１ｉ４１のレジ
スタスタック６１．第２のレジスタスタック６２．制御
回路６３１次プロセス決定回路６５．管理回路６６、ｆ
ｉ択回路６０１，６０２寺から構成される。

第１のレジスタスタック６１は、実行中のプロセスに対
応するレジスタ群を貯蔵するレジスタで、３２ワード×
４バイトの構成を持つ。そして、制御回路６３から指示
されるアドレスの内容を続出して命令フェッチ装置３お
よび命令実行装置４に送り、選択−路６０１で選択され
九命令実行装置４の出力または第２のレジスタスタック
６２の絖出しデータを指示されたアドレスに書き込む。

第２のレジスタスタック６２Ｖｉ、上記嬉ｌのレジスタ
スタック６２の４倍の容量、すなわち１２８ワード×４
バイトの構成を持ち、４つのエリアに分割されている。

各エリアの容置は３２ワード×４バイトであり、それぞ
れのエリアに対して２ビツトのアドレスが削り当てられ
ている。上記４つのエリアのうち、１つＦｉ実行中のプ
ロセスに対応するレジスタ群を貯蔵するエリアであり、
前記第１のレジスタスタックと同時に１１き替えられる
。

他の１つは直ＨＶＣ実行されたプロセスのレジスタ群貯
蔵エリアであシ、残９の２′）のエリア甚は、次に実行
すべきノ゛ロセスのレジスタ群をあらかじめ貯蔵するた
めに使用される。選択回路６０２は、命令実行装置４の
出力又は主記憶装置ｌからの絖出しデータを択一的に選
択して上記第２のレジスタスタック６２に与える。第２
のレジスタスタック６２に誓込むべき番地およびエリア
指定は、制御回路６３　　　　゛　　　　　　　から与
えられる。そして、次ｖｃ実行すべ専プロセスに対応す
るレジスタ群の内容は、あらかじめ主記憶装置ｌから転
送されて１つのエリアに１慎しておいて、プロセス切替
時に選択回路６０１を介して第１のレジスタスタック６
１へ転送する。これらの動作は制御回路６３９次プロセ
ス決定回路６５．″＃ｊｊＩ／Ａ＆！！１路６６等の協
ＴｏＫよって行なう。

制ａ回路６３ｔ′ｉ、Ｍｌおよび第２のレジスタスタッ
ク６１および６２に対するアドレス１ｉｔｌ＃、および
命令の実行とは独立に主記憶装置１ヘアクセスするため
の制御等を行なう回路であって、ｊｌＥ６図Ｋ　ｙｒ＜
すように構成されている。すなわち、命令フェッチ装置
３からのレジスタアドレス情報７１をレジスタアクセス
指示信号７２によって格納するアドレスレジスタ６３１
９回復動作時等の萬２のレジスタスタックのアドレスを
与える良めの一復アドレスレジスタ６３７．上記両レジ
スタの出力を択一的に選択して第１のレジスタスタック
６１に供給する選択回路６３２．第２のレジスタスタッ
ク６２に供給するアドレスを選択する選択回路６３３、
管理回路６６から与えられる実行エリアアドレス情報８
８または、転送エリアアドレス情報８９　（２ビツト）
を択一的に選択出力して第２レジスタスタツク６２の４
つのエリアのうち１つを指定する選択回路６３４．’！
理開回路６６ら与えられる回復指示信号７４をセットす
る回復指示レジスタ６３５．管理回路６６から与えられ
る転送指示信号８１をセットする転送指示レジスタｂ４
５．王記慣表置】がらの続出しデータ８５の）°位２４
ビット７９および［！１１定＋ｍ　Ａ並びに“＋４′″
回＠６４４の出力を人力し２、次プロセス決定回路６５
から与えられる次プロセス次に１６号８ｏ又はアンド回
路６４１を介して与えられる回復完ｒ値号によって、上
１人カ信号を択一的に選択出力してメモリアドレスレジ
スタ６４２に供給する選択回ｊ１６４３．上記メモリア
ドレスレジスタ６４２゜該レジスタ６４２の内容を＋４
する回路６４４゜回復アドレスレジスタ６３７のＡＬＬ
　＠１　”を検出し、アンド回路６４１を介して回０１
終了１ｇ号７５を出力させるＡＬＬ＠ｌ”検出１１ＮＩ
６４０．上紀各儲信号のアンド又はオアにより各徳レジ
スタのセット、リセット又は外Ｓ輌直に対する各種信号
を出力する多数のす子回路およびアンド回路等によって
ｍ成さ・れている。オア回路６４８は、次プロセス決足
回路６５からの次プロセス決定信号８ｏ。

アンド回路６４１の出力する回＊軒ｒ偏号７５およびア
ンド回路６４７の出力１ｇ号を人力するオア回路であシ
、それらの信号をｌｉＩ記メセメモリアドレスレジスタ
６４２０セツト端子８える。アンド回路６４７ｒｉ、主
起憶装ｍｌからのメモリ終了備考７８と転送指示レジス
タ６４５の出力とを人力し、出力を前記オア（ロ）路６
４８およびアンド回路６５００Å力に＊［する、アンド
回路６５０は、アンド−路６４７の出力とムＬＬ”ｌ″
慣出出回路６４０出力を人力し、転送終了信号８２を送
出して當ｉＩＡ回路６６に送る。！友、メモリ終了信号
７８とＡＬＬ”ｌ”検出回路６４０をアンド回路６５１
に入力させ、その出力で転送指示レジスタ６４５をリセ
ットさせる。転送指示レジスタ６４５の出力と次プロセ
ス決定回路６５からのメモリアクセス信号７６とはオア
回路６４６を介して主配議装置ｌへのメモリリクエスト
４６号７７とされる。

を九、転送指示レジスタ６４５の出力およびＩｇｌ傷指
不レジスタ６３５の出力はオア回路６３９を介して切替
回路６３３の切替制＠信号とされる。ア＞　ＶＩｍ路６
４１　ＨＡＬＬ、”　１″検１ｔ１回路６４０１１！１
０１指ホレジスタ６３５の出力を人力とし、その出力は
＠述の回復終ｒ倍号７５とされる。回復アドレスレジス
タ６３７の出力は、＋１回ｗ１６３ｇンＣよって＋１さ
れてレジスタ内科が＋ｌされる。

以上の構成により、制＃回路６３の動作は以トのように
なる。常時は、命令フェッチ装置Ｉ／１．３からのレジ
スタアドレス情報７１　ｉＩ（よって第ｌのレジスタス
タック６１の書き込み読み出しアドレスとし、かつ第２
のレジスタスタック６２の書込みアドレスの下位５ビツ
トとする。第２レジスタスタツク６２の上位２ビツトす
なわち前記４つのエリアは管理回路６６から実行エリア
アドレス情報８８によって指示されている。

プロセス切替時に管理回路６６からの回復指示１６号７
４によシ遇択回路６３２および６３３ｔ−介して回復ア
ドレスレジスタの出力が、＠ｌおよび鯖２レジスタスタ
ック６１および６２に与えられ、管理回路６６からの実
行エリアアドレス情報８８の指示する該当エリアに貯蔵
されているレジスメ群の内ｄを０査地から順次読み出し
て第ｌのレジスタスタック６１へ転送させる。ｕｏｍア
ドレスレジスタ６３７の初期状態は′０“であり、順次
＋１される。すなわち糾しく夾付すべきプロセスに対応
したエリアの内容が第ルジスタスタックに格納される。

回復アドレスレジスタの出力がＡＬＬ”］”になるとア
ンド回路６４１の出力により回珈終ｒ信号７５が次プロ
セス決定回路６５へ送出される。またＡＬＬ″′１”−
出回路６４０の出力により回（Ｊ１４にホレジスタ６３
５かリセットされる。

−力、アンド回路６４１の出力がオア回路６４８ｔ−介
してメモリアドレスレジスタ６４２のセット人力８に与
えられ、レジスタ６４２には選択回路６４３ｔ−介して
与えられる固定埴Ａがセットされる。そして、次プロセ
ス決寛回路６５からのメモリアクセス信号７６がオア回
路６４６を介して主ｋｉｔｍ鋏１１１へのメモリリクエ
スト信号７７となり、Ｉｇｔｌ記固定埴Ａを主記憶アド
レス８３として王紀惜装ｍｉへ読出しアクセス資求が行
なわれる。上記ｉＪ１表置のＡ番地には、第９図に不す
ように上位８ビツトにプロセス番号が下位２４ビツトに
レジスタ＃退避エリア先頭アドレスが記憶させてるる。

Ａ＋４　、Ａ＋８　、・・・番地にも同様に各プロセス
の番号および過Ｎ１エリア先劇アドレスが記憶されてい
る。これらは優先度の高いプロセスかう１ｌｉＫ紀憶さ
れていて次グロセスに対応するものはＡ番地にくり上け
られるものとする。そして、主ｅｌａ＊装置のＡ番地か
らの絖出しテーク８５が込られて米ると、その下位２４
ビツト（退避エリア先願アドレス）が選択回路６４３に
人力し、久プロセス決定レジスタ６５からの次プロセス
決定信号８ｏにより、上記退避エリア先願アドレスが選
択されてメモリアドレスレジスタ６４２にセットされる
。

次に、’ｔｍｌ路６６から転送指示信号８１が与えられ
たとき（後述するように必ず与えられるとは限らない）
、転送指示レジスタ６４５がセット逼れ、オア回路６４
６を介してメモリリクエスト信号７７が、主起憶鉄ｆｌ
ｌｔｌへ出力される。

主記憶装置１の退赳エリア先鎮アドレスから１ワードの
読出しが終′ｒするごとにメモリ終ｒｉｄ号７８が入力
し、メモリアドレスレジスタ６４２Ｕ＋４回路によって
＋４され九アドレスを送出する。−力、上記メモリ軒ｆ
信号によりフリップフロッグ６４９がセットされ、回復
アドレスレジスタ６３７は”＋１ｍ回路６３８によって
１＋１１されたアドレスを出力し、選択回路６３３を介
して絶２のレジスタスタック６２へ送る。第２のレジス
タスタック６２の上位２ビツトのアドレスは選択ｉ！！
１ｗｌ６３４で１１塩回路６６からの転送エリアアドレ
スｆｌｖ報８９が選択出力されている。従って、第２の
レジスタスタック６２の上記転送エリアア下しス悄＠８
９で指足されるエリアにＯＩＩ地から順次、次ノロセス
ＶＣ対応するレジスタ群の内容が書込まれる。書込みが
終ｒし、ＡＬＬ＠ｌ″慣出四路６４０の両刀が＠１ＩＩ
Ｉとな９、主記憶装置ｌからメモリ終ｆ１ｆｉ８７８が
米ると、アンド回路６５１の出力により転送指示レジス
タ６４５がリセットされ、またアンド回Ｉｉ＆６５０の
出力が１１”となり、転送路ｒＩｇ号８２が管理回路６
６へ送られる。

メプロセス火定回路６６ｒｉ、実？Ｔ待ちの状態にめる
プロセスのうち賊も尚い優先度をもつ次プロセスを決に
する回路であって、第７図に示すように構成されている
。すなわち、制御回路６３から与えられる回傷終／１ｇ
号７５をセットする回偵軒ｒレジスタ６５５と、該レジ
スタ６５５の出力および主記憶装置１からのメモリ軒了
偵号７８を人力とするアンド回路６５６から構成される
。前記回Ｑ１終ｆレジスタ６５５の出力は劇−回路６３
へのメモリアクセス信号７６とされ、前６己アンド回路
６５６の出力は次プロセス決定信号８ｏとして制御回路
６３および管理回路６６へ送られる。なお、レジスタ６
５５ｔｉメモリ終ｆｊｔ１号７８によってリセットされ
る。上述のＳ成により、メモリ終ｆ信号７８が人力する
と、アンド回路６５６を介して次プロセス決定信号８０
を送出すると共に１伽終了しジスタロ５５をリセットし
、メモリアクセス信号７６の送出を停止する。

１［１路６６ｔｉ、第２のレジスタスタック６２の貯蔵
１′＃を管埋し、次プロセスに対応したレジスタ群の内
容を主記憶装置１から転送する必要性の有無の判ｗ＃ｔ
−Ｌ、かつ、プロセス切Ｖ時のレジスタ回復処理の方法
を決定する回路であり、Ｍ８図にホすように構成されて
いる。すなわち、制御回路６３から与えられる絖出しデ
ータ上位８ビツト８７（次プロセス書号）と、命令フェ
ッチ装置３から与えられるプロセス番号情報８９とを入
力し、プロセス切替指示信号７３によって前記番号悄＠
８９′を選択してプロセス番号レジスタ６６５に人力さ
せる選択回路６６４．および上記プロセス番号レジスタ
６６５．上記プロセス切替指示信ロセス決定徊号８０を
入力し一紀しジスタロ６５０セット端子へ出力するオア
回路６６３，１！＃紀プロセス切替指示信号７３をセッ
トするプロセス切替指示レジスタ６６１　、ＩＩＩ紀次
プロセス決定信号８０をセットする次プロセス決定レジ
スタ６６２。

レジスタ６６１および６６２０両出力を入力するオア回
路６７６、第２レジスタスタツク６２の礪つのエリアに
それぞれ対応して設けられ、それぞれのエリアに貯蔵し
ているレジスタ群に対応するプロセス番号および有効性
を表示するＶビットを格納するスタック管理レジスタ６
６６〜６６９。

該レジスタ６６６〜６６９の内容と前記レジスタ６６５
の内容とをそれぞれ比較し、内容が１敏しかつ、前記ｖ
ビットが＠ｌ”のとき”ｌ”を出力する比較回路６７０
〜６７３，上記各比較回路の出方を保持する４ビツトの
実行中エリア表示レジスタ６７８、前記比較回路６７０
〜６７３の出力を人力するオア回路６７４，オア回路６
７４の出力および前記レジスタ６６１０出刃を入力し、
回復指不偏号７４を制御回路６３へ送出するアンド回路
６７５、前記オア回路６７４の台定用力と前記オア回ｗ
５６７６の出力とを入力し転送終了信号８１を送出する
アンド回路６’ｌ’１．ｔｌｊＪ記レジスタ６７８の出
力をエンコードし２ビツトの実行中エリアアドレス情＠
８８を出力するエンコーター６７９，前記レジスタ６７
８の出力の１序を右回転してセットする転送エリアａｙ
ｓ＜レジスタ６８１．ｄレジスタの出力をエンコードし
て２ビツトの転送エリアアドレス情＠８９を出力するエ
ンコーダ６８２。

両組レジスタ６８１の各ビット出方をそれぞれ入力し、
転送終了信号８２とのアンドを取って前記スタック管理
レジスタ６６６〜６６９へのセット信号をそれぞれ出力
するアンド回路６８３〜６８６等から構成されている。

管理回路−６６の動作は次の通りである。

通常の輩令実行時においてｔま、命令フェッチ装置３か
ら与えられたプロセス番号情報８９′ｔレジスタ６６５
に保持していて、比較回路６７０−６７３で検出した該
当プロセス番号に対応するレジスタ群を貯蔵している（
第２のレジスタスタック６２の）エリアが実行中エリア
表示レジスタ６７８に保持されている。そしで、エンコ
ーダ６７９がら実行中エリアアドレス情報８８が制御回
路６３へ送出されている。

ノ゛ロセス切賛処理時に２いては、節合フェッチ＊随か
らプロセス番号ｔ＃＠ｓ９’およびプロセス切賛掬ボ信
号７３が与えられる。選択回路６６４は、上記プロセス
番号情報８９′を選択してレジスタ６６５へ供給する。

プロセス切替指示信号７３はオア回路６６３を介してレ
ジスタ６６５０セット指小洛号となプ、レジスタ６６５
に上記プロセス番号情報８９′がセットされる。また、
レジスタ６６１もセットされる。比較回路６７０−６７
３はスタック管理レジスタ６６６〜６６９の内容をそれ
ぞれレジスタ６６５の内容と比較し、−紋したスタック
１ｆｔｊ！！！レジスタのＶビットが１１の場合に＠１
″を出力する。いずれか１つの比較−路がらｌ”が出力
されるとオア回路６７４およびアンド回路６７５を介し
て回復指不イば号７４が制御回路６３へ送出される。同
時に実行中エリア表示レジスタ６７８の対応するビット
が１１”にセットされる。以上賛約すると、（第５図の
）＃Ｉ２のレジスタスタック６２内に耕しく実行すべき
プロセスに対応し九レジスタ群が既に貯蔵されている場
合は、制御回路６３に圓復指示偏号７４を送出する。ま
た、実行中エリア表示レジスタ６７８の内容はエンコー
ダ６７９で２ビツトに変換されて実行エリアアドレス情
報８８として送出される。

上記信号７４と実行エリアアドレス悄［８８によシ前記
制御回路６３の制御で四俵処理が行なわれ、回復完ｒ後
主記憶装ｆｆ１ｌのアドレスＡから続出された続出しデ
ータの上位８ビツト８７（次プμセス番号）が選択回路
６６４に入力し、選択回ｕ６６４で選択されてレジスタ
６６５へ入カスる。

會セットする。また、次プロセス決定レジスタ６６２も
セットされる。一方、上記レジスタ６６５の内容をスタ
ック管理レジスタ６６６〜６６９の内容と比較し、いず
れの比較回路６７０〜６７３でも一致が検出されない場
合祉オア回路６７４の否定出力が＠１′″となシアンド
ｌＥＭ６７７を介して転送指７Ｆ、１Ｎ号８１が制御回
路６３へ送られる。比較回路６７０〜６７３のいずｔＬ
かで一致が検出されれば、次プロセスがすでに１７ｇ２
のレジスタスタック６２内に存在するということである
から、上記転送指示は不賛である。制御回路６３が転送
動作を制御し、その終了により転送終了信号８２が送ら
れて来ると、アンド回路６８３〜６８６が開かれて転送
エリア表示レジスタ６８１の１１１、音出力しているビ
ットに対応するスタック管理レジスタ６６６〜６６９に
セット信号が与えられ、当該レジスタにはレジスタ６６
５の出力およびＶビットがセットされる。すなわち次プ
ロセス番号がセットされる。これによシ次にプロセス切
替指示信号が米友とき前述のように該当エリアのアドレ
ス情報すなわち実行エリアアドレス８８および回復指示
信号７４を出すことができる。

第１０図は、プロセス切替処理時および次プロセス決定
処理時並びにメモリ自答転送処理時Ｋ＞ける転送状況を
説明する丸めの図である。次に、第５図〜第８図および
第１θ図を参照して、各時点における動作′を説明する
。

通常の曾令夾行中は、レジスタオペランドの続出しは第
１めレジスタスタック６１から命令フェッチ装置３およ
び命令実行Ｍｔ４へ行なわれ、命令実行装置４での演算
結果は菖ｌおよび第２のレジスタスタック６１および６
２０両方へ書込まれる。この場合第２のレジスタスタッ
クの上位２ビツトは″＃理回路６６からの実行エリアア
ドレス情報８８が制御回路６３を介して与えられる。

次に、プロセス切替処理は、Ｍ２Ｏ図の時刻■において
、命令フェッチ装置３からプロセス切替４’ｔｊ　ｙｒ
’ｚ　Ｉｒ１号７３およびプロセス番号情報８９′が管
理回路６６に与えられ、そのプロセスに対比するレジス
タ群を貯蔵している第２のレジスタスタックのエリアを
示す実行中エリアアドレス情＠８８および回復指示（−
号７４が管理回路６６から制御回路６３へ送られる。こ
れにより、制御回路６３は、第２のレジスタスタック６
２の該当エリアの０番尾から順次読出して第１のレジス
タスタック６１へ転送させ書き込ませる。すなわち、Ｂ
ＲＯからＢＲＩ　５およびＧル０からＧＫ１５までの３
２ワードが転送される。第１０図の時刻（りで転送が終
りプロセス切替処理が完了゛すると制＃回路６３から回
ｍ％了偏号７５が次プロセス決定回１１１３６５テ送ら
れる。

次プロセス決定回路６５は、回復終・ｒＯ！号７号音５
復終了レジスタ６５５にセットし、メモリアクセス１６
号７６を制御回路６３へ送る。該メモリアクセス信号？
６ｔ′ｉ、制御回路６３のオア回路６４６を介してメモ
リリクエスト信号７７として主記憶装置ｌへ送られ、−
力、馴−四路６３のメモリアドレスレジスタ６４から固
定（ＩＥＡが主記憶アドレス８３として送出さハる。す
なわち主記憶装置ｌへ続出しアクセス安水が行なわれ、
主記憶装置からの続出しデータ８５が返送される。該続
出しデータの下位２４ビツト７９（レジスタ群退避エリ
ア先鎮アドレス）は制御回路６３の選択回路６４３を介
してメモリアドレスレジスタ６４２にセットされるｉ上
位８ビット８７（プロセス番号）は管−理回路６６の選
択回路６６４に人力させる。そして、主記憶装置１から
のメモリ終了信号７８が次プロセス決定回路６５に与え
られると、メモリアクセス信号７６が消失し、次プロセ
ス決矩信号８０が出力される。置場回路６６は該信号８
０によ＃）次プロセス決定レジスタ６６２をセットし、
前記続出しデニタ上位８ビット８７（次プロセス命号）
をレジスタ６６５にセットする。

該レジスタ６６５の内容がスタック管理レジスタのいず
れにも一致しないときは、管理回路６６から転送指示信
号８１が制御回路６３へ送出される。また、転送エリア
アドレス情報８９は、第２レジスタスタツク６２内にお
いて実行中のエリアの次のエリアを指定する２ビツト情
報を出力している。上記レジスタ６６５の内容がいずれ
かのスタック管理レジスタと一致したときは転送指示信
号８１は出力されない。制御回路６３は、転送指示信号
８１が人力すると、メモリリクエスト信号７７を上記［
＃ｅ１１１１１　Ｋ送り、先にメモリアドレスレジスタ
６４２にセットされている次プロセスの退避エリア先願
アドレスに対する続出し賛求を行なう。

上記憶装［１からの耽出しデータ８５すなわちｋｌ）ｔ
ｏの内容が選択回路６０２を介して第２のレジスタスタ
ック６２に書込まれる。このと睡の第２レジスタスタツ
ク６２のエリアすなわち上位２ビツトは、！壇回路６６
から与えられ喪転送エリアアドレス情報８９が選択され
ている。また下位５ビツトは回復アドレスレジスタ６３
７の出力が選択されている。上記ＢＫＱの内容が転送さ
れて、メ七りＭＦ’（１１号７８が来るとメモリアドレ
スレジスタ６４２の内容が＋４され、かつ、回復アドレ
スレジスタ６３７の内容が＋１されて、順次ＢＲＯ〜Ｂ
）４１５およびｑル０〜ｑル１５の内容が転送きれる（
１１０図時副時刻）〜■）。転送がＮｒし、ＡＬＬ＠ｌ
’″検出回路６４０の出力か１１となり、メモリ終了信
号７８とのアンドによシ私送ｉｆ値号８２が管埋回路６
６へ送られ、かつ、転送指不レジスタ６４５がリセット
され、メモリリクエスト信号７７が消失する。管理四路
６６ゼま、転送料ｒ’ｔｔｉ号８２を受けると、転送エ
リアに対応したスタック管理レジスタ６６６〜６６９の
うちの１つにＶビットおよびプロセス着号レジスタ６６
５の内容（次プロセス番号）をセットする。前述のプロ
セス切替処ｍ終ｒ時点すなわち回復完ｒ時点（第１θ図
の時刻■）以後ｔよ、通常の命令の実イＩが平行して行
なわれているから、上述の次プロセス決定処Ｓ（時刻■
〜（す）およびメモリ内容転送処ＩＩＣ時’ｊｉｌｌＬ
り〜■）は、命令の実行と平行して行なわれる。又プロ
セス切替処理（時刻■〜■）は、。

第２レジスタスタツクの内容を１＠ルジスタスタックへ
転送するのみで６９、ｍ２レジスタスタツクへの主記憶
装置１からの続出しＶｉあらかじめ時刻（３）〜（りの
間に行なわれているから切曽処理は迅速になされる。

次に、丹びプロセス切替を行なうｒＣは、上述と同様に
処理され、第２のレジスタスタック６２の残りのエリア
に次プロセスに対応するレジスタ群が書き込まれる。さ
らに、次のプロセス切曽え時１６１次プロセスの書込み
が必歎とされるときは、厳初のプロセスに対応し良レジ
スタ群の内容を貯蔵している＃ｓ２のレジスタスタック
ｂ２０１つのエリアの内容を主起憶鉄［１へ退避させた
のちに１該エリアに次プロセスのレジスタｌ＃を貯蔵さ
せれば良い。

プロセス切替処理時に、軒プロセスに対応するレジスタ
群の内容が＠２のレジスタスタック６２内に存在しない
場合は、１ず転送指示信号８１によって主記憶装置ｌか
ら第２のレジスタスタック６２ヘメモリ内容の転送が（
３２回）行なわれた後ｐｃ　Ｎ　＊指示信号７４によシ
第２のレジスタスタック６２からＷＪｌのレジスタスタ
ック６１への転送が行なわれる。しかし、このような場
合は、割込み処理の時に発生するａＪ症性があるのみで
、殆んど生じない。

本実施例では、第２のレジスタスタック６２の装置をレ
ジスタ＃Ｐ４個分とし九が、さらに谷皺を増加すること
も可能である。プロセッサが使用さｔＬる環境条件など
によるプロセスの個数分布や。

切替頻度又は必蒙とするノ・−ド量などにより任意に設
計すれば、よい。

以上のように、本発明においてｅ、複数のレジスタ群を
貯Ｉ１．可能な＃！２のレジスタスタックを設けて、以
前に命令実行したプロセスのレジスタ群および現在実行
中のプロセスのレジスタ群および次に実行すべきプロセ
スのレジスタ群の内容を貯蔵し、通常の命令実行時には
、第１のレジスタスタックからの読出し書込みによって
命令を実行するとき、前記第２のレジスタスタックへ演
算結果を同時に書き込ませ、プロセス切替時には、あら
かじめ前記第２のレジスタスタックの他のエリアに貯Ｉ
Ｋしている次プロセスのレジスタ群の内容を前記第１の
レジスタスタックに転送して命令を実行し、命令の実行
と平行して更に次のプロセスに対応するレジスタ群の内
容を主記憶装置の該当退避エリアから第２のレジスタス
タッタの別のエリアに書き込ませるように構成したから
、プロセス切替時におけるｌｌｌ１のレジスタスタック
へのレジスタ群の内容転送が迅速に行なわれるという効
果がある。まえ、次プロセスに対応するレジスタ群の内
容を主記憶装置から読出してｌｌＪ記第２のレジスタス
タックへ書き込む動作および必要なときの主記憶装置へ
の退避動作は、命令実行と平行して行なわれる構成であ
るから、実質的にはプロセス切替処理の時間を延長しな
い。すなわち、プロセス切替処理は、前記第２のレジス
タスタックから前記ＩＥＩのレジスタスタックへの転送
時間のみとなシ、迅速に完了゛することが可能である。

【図面の簡単な説明】

第１図祉従米のレジスタ群貯蔵装置を使用し良計算機シ
ステムを示すブロック図、第２図は上記従来例の動作を
説明するだめのタイムチャート、第３図は、改良された
別のレジスタ群貯蔵装置を使用した計算機システムの従
来例をボナブロック図、絡４図はその動作を説明するた
めのタイムチャート、第５図は本発明の−＊ｍｎを示す
ブロック図、第６図は上記実施例の制御回路の＃ｌ成の
一例を示すブロック図、第７図は上記実施例の久プロセ
ス決定回路の構成例を示すブロック図、第８図は上記実
施例の管理回路の構成例を示すブロック図、第９図は主
記憶装置内のプロセス番号およびレジスタ群退避エリア
先頼アドレスの格納フォーフットを示す図、第１０図は
第５図に示す実施例の動作を説明するためのタイムチャ
ートである。 図において、ｌ・・・主記憶装置、２・・・中央処ｊｊ
ｌ装置、３・・・命令フェッチ装置、４・・・命令実何
装置、５・・・レジスタ群貯蔵装置、６・・・レジスタ
群貯蔵偵［５１・・・レジスタスタッタ、５２・・・ア
ドレスレジスタ、６１・・１目のレジスタスタック、６
２・−・ＩＪＪ２のレジスタスタック、６３・・・制御
回−路、６５・・・次プロセス決定回路、６６・・・′
ｔ７ｔａ＋回路、６０１゜６０２・・・選択回路。 第１図 第２凶 第４凶 第５凶 第６図 一欠アクτス３　１）　ｔ

Claims (1)

【特許請求の範囲】
1. 命令の７エツチ装置と、命令実行装置と、レジスタ群貯
   蔵装置とｔ内戚して、主記憶装置から命令をフェッチ、
   解読し、命令の実行および命令の解読や割込によシ起動
   されるプロセスの切替処理を行な−、プログラムの処理
   単位であるプロセス毎に演舞に使用される１組のレジス
   タ群の内容を主起ｕ１装随の各プロセスに対応して設け
   られたレジスタ退避エリアから続出して繭記しジスタ鮮
   貯賦ｍ１ｌＫ−格納させ、かつ該レジスタｓｉ威１ｔｔ
   ｒｃ格納されていた以前に実行中のプロセスに対する１
   組のレジスタ群の内容を前記主記憶装置の対応するレジ
   スタ退避エリアに退避させるようにして、実行口■鹸状
   −にある複数のプロセスのうち同時に１よ１個のプロセ
   スを実行する中央処理装置のレジスタ群貯ｇ装置におい
   て、実行中のプロセスに対ふらする１ｆｆｉの前記レジ
   スタ群の内容金貯斌する第１のレジスタスタックと、ヒ
   配夾行中のプロセスに対応する１組のレジスタ群の内容
   ふ・よび以剖に実行中であつ喪１組のレジスタ群の内容
   並びに次に実行すべきプロセスに対応するレジスタ群の
   内容とを貯蔵できる複数のエリアを有゛するＪＩ２のレ
   ジスタスタックと、繭配岐令フェッを装置がらのレジス
   タアドレス情報等によって−１ＭｌおよびｊＫ２のレジ
   スタスタックへのアドレス指示を行ない後記するｔ理回
   路からの実行エリアアドレス情報又は転送アドレスｆ′
   ＃報Ｆ（よってＩｉ＋７記第２のレジスタスタックのエ
   リアを指示して前記第２のレジスタスタックの優込み又
   は続出しを１ＩＩＩＩｌ＃シ、かつ前記第２のレジスタ
   スタックからｅｉＪ１第１のレジスタスタックへの回復
   −作の＠ｒにより圓偵終ｆ債号を送出し前記第２のレジ
   スタスタッタへの主記憶装置からの転送終了により転送
   に４ｒ信号を出す制御回路と、前記制御回路からの回仮
   終ｒ偏号Ｉ／Ｃよりメモリアクセス１イ月會送出し上記
   回復Ｐ、ｒ後に主配憶装置からのメモリ終ｒ１ｄ号を受
   けると次プロセス決定１１ｉ号を送出する次プロセス決
   定圓略と、前記第２のレジスタスタックの複数のエリア
   に対応して設けられ−これらの各エリアに格納されてい
   るレジスタ群に対応するプロセス番号を登録する複数の
   スタック管層レジスタを内蔵し命令フェッチ装置からの
   プロセス情報又は主起ｕ１装置からの続出しデータ中の
   プロセス番号と上記スタック管層レジスタの内容とをプ
   ロセス切替指示信号又は前記次プロセス決定信号により
   比較し九結束によプ実行中アドレス情報および回復指示
   信号または転送エリアアドレス情報および転送指示信号
   を前記制御回路へ送出する’ｆ理回路とを備えて、通常
   の命令実行時には前記第１のレジスタスタッタから続出
   して命令が実行され、演算結果は前記第１のレジスタス
   タックおよび前記＄２のレジスタスタックの１つのエリ
   アに同時に格納し、プロセス切替時においては前記第２
   のレジスタスタッタの１つのエリアに格納されている次
   プロセスに対応するレジスタ群の内容を前記第１のレジ
   スタスタックへ転送して回復処理を完了し、その後該プ
   ロセスの実行と平行してその次に実行すべき次プロセス
   査号を主記憶装置から絖み出し該／ロセス番−１と前記
   複数のスタック管層レジスタの一欽の有無を検出し、い
   ずれとも不−蚊であるときは当該プロセスのレジスタ駐
   が退避されでいる主記憶装置の退社エリア先願アドレス
   から順次対応するレジスタ群の内容を絖出して＠配植２
   のレジスタスタックのもう１つ別のエリアに格納するこ
   とを特値とするレジスタ群貯蔵装置。