JPS5891570A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS5891570A JPS5891570A JP56190302A JP19030281A JPS5891570A JP S5891570 A JPS5891570 A JP S5891570A JP 56190302 A JP56190302 A JP 56190302A JP 19030281 A JP19030281 A JP 19030281A JP S5891570 A JPS5891570 A JP S5891570A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- instruction
- main storage
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
- G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、情報処理システム、特に、複数の）（ラフア
メモリを含む情報処理システムに関する。
メモリを含む情報処理システムに関する。
従来の情報処理システムはバッファメモリを単一あるい
は高々２種のバッフアメそりを含んで構成されており、
命令とデータ共通あるいは命令とデータ各々に関し、主
記憶装置の記憶する命令およびデータの汎用的な一部の
写しを保持し、高速アクセスを可能とするものであった
。
は高々２種のバッフアメそりを含んで構成されており、
命令とデータ共通あるいは命令とデータ各々に関し、主
記憶装置の記憶する命令およびデータの汎用的な一部の
写しを保持し、高速アクセスを可能とするものであった
。
従って、データが保持されたバッファメモリ内には浮動
小数点データ、固定小数点データ、１０進データ、文字
データ等が混在し、性能を向上させるためにバッファメ
モリの容量を大きくすると、バッファメモリの物理的大
きさが大きくなり回路および線路による遅延時間が大き
くなって、バッファメモリのアクセス時間を大きくし性
能が低下するという欠点があった。
小数点データ、固定小数点データ、１０進データ、文字
データ等が混在し、性能を向上させるためにバッファメ
モリの容量を大きくすると、バッファメモリの物理的大
きさが大きくなり回路および線路による遅延時間が大き
くなって、バッファメモリのアクセス時間を大きくし性
能が低下するという欠点があった。
また、バッファメモリの効用はプログラムにおいて、一
度使用されたデータが再度使用される可能性が高く、こ
の時バッファメモリ内に以前使用したデータが残されて
いればこれを高速にアクセスできることにあるが、従来
の情報処理システムにおいては各種データが同一バラ・
ファメモリ内に混在するため、プログラムの大きなルー
ズ動作等において、後に使用される可能性の高い特定の
種類のデータが他の種類の後に使用される可能性は低い
が大量の容量を必要とするデータによってバッファメモ
リ内から追い出されてしまい、性能が低下するという欠
点もあり次。
度使用されたデータが再度使用される可能性が高く、こ
の時バッファメモリ内に以前使用したデータが残されて
いればこれを高速にアクセスできることにあるが、従来
の情報処理システムにおいては各種データが同一バラ・
ファメモリ内に混在するため、プログラムの大きなルー
ズ動作等において、後に使用される可能性の高い特定の
種類のデータが他の種類の後に使用される可能性は低い
が大量の容量を必要とするデータによってバッファメモ
リ内から追い出されてしまい、性能が低下するという欠
点もあり次。
低下して性能が低下するという欠点がめった。
本発明の目的は、バッファメモリのアクセス時間を減少
せしめるとともに利用ｆを向上して性能を向上させるこ
とができる情報処理システムを提供することにある。
せしめるとともに利用ｆを向上して性能を向上させるこ
とができる情報処理システムを提供することにある。
すなわち、本発明の目的は、データの種類に対応して複
数のデータバッファメモリを設けることにより、不必要
な異種データのバッファメモリ内混在を除去し、後に必
要となるデータが他の種類のデータによってバッファメ
モリ内から追い出されることのないように構成して上記
欠点を解決しすなわち、本発明の仙の目的は、データの
種類に対応した複数のデータバッファメモリを設けるこ
とにより、各々のバッファメモリの物理的な大きさを小
さくし、高速のアクセス時間を可能としながら、全体と
して大容量のバッファメモリシステムを与えることによ
り高性能を可能として上記欠点を解決し念情報処理装置
を提供することにある。
数のデータバッファメモリを設けることにより、不必要
な異種データのバッファメモリ内混在を除去し、後に必
要となるデータが他の種類のデータによってバッファメ
モリ内から追い出されることのないように構成して上記
欠点を解決しすなわち、本発明の仙の目的は、データの
種類に対応した複数のデータバッファメモリを設けるこ
とにより、各々のバッファメモリの物理的な大きさを小
さくし、高速のアクセス時間を可能としながら、全体と
して大容量のバッファメモリシステムを与えることによ
り高性能を可能として上記欠点を解決し念情報処理装置
を提供することにある。
本発明の情報処理システムは、命令およびデータを記憶
する主記憶装置と、前記主記憶装置に記憶した命令の写
しを記憶する命令バッファメモリと、前記主記憶装置に
記憶したデータの写しをデータの種類に対応して記憶す
る複数のデータバッファメモリと、前記命令バッファメ
モリから読み出した命令の実行に際していずれのデータ
バッファメモリを使用するかを決定する決定機構と、前
記決定機構で決定されたデータバッファメモリおよび前
記主記憶装置から読み出したデータ管用いて演算を実行
する実行機構とを含んで構成される。
する主記憶装置と、前記主記憶装置に記憶した命令の写
しを記憶する命令バッファメモリと、前記主記憶装置に
記憶したデータの写しをデータの種類に対応して記憶す
る複数のデータバッファメモリと、前記命令バッファメ
モリから読み出した命令の実行に際していずれのデータ
バッファメモリを使用するかを決定する決定機構と、前
記決定機構で決定されたデータバッファメモリおよび前
記主記憶装置から読み出したデータ管用いて演算を実行
する実行機構とを含んで構成される。
すなわち、本発明の情報処理システムは、データの種類
に対応した複数のデータバッファメモリと、命令の実行
に際していずれのデータバッファメモリを使用するかを
決定する機構と、使用を決定されたデータバッファメモ
リ内のデータおよび主記憶装置内に記憶されるデータを
用いて演算を実行する機構とを含んで構成される。
に対応した複数のデータバッファメモリと、命令の実行
に際していずれのデータバッファメモリを使用するかを
決定する機構と、使用を決定されたデータバッファメモ
リ内のデータおよび主記憶装置内に記憶されるデータを
用いて演算を実行する機構とを含んで構成される。
すなわち、本発明の情報処理システムは、主記憶装置に
記憶された命令およびデータを直接あるいｈバッファメ
モリを介してアクセスし、命令により与えられた指示に
従って演算の実行を制御する情報処理システムにおいて
、 実行すべき演算のデータの種類に対応した複数のデータ
バッファメモリを有し、 命令の実行に際し、該命令の指示する演算のデータの種
別により、上記複数のデータバッファメモリのいずれを
使用するかを決定し、 該決定されたデータバッフアメそりの保持するデータお
よび主記憶装置の記憶するデータを用いて指定され九演
算を実行するように構成される。
記憶された命令およびデータを直接あるいｈバッファメ
モリを介してアクセスし、命令により与えられた指示に
従って演算の実行を制御する情報処理システムにおいて
、 実行すべき演算のデータの種類に対応した複数のデータ
バッファメモリを有し、 命令の実行に際し、該命令の指示する演算のデータの種
別により、上記複数のデータバッファメモリのいずれを
使用するかを決定し、 該決定されたデータバッフアメそりの保持するデータお
よび主記憶装置の記憶するデータを用いて指定され九演
算を実行するように構成される。
本発明の情報処理システムは、通常のデータがそれが記
述されている特定の型式、すなわちデータの種類によっ
て定まる型式で参照されることを利用し、データの種類
に対応して複数のバッファメモリを設けることにより、
各々は高速なアクセスが可能な大写量のバッファメモリ
システムを構成することで、不必要にデータの追い出し
を行なうことのない高速なバッファメモリシステムを４
えるように働く。
述されている特定の型式、すなわちデータの種類によっ
て定まる型式で参照されることを利用し、データの種類
に対応して複数のバッファメモリを設けることにより、
各々は高速なアクセスが可能な大写量のバッファメモリ
システムを構成することで、不必要にデータの追い出し
を行なうことのない高速なバッファメモリシステムを４
えるように働く。
次に、本発明の実権例について、図面を参照して詳細に
説明する。
説明する。
第１図は、本発明の一実施例を示すブロック図で、情報
処理装置１０は、主記憶装置２０と接続され、主記憶ア
クセス機構１００ 、命令解読機構２００、命令バッフ
ァメモリ３００．浮動小数点データバッファメモリ４０
０、固定小数点データバッファメモリｓｏｏ、ｉｏａ文
字文字データフチメモ１Ｊ６００．演算機構７００を含
む。
処理装置１０は、主記憶装置２０と接続され、主記憶ア
クセス機構１００ 、命令解読機構２００、命令バッフ
ァメモリ３００．浮動小数点データバッファメモリ４０
０、固定小数点データバッファメモリｓｏｏ、ｉｏａ文
字文字データフチメモ１Ｊ６００．演算機構７００を含
む。
演算機構７００には浮動小数点データ演算回路７１００
、固定小数点データ演算回路７２００．１０進文字デー
タ演算回路７３００を含ち。
、固定小数点データ演算回路７２００．１０進文字デー
タ演算回路７３００を含ち。
主記憶アクセス機構１００は命令バッファメモリ３００
、浮動小数点データバッファメモリ４００、固定小数点
データバッファメモリ５００、！Ｏ進文字データバッフ
ァメモリ６００とそれぞれ接続され、これらのデータバ
ッファメモリからの要求に従って主記憶装置２０へのア
クセス、すなわち、読み出し、あるいは、書き込み、あ
るいは、制御指令の実行を行なう。
、浮動小数点データバッファメモリ４００、固定小数点
データバッファメモリ５００、！Ｏ進文字データバッフ
ァメモリ６００とそれぞれ接続され、これらのデータバ
ッファメモリからの要求に従って主記憶装置２０へのア
クセス、すなわち、読み出し、あるいは、書き込み、あ
るいは、制御指令の実行を行なう。
命令解読機構２００は、命令の先取り、解読および命令
オペ２ンドとしてのデータの読み出しを指示する機構で
１、浮動小数点データバッファメモリ４００、固定小数
点データバッファメモリ５００、および１０進文字デー
タバッファメモリ６００のいずれのデータバッファメモ
リを使用するかの決定を行なう。
オペ２ンドとしてのデータの読み出しを指示する機構で
１、浮動小数点データバッファメモリ４００、固定小数
点データバッファメモリ５００、および１０進文字デー
タバッファメモリ６００のいずれのデータバッファメモ
リを使用するかの決定を行なう。
すなわち、命令解読機構２００は従来と同じく命令先取
り制御部として知られている技術に於ける動作と共に、
使用するデータバッファメモリの決定を行なう機能を持
つ。従って、命令の読み出しあるいけ先取りが必要にな
ると、命令解読機構２００ ＃′ｉ命令バッファメモリ
３００に命令アドレスを与えて命令の読み出しを指示
し、読み出された命令を必要に応じてバッファリングし
た後、実行開始のタイミングで命令のデコードを行なう
と共に、オペランドとしてのデータのアドレス計算を行
ない、その結果書られるオペランドアドレス？データバ
ッファメモリ４００ 、５００ 、６００ ニ送ってデ
ータの読み出しを指示する。
り制御部として知られている技術に於ける動作と共に、
使用するデータバッファメモリの決定を行なう機能を持
つ。従って、命令の読み出しあるいけ先取りが必要にな
ると、命令解読機構２００ ＃′ｉ命令バッファメモリ
３００に命令アドレスを与えて命令の読み出しを指示
し、読み出された命令を必要に応じてバッファリングし
た後、実行開始のタイミングで命令のデコードを行なう
と共に、オペランドとしてのデータのアドレス計算を行
ない、その結果書られるオペランドアドレス？データバ
ッファメモリ４００ 、５００ 、６００ ニ送ってデ
ータの読み出しを指示する。
この時同時に命令解読機構２００は、命令の扱うデータ
の種別を判断し、種別に応じていずれのデータバッファ
メモリ４００，５００．６００ ？使用するかを決定し
、その結果に従って、データバッファメモリ４００ 、
５００ 、６００および（あるいは）演算機構７００に
指示する。
の種別を判断し、種別に応じていずれのデータバッファ
メモリ４００，５００．６００ ？使用するかを決定し
、その結果に従って、データバッファメモリ４００ 、
５００ 、６００および（あるいは）演算機構７００に
指示する。
命令解読機構２００は、を光、演算機構７００に実行す
べき演算の種類を指示するとともに実行された演算の結
果を演算機構７００から報告されて受信する。
べき演算の種類を指示するとともに実行された演算の結
果を演算機構７００から報告されて受信する。
命令バッファメモリ３００は命令を専用に保持しておく
バッファメモリであり他のデータバッファメモリ４００
，５００，６００と同様、内部の構成は従来技術で知ら
れるバッファメモリと同様であり、必要な情報のアドレ
スを与えられて、内部に保持する対応情報を読み出して
与えるか、あるいは主記憶装置２０にアクセスして必要
な情報を読み出し要求元に与えるとともに内部に保持す
る機能を持つ。詳細な構成方法は、従来技−術で知られ
る各種構成のいずれであっても良い。
バッファメモリであり他のデータバッファメモリ４００
，５００，６００と同様、内部の構成は従来技術で知ら
れるバッファメモリと同様であり、必要な情報のアドレ
スを与えられて、内部に保持する対応情報を読み出して
与えるか、あるいは主記憶装置２０にアクセスして必要
な情報を読み出し要求元に与えるとともに内部に保持す
る機能を持つ。詳細な構成方法は、従来技−術で知られ
る各種構成のいずれであっても良い。
浮動小数点データバッファメモリ４００、固定小数点デ
ータバッファメモリｓｏｏ、ｔｏ進文字データバッファ
メモリ６００は保持される情報が各々浮動小数点データ
、固定小数点データ、１０進及び文字データ専用である
ことを除いて、命令バッファメモリ３００と同様従来技
術で知られるバッファメモリと同様である。
ータバッファメモリｓｏｏ、ｔｏ進文字データバッファ
メモリ６００は保持される情報が各々浮動小数点データ
、固定小数点データ、１０進及び文字データ専用である
ことを除いて、命令バッファメモリ３００と同様従来技
術で知られるバッファメモリと同様である。
但し、命令解読機構２００により判定された結果、４Ｉ
足の命令では特定のデータバッファメモリ４００ 、５
００ 、６００が使用されることとなり使用されないデ
ータバッファメモリ４００，５００，６００は不要な動
作を行なうかあるいけ全く動作しないこととなる。
足の命令では特定のデータバッファメモリ４００ 、５
００ 、６００が使用されることとなり使用されないデ
ータバッファメモリ４００，５００，６００は不要な動
作を行なうかあるいけ全く動作しないこととなる。
上述の実施例においては、データバッファメモリ４００
、５００ 、６００ Ｆｉ３種類の構成となっている
が、これは本発明の本質に係るものではなく何種類であ
っても良い。特に、論理演算用専用データを大量に扱う
システムでは、論理演算用のデータバッファメモリを別
に設けても良く、また、２進数値データを少量しか使わ
ないシステムでは、浮動小数点データバッファメモリ４
００と固定小数点バッファメモリ ５００を単一のデー
タバッファメモリとして２種のデータの混在を許すよう
な構成にしても良い。
、５００ 、６００ Ｆｉ３種類の構成となっている
が、これは本発明の本質に係るものではなく何種類であ
っても良い。特に、論理演算用専用データを大量に扱う
システムでは、論理演算用のデータバッファメモリを別
に設けても良く、また、２進数値データを少量しか使わ
ないシステムでは、浮動小数点データバッファメモリ４
００と固定小数点バッファメモリ ５００を単一のデー
タバッファメモリとして２種のデータの混在を許すよう
な構成にしても良い。
演算機構７００は命令解読機構２００からの指示を受け
て必要な演算を使用が決定されたデータバッファメモリ
４００，５００，６００から読み出されたあるいはデー
タバッフアメそり４００，５００゜６００経由で主記憶
装置２０から読み出されたデータを使用して実行し、結
果を命令解読機構２００に報告するとともに必要に応じ
てデータバッファメモリ４００，５００，６００への１
き込みあるいは主記憶装置２０への書き込みを指示する
。
て必要な演算を使用が決定されたデータバッファメモリ
４００，５００，６００から読み出されたあるいはデー
タバッフアメそり４００，５００゜６００経由で主記憶
装置２０から読み出されたデータを使用して実行し、結
果を命令解読機構２００に報告するとともに必要に応じ
てデータバッファメモリ４００，５００，６００への１
き込みあるいは主記憶装置２０への書き込みを指示する
。
演算機構７００は浮動小数点データ演算回路７１００、
固定小数点データ演算回路７２００、ｌＯ進文字データ
演算回路７３００から構成され、各々浮動小数点データ
バッファメモリ４００、固定小数点データバッファメモ
リ５００．１０進文字データバッファメモリ６００との
間でデータの読み出し、書き込みの制御を行なう。
固定小数点データ演算回路７２００、ｌＯ進文字データ
演算回路７３００から構成され、各々浮動小数点データ
バッファメモリ４００、固定小数点データバッファメモ
リ５００．１０進文字データバッファメモリ６００との
間でデータの読み出し、書き込みの制御を行なう。
なお、上述の実施例においては、浮動小数点データ演算
回路７１００．固定小数点データ演算回路７２００．１
０進文字データ演算回路７３００祉各々独立のハードウ
ェアとして説明したが、これらは共通の１つのハードウ
ェアとして実現されても良い。
回路７１００．固定小数点データ演算回路７２００．１
０進文字データ演算回路７３００祉各々独立のハードウ
ェアとして説明したが、これらは共通の１つのハードウ
ェアとして実現されても良い。
本発明の情報処理システムは、複数のデータバッファメ
モリをデータの種別に対応して設けることにより、大容
量の為速アクセスか可能なバッフアメそリンステムを有
する情報処理システムを構成することにより、アクセス
時間を減少し利用度を向上して性能を向上できるという
効果がある。
モリをデータの種別に対応して設けることにより、大容
量の為速アクセスか可能なバッフアメそリンステムを有
する情報処理システムを構成することにより、アクセス
時間を減少し利用度を向上して性能を向上できるという
効果がある。
第１図は本発明の一実施例を示すブロック図である。
１０・・・・・・情報処理装置、２０・・・・・・主記
憶装置、１００・・・・・・主記憶アクセス機構、２０
０・・・・・・命令解読機構、３００・・・・・・命令
バッファメモリ、４００・・・・・・浮動小数点データ
バッファメモリ、５００・・・、・・固定小数点データ
バッファメモリ、６００・・・・・・１０進妻緋文字デ
ータバッファメモリ、 ７００・・・・・・演算機構、
７１００・・・・・・浮動小数点データ演算回路、７２
００・・・・・・固定小数点データ演算回路、７３００
・・・・・・１０進要び文字データ演算回路、２０−１
、 ｔｏｏ−ｔ 、 ｔｏｏ−２、ｔｏｏ−ｓ 、
ｔｏ。 −４、１００−５、２００−１、２００−２，２００−
３。 ２００−４ 、２００−５ 、３００−１ 、 ａｏｏ
−２、＋６゜−１，４ｏｏ−２，５００７１、５００−
２，６００−ｔ 。 ６００−２ 、７００−１ 、７１００−１ 、７２０
０−１ ；７３００−１・・・・・・パス。
憶装置、１００・・・・・・主記憶アクセス機構、２０
０・・・・・・命令解読機構、３００・・・・・・命令
バッファメモリ、４００・・・・・・浮動小数点データ
バッファメモリ、５００・・・、・・固定小数点データ
バッファメモリ、６００・・・・・・１０進妻緋文字デ
ータバッファメモリ、 ７００・・・・・・演算機構、
７１００・・・・・・浮動小数点データ演算回路、７２
００・・・・・・固定小数点データ演算回路、７３００
・・・・・・１０進要び文字データ演算回路、２０−１
、 ｔｏｏ−ｔ 、 ｔｏｏ−２、ｔｏｏ−ｓ 、
ｔｏ。 −４、１００−５、２００−１、２００−２，２００−
３。 ２００−４ 、２００−５ 、３００−１ 、 ａｏｏ
−２、＋６゜−１，４ｏｏ−２，５００７１、５００−
２，６００−ｔ 。 ６００−２ 、７００−１ 、７１００−１ 、７２０
０−１ ；７３００−１・・・・・・パス。
Claims (1)
- 命令およびデータを記憶する主記憶装置と、前記主記憶
装置に記憶した命令の写しを記憶する命令バッファメモ
リと、前記主記憶装置に記憶したデータの写しをデータ
の種類に対応して記憶する複数のデータバッファメモリ
と、前記命令ノ（ラフアメモリから読み出した命令の実
行に際していずれのデータバッファメモリを使用するか
を決定する決定機構と、＃記決定機構で決定されたデー
タバッファメモリおよび前記主記憶装置から読み出した
データを用いて演算を実行する実行機構とｔ含むことを
特徴とする情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190302A JPS5891570A (ja) | 1981-11-27 | 1981-11-27 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190302A JPS5891570A (ja) | 1981-11-27 | 1981-11-27 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5891570A true JPS5891570A (ja) | 1983-05-31 |
Family
ID=16255891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190302A Pending JPS5891570A (ja) | 1981-11-27 | 1981-11-27 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0496439A2 (en) * | 1991-01-15 | 1992-07-29 | Koninklijke Philips Electronics N.V. | Computer system with multi-buffer data cache |
-
1981
- 1981-11-27 JP JP56190302A patent/JPS5891570A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0496439A2 (en) * | 1991-01-15 | 1992-07-29 | Koninklijke Philips Electronics N.V. | Computer system with multi-buffer data cache |
| US5822757A (en) * | 1991-01-15 | 1998-10-13 | Philips Electronics North America Corporation | Computer system with multi-buffer data cache for prefetching data having different temporal and spatial localities |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0612327A (ja) | キャッシュメモリを有するデータプロセッサ | |
| JPS6159554A (ja) | キャッシュメモリを有するデータ処理装置 | |
| US5293622A (en) | Computer system with input/output cache | |
| US20060149940A1 (en) | Implementation to save and restore processor registers on a context switch | |
| JPH0351011B2 (ja) | ||
| JPH04102948A (ja) | データ処理システム及び方法 | |
| JPH0519176B2 (ja) | ||
| JPH0528040A (ja) | 高速メモリアクセス方式 | |
| JP3066753B2 (ja) | 記憶制御装置 | |
| JPH04250543A (ja) | コンピューターメモリシステム | |
| US6938118B1 (en) | Controlling access to a primary memory | |
| JPS5891570A (ja) | 情報処理システム | |
| US6298355B1 (en) | Computer system | |
| EP0101718B1 (en) | Computer with automatic mapping of memory contents into machine registers | |
| JPH0552539B2 (ja) | ||
| JPH0133856B2 (ja) | ||
| JPH0628258A (ja) | マイクロプロセッサ | |
| JPH05250263A (ja) | 仮想プロセッサ方式及び不揮発化記憶方式 | |
| JPS63240651A (ja) | キヤツシユメモリ | |
| JPH07295882A (ja) | 情報処理装置、及び、情報処理システム | |
| JPH02226447A (ja) | コンピユータ・システムおよびその記憶装置アクセス方法 | |
| JPH04340143A (ja) | ディジタル計算機 | |
| JPS6055859B2 (ja) | チャネル・バッファ制御方式 | |
| JPS60183652A (ja) | キヤツシユメモリ制御方法 | |
| JPH04291642A (ja) | キャッシュ制御方式 |