JPS5879170A - プリント回路基板の短絡検出方法 - Google Patents
プリント回路基板の短絡検出方法Info
- Publication number
- JPS5879170A JPS5879170A JP56177151A JP17715181A JPS5879170A JP S5879170 A JPS5879170 A JP S5879170A JP 56177151 A JP56177151 A JP 56177151A JP 17715181 A JP17715181 A JP 17715181A JP S5879170 A JPS5879170 A JP S5879170A
- Authority
- JP
- Japan
- Prior art keywords
- short
- circuiting
- detected
- combination
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、部品実装プリント回路基板におけるショート
及びメープン故障を、＃冥に検出するための方法に関づ
るものである。
及びメープン故障を、＃冥に検出するための方法に関づ
るものである。
プリント回路基板上の銅箔パターン間に存在するショー
ト欠陥、或いはメープン欠陥を検知プる方法は、従速力
ら数多く提案さねている。
ト欠陥、或いはメープン欠陥を検知プる方法は、従速力
ら数多く提案さねている。
電気的にこｔｅａ’行う方法では、プリント回路基板上
の独立パターン単位にスプリンタの圧力で接触づるよう
な多数個のプローブを同時に押付け、電気的にプローブ
相互間の故障欠陥を検知づるものがあり、多数個のプロ
ーブがら故障位１ｕを探し求める方法として、総あたり
方式、バルクシヲートカ式等い（つ力が提案されていへ
また対象とするプリント回路基板自体もべ−Ｖ −ボー
ド（裸基板）、実装基板の別があり、後者では多数の部
品がパターンに既にハンダ接続ぎわだ状態であるため、
一般的に前者に比較してテストが困難とさねている。即
ち、基板搭載部品のうち時に電解コンデンサのような大
Ｗｉｔ（ここでは０５μＦ以上の容重を有するものをい
う）のコンデンサは、ショートを検出づる除プローブに
通じる微小電流により充電が行わわ、このため実際には
そのプローブ間がショートしていないにも拘らず、ショ
ートと誤判定づる場合が屡々経験される。量産される家
電電子製品で、特に複雑な回路構成のものでは、１枚の
プリント回路基板に数十個以上の電解コンデンサが実装
されることが稀ではない。このような実装基板に対して
ショート・オープンテストを行なおうとゴるならば、数
多い誤判定の結果によりメベレータの頭が混乱し、真の
メープン故障、ショート故障を素早く判断ゴることか難
しくなへ上記した誤判定の理由を図面により説明づる。
の独立パターン単位にスプリンタの圧力で接触づるよう
な多数個のプローブを同時に押付け、電気的にプローブ
相互間の故障欠陥を検知づるものがあり、多数個のプロ
ーブがら故障位１ｕを探し求める方法として、総あたり
方式、バルクシヲートカ式等い（つ力が提案されていへ
また対象とするプリント回路基板自体もべ−Ｖ −ボー
ド（裸基板）、実装基板の別があり、後者では多数の部
品がパターンに既にハンダ接続ぎわだ状態であるため、
一般的に前者に比較してテストが困難とさねている。即
ち、基板搭載部品のうち時に電解コンデンサのような大
Ｗｉｔ（ここでは０５μＦ以上の容重を有するものをい
う）のコンデンサは、ショートを検出づる除プローブに
通じる微小電流により充電が行わわ、このため実際には
そのプローブ間がショートしていないにも拘らず、ショ
ートと誤判定づる場合が屡々経験される。量産される家
電電子製品で、特に複雑な回路構成のものでは、１枚の
プリント回路基板に数十個以上の電解コンデンサが実装
されることが稀ではない。このような実装基板に対して
ショート・オープンテストを行なおうとゴるならば、数
多い誤判定の結果によりメベレータの頭が混乱し、真の
メープン故障、ショート故障を素早く判断ゴることか難
しくなへ上記した誤判定の理由を図面により説明づる。
第１図で試料基板１は治具２にセットさね、治具の多数
プローブ乙によりその基板のパターンに対ゴる接触がな
される。次にマルチブレフサ４により、ＣＰＵ ５の指
定したアドレノのプローブをイル号線６に接続づる。信
号線６は、検出機構７につながわているので、検出の際
検査電流１が時間１−０より印カロされる。−力、検出
機構７には、信号線６相互間の電位差Ｖ （ｔ）を測定
づるための増巾器８が含まわ、第２図のように１ ＝
１０における電位差Ｖ （ｔｏ ）を測定ゴる。電位差
Ｖ（ｔｏ）か予めヌレショールド電圧発生器１１に設定
したヌレショールド値ｖｔｈより犬なる時は、信号線６
相互間はオープン、小なる時はショートと比較器１０は
判定し、その結果をＣＰＩＪ ５に報知ゴる。
プローブ乙によりその基板のパターンに対ゴる接触がな
される。次にマルチブレフサ４により、ＣＰＵ ５の指
定したアドレノのプローブをイル号線６に接続づる。信
号線６は、検出機構７につながわているので、検出の際
検査電流１が時間１−０より印カロされる。−力、検出
機構７には、信号線６相互間の電位差Ｖ （ｔ）を測定
づるための増巾器８が含まわ、第２図のように１ ＝
１０における電位差Ｖ （ｔｏ ）を測定ゴる。電位差
Ｖ（ｔｏ）か予めヌレショールド電圧発生器１１に設定
したヌレショールド値ｖｔｈより犬なる時は、信号線６
相互間はオープン、小なる時はショートと比較器１０は
判定し、その結果をＣＰＩＪ ５に報知ゴる。
今、信号ａ６相互間の負荷が抵抗負荷の場合、レベルと
なる。し力し負荷がコンデンサのような静電浴量の場合
には、１−０を起点として検査電流１により光電が開始
される。しかる場合、ｔ−ｔｏにおける負荷の端子電圧
Ｖ（ｔｏ）は、次式％式％ Ｖ（ｔｏ） ｖｏｌｔ ：時間ｔｏにおける負荷端
子電圧 Ｉ ａｍｐｅｒｅ ：検査電流 ＣＦａｒａｄ ：負荷の静電容量 ｏＳｅＣ の単位となる。づなわち、 ろ なる式を満足ゴるような容量Ｃを有づるコンデンサが負
荷であるような場合は、実際にはショートでないにも拘
らず、ショート故障という誤判定が下されることが明ら
力′である。
なる。し力し負荷がコンデンサのような静電浴量の場合
には、１−０を起点として検査電流１により光電が開始
される。しかる場合、ｔ−ｔｏにおける負荷の端子電圧
Ｖ（ｔｏ）は、次式％式％ Ｖ（ｔｏ） ｖｏｌｔ ：時間ｔｏにおける負荷端
子電圧 Ｉ ａｍｐｅｒｅ ：検査電流 ＣＦａｒａｄ ：負荷の静電容量 ｏＳｅＣ の単位となる。づなわち、 ろ なる式を満足ゴるような容量Ｃを有づるコンデンサが負
荷であるような場合は、実際にはショートでないにも拘
らず、ショート故障という誤判定が下されることが明ら
力′である。
本発明の目的は、このような便法の技術の欠点をなくし
、コンデンサが負荷であっても、ショートと誤判定しな
いような判定機構を装備したショートＡ−プンテヌタを
提供づるにある。
、コンデンサが負荷であっても、ショートと誤判定しな
いような判定機構を装備したショートＡ−プンテヌタを
提供づるにある。
なお、オープン故障について述べる。オープン故障は、
ショート故障とは逆に、良品の基板で２りのグローブ間
がショートしている時（たと犬ば、ジャンパーワイヤに
よる接続）、かつ供試基板にて、その個Ｍがオープンと
恢出された場合、明らかにこねはオープンという状態の
故障を示づことになる。即ち、このように通常メープン
ショートチェッ力においては、予め、良品基板から、そ
の基板上のことごとくのパターン相互間が、ショートで
ある力・オープンであるかをデータとして吸上げておき
、供試基板のテストにおいては、このデータを基準とし
てテスト・データとの比較を行うのが普通である。
ショート故障とは逆に、良品の基板で２りのグローブ間
がショートしている時（たと犬ば、ジャンパーワイヤに
よる接続）、かつ供試基板にて、その個Ｍがオープンと
恢出された場合、明らかにこねはオープンという状態の
故障を示づことになる。即ち、このように通常メープン
ショートチェッ力においては、予め、良品基板から、そ
の基板上のことごとくのパターン相互間が、ショートで
ある力・オープンであるかをデータとして吸上げておき
、供試基板のテストにおいては、このデータを基準とし
てテスト・データとの比較を行うのが普通である。
基本的には、ショートもオープンも検出機構自体は、同
一であり、以下Ｎじ考★力に立つことができる。
一であり、以下Ｎじ考★力に立つことができる。
本発明においては１以上述べた従来の方法を改善し、コ
ンデンサ負荷と真のショート故障とを自動的に識別づる
ため、検査電流を被検査端子間に印加づる直前迄、或一
定時間の間、被検査端子間を有接点リレーのメーク接点
により、故意に短絡させる。この結果、真のショート故
障の場合には、検査電圧■が、リレー開放後も変化する
ことかないため、予め設定したスレッシールド電圧以下
であわは、真のショートと判定し、また、負荷が電解コ
ンデンサのような大容量のコンデンサの場合は、リレー
開放後、検出電圧が或特定の時定数により上昇づること
を利用し、スレッショールド電圧を程よく設定づること
により、コンデンサであることを判別させるものである
。
ンデンサ負荷と真のショート故障とを自動的に識別づる
ため、検査電流を被検査端子間に印加づる直前迄、或一
定時間の間、被検査端子間を有接点リレーのメーク接点
により、故意に短絡させる。この結果、真のショート故
障の場合には、検査電圧■が、リレー開放後も変化する
ことかないため、予め設定したスレッシールド電圧以下
であわは、真のショートと判定し、また、負荷が電解コ
ンデンサのような大容量のコンデンサの場合は、リレー
開放後、検出電圧が或特定の時定数により上昇づること
を利用し、スレッショールド電圧を程よく設定づること
により、コンデンサであることを判別させるものである
。
本発明の実施にあたり必要なタイムチャートを第３図に
示ゴ。３なわちいまコンデンサの容量として、ＣＩ、
Ｃ２，Ｃｓの６つの場合を考える。ここに靜電容蓋はＣ
１＜Ｃ２＜Ｃ３の関係があるものとゴる。又、真のショ
ートの場合といえども、治具内部のリード線の持つ直流
抵抗成分は無視し得ないものであるから、その値をｒ（
たとえば１Ω）とづる。リレーの接点により、被検査端
子間を故意に短絡づる時間は、図で１＜００区間である
。づなわち１）０において、被検査端子間には負荷のみ
が接続され、検査電流（たと犬は２ｍＡ ） Ｉは負荷
に流入づる。この場合、まず真のショートであわは検出
電圧はＶ＝１ｒであり、ｔの０次の函数となるため、１
．及びｔｏの２点でデテクターアンプにより、Ｖｔｈ）
ＩｒであるようにＶｔｈな退べば、２度共ショート状態
が検出される。次に、コンデンサの場合、１ ＝ １．
においては、Ｃ，、Ｃ，ともまだ充分に充電が進行しな
いため、いずわも、検出電圧■はＶｔｈ以下であり、し
たがってンヨートが検出される。Ｃ１については容重が
小さいため、ｔ＝ｔ、においてもＡ−プンが検出される
。しがるに、１−１ｏの場合を見とがら、ｖｔｈが今若
し ■ −ｔｏ＞ ｖｔｈ （ｓ） １ ■ −ｔｏ＜ ｖｔｈ （５） Ｃ８ の如き値であｔ’＋ば、Ｃ，、Ｃ２に関してはオーブン
状態、Ｃ８に関してはショート状態な検出ゴるのは明ら
かである。故に、ｔｏ、 ｌ 、 ｖｔｈを基板に実
装されるコンデンサの容量値に対し、慎重に決定′１わ
ば、基板に搭載されている総てのコンデンサを第１衣の
アルゴリズムにより真のショートと識別づることが可能
である。（ＣｔについてはここではＡ−プンと検出され
るが、この点については後述づる。） ７ 。
示ゴ。３なわちいまコンデンサの容量として、ＣＩ、
Ｃ２，Ｃｓの６つの場合を考える。ここに靜電容蓋はＣ
１＜Ｃ２＜Ｃ３の関係があるものとゴる。又、真のショ
ートの場合といえども、治具内部のリード線の持つ直流
抵抗成分は無視し得ないものであるから、その値をｒ（
たとえば１Ω）とづる。リレーの接点により、被検査端
子間を故意に短絡づる時間は、図で１＜００区間である
。づなわち１）０において、被検査端子間には負荷のみ
が接続され、検査電流（たと犬は２ｍＡ ） Ｉは負荷
に流入づる。この場合、まず真のショートであわは検出
電圧はＶ＝１ｒであり、ｔの０次の函数となるため、１
．及びｔｏの２点でデテクターアンプにより、Ｖｔｈ）
ＩｒであるようにＶｔｈな退べば、２度共ショート状態
が検出される。次に、コンデンサの場合、１ ＝ １．
においては、Ｃ，、Ｃ，ともまだ充分に充電が進行しな
いため、いずわも、検出電圧■はＶｔｈ以下であり、し
たがってンヨートが検出される。Ｃ１については容重が
小さいため、ｔ＝ｔ、においてもＡ−プンが検出される
。しがるに、１−１ｏの場合を見とがら、ｖｔｈが今若
し ■ −ｔｏ＞ ｖｔｈ （ｓ） １ ■ −ｔｏ＜ ｖｔｈ （５） Ｃ８ の如き値であｔ’＋ば、Ｃ，、Ｃ２に関してはオーブン
状態、Ｃ８に関してはショート状態な検出ゴるのは明ら
かである。故に、ｔｏ、 ｌ 、 ｖｔｈを基板に実
装されるコンデンサの容量値に対し、慎重に決定′１わ
ば、基板に搭載されている総てのコンデンサを第１衣の
アルゴリズムにより真のショートと識別づることが可能
である。（ＣｔについてはここではＡ−プンと検出され
るが、この点については後述づる。） ７ 。
第１表
なお、第１表においては「−」はオーブンを意味し、「
＋」はショートを意味づる。ここでＣ，・Ｃ２，Ｃ，の
容量には、Ｃ＋＜ ０２＜ Ｃｓの関係があり、その容
量例として Ｃｓ＜ ｏ、５μＦ ０．５μＰ ＜ Ｃ，＜ １０００μＦＣ８） １００
０μＦ を掲げる。
＋」はショートを意味づる。ここでＣ，・Ｃ２，Ｃ，の
容量には、Ｃ＋＜ ０２＜ Ｃｓの関係があり、その容
量例として Ｃｓ＜ ｏ、５μＦ ０．５μＰ ＜ Ｃ，＜ １０００μＦＣ８） １００
０μＦ を掲げる。
以上の説明によるコンデンサと真のショートとの弁別動
作は、リレーの動作並びに充電待時間等をテストシーク
ンス中に含むものであるから、比較的時間な喪づるテス
トである。（たとオば１００〜１５ｏｍｓ ） ｔ、た
がって実際的問題としては、こわな再テストとして行う
のが望ましい。
作は、リレーの動作並びに充電待時間等をテストシーク
ンス中に含むものであるから、比較的時間な喪づるテス
トである。（たとオば１００〜１５ｏｍｓ ） ｔ、た
がって実際的問題としては、こわな再テストとして行う
のが望ましい。
、 ８ 。
１なわち、テスト実行時間という立場から、ショート・
オーブンテストを見方１と、次のようになる。まず治具
の総グローブ数す５００ビンと−する。５００ビン中、
づべての２ビンずつの組合せがショート状態にあるか、
オーブン状態にあるかを、たと六は総あたり方式でチェ
ックづる場合、そのチェック回数は（６）式となる。
オーブンテストを見方１と、次のようになる。まず治具
の総グローブ数す５００ビンと−する。５００ビン中、
づべての２ビンずつの組合せがショート状態にあるか、
オーブン状態にあるかを、たと六は総あたり方式でチェ
ックづる場合、そのチェック回数は（６）式となる。
ヶ。Ｃ２＝ １２４，７５０ （６）１なわ
ち、（６）式のチェック回数は、づべての組合せに対し
半等の時間なかけて行う必要があ１す（この時点では、
コンデンサか真のシ目−トかはまだ不明である。）厖大
な回数のため、一つ一つのテストを速力に完了づる（た
とえば２０μＳ／テヌト）必要がある。したがってこの
時点でのテストは、第３図にみるようなリレーのメ：−
り、ブレーク動作な伴うｔ、。、ｔ、という二度に分け
てのテストを行わず、ただ、Ｃ１の如き小容量のコンデ
ンサが負荷に現わわたる場合は、こわをオーブンと測定
づるような時定数を測定系に与λておくものとづる。か
〜る段階で、良品基板、供試基板のショート状態が夫々
に、ｎり検出されたとしてこわをメモリに格納するもの
とする。づなわち、良品基板におけるショート個Ｍの組
合せ（ＰＧ、、 Ｐｃ、’）、 （Ｐｃ２．Ｐｃ２′）
、・・・（ＰＧｋ、 Ｐａｙ、）は、第４図及び第５図
（ａｌ、（ｂｌ 〕ようにメモリ１２ａに、供試基板に
おけるショート個庖の鞄合せ（ＰＴ、 、 ”Ｔ、Ｉ）
、（ＰＴ２・ＰＴ２Ｉ）・・・（ＰＴｎ、 ＰＴｎ’
）はメモリ１２ｂに格納される。１なわち、ここにＰ
はプローブのアドレス（タトえば≠１〜４Ｐ５００）を
示１ものである３゜次に、メモリ１２ａとメモリ１２ｂ
との比較をＣＰＵ１２により行なう（第４図（Ｃ））。
ち、（６）式のチェック回数は、づべての組合せに対し
半等の時間なかけて行う必要があ１す（この時点では、
コンデンサか真のシ目−トかはまだ不明である。）厖大
な回数のため、一つ一つのテストを速力に完了づる（た
とえば２０μＳ／テヌト）必要がある。したがってこの
時点でのテストは、第３図にみるようなリレーのメ：−
り、ブレーク動作な伴うｔ、。、ｔ、という二度に分け
てのテストを行わず、ただ、Ｃ１の如き小容量のコンデ
ンサが負荷に現わわたる場合は、こわをオーブンと測定
づるような時定数を測定系に与λておくものとづる。か
〜る段階で、良品基板、供試基板のショート状態が夫々
に、ｎり検出されたとしてこわをメモリに格納するもの
とする。づなわち、良品基板におけるショート個Ｍの組
合せ（ＰＧ、、 Ｐｃ、’）、 （Ｐｃ２．Ｐｃ２′）
、・・・（ＰＧｋ、 Ｐａｙ、）は、第４図及び第５図
（ａｌ、（ｂｌ 〕ようにメモリ１２ａに、供試基板に
おけるショート個庖の鞄合せ（ＰＴ、 、 ”Ｔ、Ｉ）
、（ＰＴ２・ＰＴ２Ｉ）・・・（ＰＴｎ、 ＰＴｎ’
）はメモリ１２ｂに格納される。１なわち、ここにＰ
はプローブのアドレス（タトえば≠１〜４Ｐ５００）を
示１ものである３゜次に、メモリ１２ａとメモリ１２ｂ
との比較をＣＰＵ１２により行なう（第４図（Ｃ））。
この比較動作の回数は、最大ｎＸｋ回となる。５００ピ
ン程度の基板において、部品実装によっても異るが、ｎ
、ｋが夫々数百程度となることは稀でない。
ン程度の基板において、部品実装によっても異るが、ｎ
、ｋが夫々数百程度となることは稀でない。
仮にｎ、ｋを共に４００あったとした場合、比較回数は
、１６万回にも及ぶものとなるが、総当りの時点でメモ
リに格納した規則性（格納順序）等を活用づることによ
り、比較的簡単に比較チェックを行うことができる。
、１６万回にも及ぶものとなるが、総当りの時点でメモ
リに格納した規則性（格納順序）等を活用づることによ
り、比較的簡単に比較チェックを行うことができる。
さて、ここでよく考えてみると、メモリ１２ａに存在し
、メモリ１２ｂに存在しない組合せは、若し吸上げた良
品基板が完全に良品であるならば、そわば供試基板のオ
ープン故障であることになる。また逆に、メモリ１２ｂ
に存在し、メモ１Ｊ１２ａに存在しない組合せは、供試
２基板のショート故障であることになる。実際には実装
基板テストの場合は、実装されている個々の電解コンデ
ンサの充電状態や容量偏差などにより、仮に同一基板の
吸上げデータをテスト時に用いたとしても、ここで出力
されるメープン故障、ショート故障の数は「０」にはな
らないのが経験されるところである。し力しながら、こ
うして指摘されたメープン故障、ショート故障の数（第
５図（ｄ）（ｅｌ ）は、上記したに、ｎりに比較する
と、遥かに少い数になっている（たと火ば数り〜数十り
）。したがってここに至って、初めて先に述べた時間の
かかるコンデンサと真のショートの識別テストを再テス
トの形で行う。１なわち、ショート故障については、シ
ョート故障・ １１ と指摘せられたピンの和合せにつき行い、そこで指摘さ
れたショート故障がコンデンサによるものか、真のショ
ートによるものかを判定づる。
、メモリ１２ｂに存在しない組合せは、若し吸上げた良
品基板が完全に良品であるならば、そわば供試基板のオ
ープン故障であることになる。また逆に、メモリ１２ｂ
に存在し、メモ１Ｊ１２ａに存在しない組合せは、供試
２基板のショート故障であることになる。実際には実装
基板テストの場合は、実装されている個々の電解コンデ
ンサの充電状態や容量偏差などにより、仮に同一基板の
吸上げデータをテスト時に用いたとしても、ここで出力
されるメープン故障、ショート故障の数は「０」にはな
らないのが経験されるところである。し力しながら、こ
うして指摘されたメープン故障、ショート故障の数（第
５図（ｄ）（ｅｌ ）は、上記したに、ｎりに比較する
と、遥かに少い数になっている（たと火ば数り〜数十り
）。したがってここに至って、初めて先に述べた時間の
かかるコンデンサと真のショートの識別テストを再テス
トの形で行う。１なわち、ショート故障については、シ
ョート故障・ １１ と指摘せられたピンの和合せにつき行い、そこで指摘さ
れたショート故障がコンデンサによるものか、真のショ
ートによるものかを判定づる。
このプロ七ヌは第５図（ｆ）に図示される。さてここで
注意すべき事実として、先のアルゴリズムで、Ｃ２なる
小容量のコンデンサはオープンと判定されたことである
。即ちＣ１なるコンデンサは、第３図及び第１表の如き
弁別機構を以ってしても、コンデンサであるとは識別し
オないものである。したがって、このような小容量のコ
ンデンサについては、予め、総あたりチェック（第５図
上部）でＡ−ブン状態と認知するよう時定数な適切に選
んでおけばよい。また、今一つ注意１べき事実として、
同図（ｄ）でオープン故障と認知された絹合せについて
の再テストである。
注意すべき事実として、先のアルゴリズムで、Ｃ２なる
小容量のコンデンサはオープンと判定されたことである
。即ちＣ１なるコンデンサは、第３図及び第１表の如き
弁別機構を以ってしても、コンデンサであるとは識別し
オないものである。したがって、このような小容量のコ
ンデンサについては、予め、総あたりチェック（第５図
上部）でＡ−ブン状態と認知するよう時定数な適切に選
んでおけばよい。また、今一つ注意１べき事実として、
同図（ｄ）でオープン故障と認知された絹合せについて
の再テストである。
づなわち大量の基板テストを行う場合、個々のテストに
おいては吸上げ用の良品基板は既に手近になく、その良
品基板を再テストするわけにはいかない。そわ故、良品
基板の吸上げにおいては、吸上げ時の総あたりチェック
で摘出せら２ ねたショートの組合せ（Ｐａ１． Ｐｃ１１）（Ｐｃ２
． ｐＱ２’） −１゜（ＰｃＫ、 ＰＧＫ’ ）につ
いて、再テスト（第４図（ｇ））を予め行っておき、メ
モリされたこの情報を基にテスト基板に対し、真のオー
プン故障がどう力を判定することを行う。
おいては吸上げ用の良品基板は既に手近になく、その良
品基板を再テストするわけにはいかない。そわ故、良品
基板の吸上げにおいては、吸上げ時の総あたりチェック
で摘出せら２ ねたショートの組合せ（Ｐａ１． Ｐｃ１１）（Ｐｃ２
． ｐＱ２’） −１゜（ＰｃＫ、 ＰＧＫ’ ）につ
いて、再テスト（第４図（ｇ））を予め行っておき、メ
モリされたこの情報を基にテスト基板に対し、真のオー
プン故障がどう力を判定することを行う。
第４図は第５図に示したフローチャートな実行する本発
明によるオープン・ショートチェッカーを示し、ＣＰＵ
１２内には２個のメモリ１２ａ、１２ｂが設けらｉｔ
（ＣＰＵ外に設Ｏられてもよいこと勿論である）、１３
はＣＰＵＩ ２の制御のもとに破検倉端子間を故意に知
絡させるための例えはリレー等により構成される短絡手
段である。
明によるオープン・ショートチェッカーを示し、ＣＰＵ
１２内には２個のメモリ１２ａ、１２ｂが設けらｉｔ
（ＣＰＵ外に設Ｏられてもよいこと勿論である）、１３
はＣＰＵＩ ２の制御のもとに破検倉端子間を故意に知
絡させるための例えはリレー等により構成される短絡手
段である。
また第５図のフローチャート及び第３図のタイムチャー
トにおいて、「０」は真のオープンを、「Ｓ」は真のシ
ョートをそわぞわ示し、Ｃ８〜Ｃ３ハＣ１〈Ｃ２＜Ｃ８
なる関係の容量を持つコンデンサを示している。
トにおいて、「０」は真のオープンを、「Ｓ」は真のシ
ョートをそわぞわ示し、Ｃ８〜Ｃ３ハＣ１〈Ｃ２＜Ｃ８
なる関係の容量を持つコンデンサを示している。
以上第５図に述べた方法を採用した第４図に示１メープ
ンショートチェッカは、こわな実地に稼動させた場合、
数十個の電解コンデンサな実装した基板テストに於ても
、確実に真のメープンショートト、疑似」−プンショー
ト（コンデンサによるもの）とを弁別し、真の副−プン
、ショートσ）みなチェッカ出力として表示でき、従来
のチェッカによるテストとは性能に格段の差を示づもの
である。また、不働性の中で必すとなる問、テストも、
実際には１テヌトＫ）００〜１５０ｍ５程度で行λるも
のであり、かつ再テスト回数は光分圧縮されたものであ
るため、決してテスト実行時間を無用に長大化せしめる
等の理由から、実用化を阻害づるようン１ものではない
。
ンショートチェッカは、こわな実地に稼動させた場合、
数十個の電解コンデンサな実装した基板テストに於ても
、確実に真のメープンショートト、疑似」−プンショー
ト（コンデンサによるもの）とを弁別し、真の副−プン
、ショートσ）みなチェッカ出力として表示でき、従来
のチェッカによるテストとは性能に格段の差を示づもの
である。また、不働性の中で必すとなる問、テストも、
実際には１テヌトＫ）００〜１５０ｍ５程度で行λるも
のであり、かつ再テスト回数は光分圧縮されたものであ
るため、決してテスト実行時間を無用に長大化せしめる
等の理由から、実用化を阻害づるようン１ものではない
。
このような機構をとり入ｌたショートメープンチェツカ
の採用により、量産されるＳｌｌ密塞基板、ラインにお
ける目視チェックの省略、ファンクションチェック段階
における能率の向上等々その効果は計りし才１ないもの
がある。
の採用により、量産されるＳｌｌ密塞基板、ラインにお
ける目視チェックの省略、ファンクションチェック段階
における能率の向上等々その効果は計りし才１ないもの
がある。
第１図は、本発明に至る週程で創作されたメーゾンショ
ートチェッ力の構成図を示づ。 第２図、第６図は検出時のタイムチャート、第４図は本
発明の一実施例のブロック図、第５図は、本発明による
メープンシヲートチヱノ力のフローチャートを示ゴ。 １は試料基板、２は治具、５は治具上において試料基板
のパターンに合せて作成されたプローブ、４はマルチプ
レクサ、１２はＣＰＵ、 １２ａ。 １２ｂはメモリ、６はマルチプレクサにより、ＣＰＵ１
２の指定づるアドレスのピンを接続づるための（Ｆ号線
、７は検出機構、８は検出用増中材入９は検出電流源、
１０は比較器、１１はヌレショールド電圧発生器、１３
は短絡手段。 オ （図 Ｌ Ｊ オ ２ 図
ートチェッ力の構成図を示づ。 第２図、第６図は検出時のタイムチャート、第４図は本
発明の一実施例のブロック図、第５図は、本発明による
メープンシヲートチヱノ力のフローチャートを示ゴ。 １は試料基板、２は治具、５は治具上において試料基板
のパターンに合せて作成されたプローブ、４はマルチプ
レクサ、１２はＣＰＵ、 １２ａ。 １２ｂはメモリ、６はマルチプレクサにより、ＣＰＵ１
２の指定づるアドレスのピンを接続づるための（Ｆ号線
、７は検出機構、８は検出用増中材入９は検出電流源、
１０は比較器、１１はヌレショールド電圧発生器、１３
は短絡手段。 オ （図 Ｌ Ｊ オ ２ 図
Claims (1)
- コンデンサを含む多数個の電子部品を実装したプリント
回路基板の半田付組立後のメープン、ショート故障を検
出づろ短絡検出力法であつ凰予めショートと検出される
ビンの組合せを検出する工程と、その組合せのビン間を
接点により故意に短絡し短絡状態を卆り去った後の第１
時間及び第２時間において被検出ビン間のコンテ圧と比
較ゴる工程とを少な（とも備大てなるプリント回路基板
の短絡検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56177151A JPS5879170A (ja) | 1981-11-06 | 1981-11-06 | プリント回路基板の短絡検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56177151A JPS5879170A (ja) | 1981-11-06 | 1981-11-06 | プリント回路基板の短絡検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5879170A true JPS5879170A (ja) | 1983-05-12 |
| JPH0157746B2 JPH0157746B2 (ja) | 1989-12-07 |
Family
ID=16026079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56177151A Granted JPS5879170A (ja) | 1981-11-06 | 1981-11-06 | プリント回路基板の短絡検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5879170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109188255A (zh) * | 2018-10-26 | 2019-01-11 | 南通深南电路有限公司 | Pcb板测试装置的控制方法、测试装置及存储介质 |
-
1981
- 1981-11-06 JP JP56177151A patent/JPS5879170A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109188255A (zh) * | 2018-10-26 | 2019-01-11 | 南通深南电路有限公司 | Pcb板测试装置的控制方法、测试装置及存储介质 |
| CN109188255B (zh) * | 2018-10-26 | 2019-08-23 | 南通深南电路有限公司 | Pcb板测试装置的控制方法、测试装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0157746B2 (ja) | 1989-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254953A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| US5124660A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| US4417204A (en) | Printed circuit board tester and adapter with memory | |
| US6356086B1 (en) | Method and apparatus for the in-circuit testing of a capacitor | |
| WO2014108048A1 (zh) | 触摸屏模组的测试装置和方法以及触摸屏模组 | |
| US4922184A (en) | Apparatus and process for the simultaneous continuity sensing of multiple circuits | |
| TWI383160B (zh) | 電性連接瑕疵偵測系統及方法 | |
| KR101499851B1 (ko) | 번인 보드의 테스트 시스템 | |
| US5504422A (en) | Polarity testing process and device for electrolytic capacitors | |
| JP3179394B2 (ja) | 印刷配線板の電気検査装置及び電気検査方法 | |
| JP3675678B2 (ja) | プローブ接触状態検出方法およびプローブ接触状態検出装置 | |
| JPS5879170A (ja) | プリント回路基板の短絡検出方法 | |
| JPH04503105A (ja) | 電気回路の試験 | |
| JPH0750139B2 (ja) | 測定機器及び測定方法 | |
| CN109477865B (zh) | 用于确定电气***与测量***的电接触导通的方法和设备 | |
| JP3227697B2 (ja) | 回路基板の検査方法及び装置 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JPS63119216A (ja) | 電解コンデンサの極性判別方法及びその装置 | |
| CN211554224U (zh) | Ict测试探针针型使用错误自动检查装置 | |
| US20080024139A1 (en) | Device and a Method for Testing At Least One Conductive Joint Forming an Electrical Connection Between an Electrical Component and a Printed Circuit | |
| EP1914558A2 (en) | Method to test transparent - to - test capacitors | |
| JPH0267972A (ja) | 回路基板検査方法 | |
| CN117907684A (zh) | 一种多层片式陶瓷电容器绝缘电阻的测试方法及装置 | |
| CN117250467A (zh) | 一种碳化硅二极管故障诊断方法及相关装置 |