JPS5873193A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPS5873193A JPS5873193A JP17141281A JP17141281A JPS5873193A JP S5873193 A JPS5873193 A JP S5873193A JP 17141281 A JP17141281 A JP 17141281A JP 17141281 A JP17141281 A JP 17141281A JP S5873193 A JPS5873193 A JP S5873193A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- thick film
- insulating layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明ａ１多層配線に用いる配線基板の製造方法に係る
もので％ｒ１ｒｃ薄膜・厚膜混成方式の配線基板の製造
方法に関する。
もので％ｒ１ｒｃ薄膜・厚膜混成方式の配線基板の製造
方法に関する。
電子計算機等に用いる大容量の混成集積回路用多層配線
基板として、一般に配線を厚膜印刷焼結方式で形成し、
基板および層間絶縁物としてアルミナセラミ９り全周い
た基板が用いられている。
基板として、一般に配線を厚膜印刷焼結方式で形成し、
基板および層間絶縁物としてアルミナセラミ９り全周い
た基板が用いられている。
ところが近年、電子計算機において高機能、高速化の要
精が強く、この結果大配線容量の混成集積回路用基板が
要求されるようになった。厚膜アルミナセラミヅク基板
では、配線密度が印刷工程の精度で限定され（Ｉｉ＆小
可能配線ビヴテ１５０μｍ）るため、配線層５〜１０層
、絶縁層５〜１０層の多層で基板寸法１００顛の基板が
出現している。
精が強く、この結果大配線容量の混成集積回路用基板が
要求されるようになった。厚膜アルミナセラミヅク基板
では、配線密度が印刷工程の精度で限定され（Ｉｉ＆小
可能配線ビヴテ１５０μｍ）るため、配線層５〜１０層
、絶縁層５〜１０層の多層で基板寸法１００顛の基板が
出現している。
層数の増大は各層間の接続点数音大幅に増すため、基板
製造歩留の大幅低下ｔもたらすという欠点がある。また
基板の大型化は、信号伝送路の増大會き九すため高速化
が図れない。
製造歩留の大幅低下ｔもたらすという欠点がある。また
基板の大型化は、信号伝送路の増大會き九すため高速化
が図れない。
そこで、配線形成を半導体工業のプロセスである薄膜ホ
トプロセスを用いることが試みられている。薄膜プロセ
スを用いて多層化し九基板では、電子計算機用混成集積
回路基板として必要なコネクタの着脱に耐える数百本の
電子をとシだすことは一般に困難である。この端子に関
しては基叛農面全壊に焼結タングステンニＮ１メ〜ギし
７ｔビン接続Ｓを配列し、この接続部に釧ろうあるいは
けんだろうでリードビン會接続している従来の厚膜多層
配線基板が適している。ところで高密度、高速化會要す
る（口）路領塚は論理信号回路である。電源回路グラン
ド層は、従来の厚−多層配縁の配線密度で十分余裕があ
る。したがって、−理信号層を薄膜基板部として形成し
、電源グランド層やリードビン端子部を厚膜基板部とし
て形成した薄膜−厚膜混成方式で高密度、高速基８ｉヲ
達成できる。
トプロセスを用いることが試みられている。薄膜プロセ
スを用いて多層化し九基板では、電子計算機用混成集積
回路基板として必要なコネクタの着脱に耐える数百本の
電子をとシだすことは一般に困難である。この端子に関
しては基叛農面全壊に焼結タングステンニＮ１メ〜ギし
７ｔビン接続Ｓを配列し、この接続部に釧ろうあるいは
けんだろうでリードビン會接続している従来の厚膜多層
配線基板が適している。ところで高密度、高速化會要す
る（口）路領塚は論理信号回路である。電源回路グラン
ド層は、従来の厚−多層配縁の配線密度で十分余裕があ
る。したがって、−理信号層を薄膜基板部として形成し
、電源グランド層やリードビン端子部を厚膜基板部とし
て形成した薄膜−厚膜混成方式で高密度、高速基８ｉヲ
達成できる。
薄膜−厚膜混成方式の多層配線基板の製造は、第１図に
示す工程でできる。焼結タングステンからなる電源・グ
ランド層２リードビン海子ｔｈ１３’に含む厚膜基板部
１０を通常の厚膜多層基板の製法であるグリンシート法
で形成する。厚膜基板部の配線と接続する厚膜配線端子
４をアルミナ絶縁層５のスルホールに穴うめして形成し
ておく。この厚膜基板部１０の上面に薄膜基板部の配Ｉ
Ｉｇｆｔｌとなる配線膜６を通常の薄膜プロセスである
抵抗力０熱＃着あるいはスパーツクにてＡ２あるいはＣ
ｒ／Ｃｕ／Ｃｒ で形成し、ネガ型しジス）ｋ用いるホ
トリゾエ９チングで配線膜６をパターン化する。このと
き配線端子４と配線パターン６を必ず重ね合せる。
示す工程でできる。焼結タングステンからなる電源・グ
ランド層２リードビン海子ｔｈ１３’に含む厚膜基板部
１０を通常の厚膜多層基板の製法であるグリンシート法
で形成する。厚膜基板部の配線と接続する厚膜配線端子
４をアルミナ絶縁層５のスルホールに穴うめして形成し
ておく。この厚膜基板部１０の上面に薄膜基板部の配Ｉ
Ｉｇｆｔｌとなる配線膜６を通常の薄膜プロセスである
抵抗力０熱＃着あるいはスパーツクにてＡ２あるいはＣ
ｒ／Ｃｕ／Ｃｒ で形成し、ネガ型しジス）ｋ用いるホ
トリゾエ９チングで配線膜６をパターン化する。このと
き配線端子４と配線パターン６を必ず重ね合せる。
厚膜基板部１０は製造時の焼結収縮にばらつきがあり１
子４の位置ばらつきは基板中心からみてその位置の中心
からの距離のα６〜１．０Ｘとなる。
子４の位置ばらつきは基板中心からみてその位置の中心
からの距離のα６〜１．０Ｘとなる。
このため、両基板部の接続全基板全域で図るために：は
、位置ばらつきの幅を厚膜配線端子４あるいは配線パタ
ーン６の接続部に与えなけれはならない。このため、配
線パターン６は高密度配線化が図ｎるホトリゾエツチン
グ工程を用いながら、厚膜配線基板部の配線密度と同じ
にしなければならない。この上に、通常の薄膜プ可セス
で形成する−８ ｉ ＯＲやポリイミド膜を絶縁層７と
し、そのスルホール８をホトリゾ上９テングで形成する
。こののち絶縁層７の上面に配線パターン６１を配線パ
ターン６と同様に形成し更に絶縁層７１、スルホール８
１に絶縁層７、スルホール８と同様に形成する。これら
の工程を繰返して薄勝基板＃１１ｔニー形成し、高密度
、′ＮＪ連用の多層配線基板となる。
、位置ばらつきの幅を厚膜配線端子４あるいは配線パタ
ーン６の接続部に与えなけれはならない。このため、配
線パターン６は高密度配線化が図ｎるホトリゾエツチン
グ工程を用いながら、厚膜配線基板部の配線密度と同じ
にしなければならない。この上に、通常の薄膜プ可セス
で形成する−８ ｉ ＯＲやポリイミド膜を絶縁層７と
し、そのスルホール８をホトリゾ上９テングで形成する
。こののち絶縁層７の上面に配線パターン６１を配線パ
ターン６と同様に形成し更に絶縁層７１、スルホール８
１に絶縁層７、スルホール８と同様に形成する。これら
の工程を繰返して薄勝基板＃１１ｔニー形成し、高密度
、′ＮＪ連用の多層配線基板となる。
この多層配線基板では高密度化になんら寄与しない厚膜
薄膜混成の適合のための層がパターン６層および絶縁層
７と２層要しており、この次め工程が冗長され、歩測り
低下の原因だけとなっている。
薄膜混成の適合のための層がパターン６層および絶縁層
７と２層要しており、この次め工程が冗長され、歩測り
低下の原因だけとなっている。
ま友、第１図の配線端子４には、パターン６で僚われな
い個所が必す発生する。これはパターン６のパターン化
時の工・ソチンダ液が配線端子４に触れる友め、パター
ン６のエツチングへの悪影響や、ま定配線端子４１に酸
化させ、信頼性會落す原因となる。また厚膜基板部１０
の表面粗さは通常３〜４μｍある九め、ホトリゾエ・ｙ
チングのパターン６のパターン化が困難であり、表面粗
さ３〜４μｒｎ上のパターン６の配線抵抗の安定性が悪
いことかわかっている。
い個所が必す発生する。これはパターン６のパターン化
時の工・ソチンダ液が配線端子４に触れる友め、パター
ン６のエツチングへの悪影響や、ま定配線端子４１に酸
化させ、信頼性會落す原因となる。また厚膜基板部１０
の表面粗さは通常３〜４μｍある九め、ホトリゾエ・ｙ
チングのパターン６のパターン化が困難であり、表面粗
さ３〜４μｒｎ上のパターン６の配線抵抗の安定性が悪
いことかわかっている。
本発明の目的は、以上の製造上の欠点を除き、薄膜・厚
膜混成方式の高密度、高速片の多層配線基板の製造方法
を提供することにある。
膜混成方式の高密度、高速片の多層配線基板の製造方法
を提供することにある。
本発明の特徴は、厚膜配線基板部の厚膜配線基板部と接
続すべき配線端子の大きさを、厚膜配線の位置ずれｉ’
に見込んで形成し、その上部に絶縁増？形成し、この絶
縁層にいわゆる薄膜プロセスであるホトリゾグラフィで
スルホール全形成し、以降、薄膜プロセス金用いて薄膜
多層配線基板部を形成して厚膜薄膜混成の多層配線基板
を製造するものである。
続すべき配線端子の大きさを、厚膜配線の位置ずれｉ’
に見込んで形成し、その上部に絶縁増？形成し、この絶
縁層にいわゆる薄膜プロセスであるホトリゾグラフィで
スルホール全形成し、以降、薄膜プロセス金用いて薄膜
多層配線基板部を形成して厚膜薄膜混成の多層配線基板
を製造するものである。
以下第２図に示す実施例により、本発明ケ具体的に説明
する。同図（＆）社厚膜配線基板部ケ作る方法を説明す
る図、同図（ｂ）は厚膜配線基板部に厚膜配線基板部を
形成する方法全説明する図である。
する。同図（＆）社厚膜配線基板部ケ作る方法を説明す
る図、同図（ｂ）は厚膜配線基板部に厚膜配線基板部を
形成する方法全説明する図である。
図に示す１０は、タングステンの焼結体からなる電碑配
線層やグランド層２奮含む、グリンシート法で製造した
アルミナ厚膜多層配線基板部１０である。配＃端子４は
アルミナ絶縁層５のスルホールにタングステンベースド
音大うめ焼結して形成さｎている。配線端子４の径は、
接続する薄膜のスルホール径に（グリンシート法での焼
結収縮ばらつきＱ、６〜１．υＸＸ基板の長辺寸法Ｘ
１／２ ）ｒカロえた径とする。基板寸法全５０（至）
、薄膜スルホール径全５０μｍとすると、端子の径は２
５０μ山前後とする。基板部１０の裏面には焼結タング
ステンパッドに銀ろうで接続されたリードビン９かつい
ている。配線端子４はアルミナ絶縁層５の上面と同一平
面もしくは１０μω以下で突出するように形成されてい
る。この基板部１０４ｃポリイミド樹脂をスピンコーテ
ィング方式で塗布し、熱硬化して絶縁層７を形成する。
線層やグランド層２奮含む、グリンシート法で製造した
アルミナ厚膜多層配線基板部１０である。配＃端子４は
アルミナ絶縁層５のスルホールにタングステンベースド
音大うめ焼結して形成さｎている。配線端子４の径は、
接続する薄膜のスルホール径に（グリンシート法での焼
結収縮ばらつきＱ、６〜１．υＸＸ基板の長辺寸法Ｘ
１／２ ）ｒカロえた径とする。基板寸法全５０（至）
、薄膜スルホール径全５０μｍとすると、端子の径は２
５０μ山前後とする。基板部１０の裏面には焼結タング
ステンパッドに銀ろうで接続されたリードビン９かつい
ている。配線端子４はアルミナ絶縁層５の上面と同一平
面もしくは１０μω以下で突出するように形成されてい
る。この基板部１０４ｃポリイミド樹脂をスピンコーテ
ィング方式で塗布し、熱硬化して絶縁層７を形成する。
この絶縁層７にネガ型レジスト（例えは東京応化裂のＯ
ＭＩ’＋８５）ｉコーティングし、レジストを紫外線１
４光でパターン化し、湿式１・Ｖチングで配線端子４の
上部の絶縁層７にスルホール８を形成する。スルホール
８の形成にネガ型しジス）Ｉｔ！いるのは、厚膜基板部
１が硬く、そり、うねＶがあるため、もろいポジ型しジ
ヌトでは無光時にマスクとの接触でレジストが―〈離し
、絶縁層７にピンホールが発生するのを避けることにあ
る。そして１１ｗ端子４の上面ｔアルミナ絶縁層の上面
エフ沈めないのは、ネガ型しジメ）ｔ−用いるので、無
光時にマスクと間隙力ｉあくと紫外光のまわりごみでス
ルホールできなくなるのｔ避けるためである。スルホー
ル８形成後、抵抗加熱あるいはエレクトロンビーム蒸着
スバ・ツタなどでアルミあるい扛チタン＋銅十チタン膜
６會形成し通常のホトリゾ工程でパターン化する。この
配線６は絶縁層７の上でのパターン化のため表面粗さの
大きい厚膜多層配線基板部１０（表面粗さ４〜６μｌ）
上と異なり、２０〜４０μｍピッチでの配線化ができ、
厚膜基板ｓ１０の影響？受けない。そして配線パターン
６のパターン化の際にそのエツチング液が配線端子４に
触れることはない。以降、この上ｓＶＣポリイミド樹脂
層７１と配線層６１を繰返し形成し、薄膜多層配線基板
ｆｍ１１’を形成する。し九がって、厚膜・薄膜の適合
層は絶縁層７一層となる。これにより高密度配線の多層
配線基板が形成される。なお、リードビン９は、薄膜配
線基板部１１紮形成したあとに付けてもよい。
ＭＩ’＋８５）ｉコーティングし、レジストを紫外線１
４光でパターン化し、湿式１・Ｖチングで配線端子４の
上部の絶縁層７にスルホール８を形成する。スルホール
８の形成にネガ型しジス）Ｉｔ！いるのは、厚膜基板部
１が硬く、そり、うねＶがあるため、もろいポジ型しジ
ヌトでは無光時にマスクとの接触でレジストが―〈離し
、絶縁層７にピンホールが発生するのを避けることにあ
る。そして１１ｗ端子４の上面ｔアルミナ絶縁層の上面
エフ沈めないのは、ネガ型しジメ）ｔ−用いるので、無
光時にマスクと間隙力ｉあくと紫外光のまわりごみでス
ルホールできなくなるのｔ避けるためである。スルホー
ル８形成後、抵抗加熱あるいはエレクトロンビーム蒸着
スバ・ツタなどでアルミあるい扛チタン＋銅十チタン膜
６會形成し通常のホトリゾ工程でパターン化する。この
配線６は絶縁層７の上でのパターン化のため表面粗さの
大きい厚膜多層配線基板部１０（表面粗さ４〜６μｌ）
上と異なり、２０〜４０μｍピッチでの配線化ができ、
厚膜基板ｓ１０の影響？受けない。そして配線パターン
６のパターン化の際にそのエツチング液が配線端子４に
触れることはない。以降、この上ｓＶＣポリイミド樹脂
層７１と配線層６１を繰返し形成し、薄膜多層配線基板
ｆｍ１１’を形成する。し九がって、厚膜・薄膜の適合
層は絶縁層７一層となる。これにより高密度配線の多層
配線基板が形成される。なお、リードビン９は、薄膜配
線基板部１１紮形成したあとに付けてもよい。
以上のように、本発明によれば、従来の厚膜多層配線基
板Ｌジ２〜３倍の高密度化が図れる．従って配線層数，
スルホール接続数が低減でき、製品歩留りが向上し、更
にコネクタ着脱に耐える多端子のとりたしが容易に図れ
る。
板Ｌジ２〜３倍の高密度化が図れる．従って配線層数，
スルホール接続数が低減でき、製品歩留りが向上し、更
にコネクタ着脱に耐える多端子のとりたしが容易に図れ
る。
第１図は＃Ｍ混成多層基板の従来製造方法を説明する図
、第２図は本発明の実施例′ｋＩｉ５２明する図である
。 １０・・・厚膜多層配線基板部、１１・・・薄膜多層配
線基板部、４・・・厚膜基板部の配ｆｉｌ端子、５・・
・厚膜基板部の絶縁層，７．７１・・・薄膜基根部の絶
縁層、６、６１・・・ｗｌ．膜基板部の配線、９・・リ
ードビン。 代理人弁理士 薄 １）利 幸
、第２図は本発明の実施例′ｋＩｉ５２明する図である
。 １０・・・厚膜多層配線基板部、１１・・・薄膜多層配
線基板部、４・・・厚膜基板部の配ｆｉｌ端子、５・・
・厚膜基板部の絶縁層，７．７１・・・薄膜基根部の絶
縁層、６、６１・・・ｗｌ．膜基板部の配線、９・・リ
ードビン。 代理人弁理士 薄 １）利 幸
Claims (1)
- 【特許請求の範囲】 １、 厚膜配線基板部と薄膜配線基板部とからなる混成
構成の多層配線基板の製造方法において、厚膜配線基板
部の薄膜配線基板部と接続すべき配線端子の大きさ會、
厚膜配線の位置ずれｉｎｋ見込んで厚−配線基板部の上
部面に形成し、その上部に絶縁層を形成し、この絶縁層
にホトリゾエツチング法によりスルーホールを形成し、
このスルーホール全弁して両基飯部間の配線接続を行な
うこと全特徴とする多層配線基板の製造方法。 ２ 上記配線端子ｒ１その上面が厚膜配線基板部の上部
面より少なくとも沈まないように形成した特許請求の範
囲第１項記載の多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17141281A JPS5873193A (ja) | 1981-10-28 | 1981-10-28 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17141281A JPS5873193A (ja) | 1981-10-28 | 1981-10-28 | 多層配線基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3105533A Division JPH0810792B2 (ja) | 1991-05-10 | 1991-05-10 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5873193A true JPS5873193A (ja) | 1983-05-02 |
| JPH0227835B2 JPH0227835B2 (ja) | 1990-06-20 |
Family
ID=15922654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17141281A Granted JPS5873193A (ja) | 1981-10-28 | 1981-10-28 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873193A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010698A (ja) * | 1983-06-29 | 1985-01-19 | 日本電気株式会社 | 多層配線基板およびその製造方法 |
| JPS60170294A (ja) * | 1984-02-14 | 1985-09-03 | 日本電気株式会社 | ピン付き多層配線基板の製造方法 |
| JPS62119951A (ja) * | 1985-11-19 | 1987-06-01 | Nec Corp | 多層配線基板 |
| JPS63144598A (ja) * | 1986-12-09 | 1988-06-16 | 日本電気株式会社 | 多層回路基板 |
| JPS63169797A (ja) * | 1987-01-07 | 1988-07-13 | 日本電気株式会社 | 混成集積回路装置 |
| JPH01135056A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 半導体装置 |
| JPH0319395A (ja) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | 厚膜薄膜混成多層配線基板の製造方法 |
| JPH0322588A (ja) * | 1989-06-20 | 1991-01-30 | Mitsubishi Materials Corp | ピンレスグリッドアレイ型多層混成集積回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5328266A (en) * | 1976-08-13 | 1978-03-16 | Fujitsu Ltd | Method of producing multilayer ceramic substrate |
-
1981
- 1981-10-28 JP JP17141281A patent/JPS5873193A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5328266A (en) * | 1976-08-13 | 1978-03-16 | Fujitsu Ltd | Method of producing multilayer ceramic substrate |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010698A (ja) * | 1983-06-29 | 1985-01-19 | 日本電気株式会社 | 多層配線基板およびその製造方法 |
| JPH0239878B2 (ja) * | 1983-06-29 | 1990-09-07 | Nippon Electric Co | |
| JPS60170294A (ja) * | 1984-02-14 | 1985-09-03 | 日本電気株式会社 | ピン付き多層配線基板の製造方法 |
| JPH0254677B2 (ja) * | 1984-02-14 | 1990-11-22 | Nippon Electric Co | |
| JPS62119951A (ja) * | 1985-11-19 | 1987-06-01 | Nec Corp | 多層配線基板 |
| JPH053760B2 (ja) * | 1985-11-19 | 1993-01-18 | Nippon Electric Co | |
| JPS63144598A (ja) * | 1986-12-09 | 1988-06-16 | 日本電気株式会社 | 多層回路基板 |
| JPS63169797A (ja) * | 1987-01-07 | 1988-07-13 | 日本電気株式会社 | 混成集積回路装置 |
| JPH0551199B2 (ja) * | 1987-01-07 | 1993-07-30 | Nippon Electric Co | |
| JPH01135056A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 半導体装置 |
| JPH0319395A (ja) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | 厚膜薄膜混成多層配線基板の製造方法 |
| JPH0322588A (ja) * | 1989-06-20 | 1991-01-30 | Mitsubishi Materials Corp | ピンレスグリッドアレイ型多層混成集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227835B2 (ja) | 1990-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4665468A (en) | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same | |
| JP2966972B2 (ja) | 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器 | |
| KR100271838B1 (ko) | 평면재분배구조및그의제조방법 | |
| JP2996510B2 (ja) | 電子回路基板 | |
| US5106461A (en) | High-density, multi-level interconnects, flex circuits, and tape for tab | |
| JP3359865B2 (ja) | エレクトロニック相互接続構造及びそれを製造するための方法 | |
| EP0425607A1 (en) | High-density, multi-level interconnects, flex circuits, and tape for tab | |
| JPH0226392B2 (ja) | ||
| JP3953122B2 (ja) | 回路カード及びその製造方法 | |
| JPH053159B2 (ja) | ||
| US6384344B1 (en) | Circuit board for mounting electronic parts | |
| TW200411879A (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| USRE44251E1 (en) | Circuit board for mounting electronic parts | |
| US20060243482A1 (en) | Circuit board structure and method for fabricating the same | |
| JPS5873193A (ja) | 多層配線基板の製造方法 | |
| WO1991011025A1 (en) | A method for manufacturing of mineature impedance matched interconnection patterns | |
| JP2810143B2 (ja) | 厚膜薄膜混成多層配線基板 | |
| CN205864853U (zh) | 一种印制电路板 | |
| JPH04226097A (ja) | 多層配線基板の製造方法 | |
| JP3210740B2 (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
| JP4637389B2 (ja) | 多層配線基板の製造方法 | |
| JP4693258B2 (ja) | 多層配線基板の製造方法 | |
| JPH0433396A (ja) | 空気層を有するセラミック多層プリント板 | |
| JPS60148191A (ja) | 厚膜薄膜混成多層配線基板の製造方法 | |
| JP2656120B2 (ja) | 集積回路用パッケージの製造方法 |