JPS5873193A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPS5873193A JPS5873193A JP17141281A JP17141281A JPS5873193A JP S5873193 A JPS5873193 A JP S5873193A JP 17141281 A JP17141281 A JP 17141281A JP 17141281 A JP17141281 A JP 17141281A JP S5873193 A JPS5873193 A JP S5873193A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring board
- thick film
- insulating layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明a1多層配線に用いる配線基板の製造方法に係る
もので%r1rc薄膜・厚膜混成方式の配線基板の製造
方法に関する。
もので%r1rc薄膜・厚膜混成方式の配線基板の製造
方法に関する。
電子計算機等に用いる大容量の混成集積回路用多層配線
基板として、一般に配線を厚膜印刷焼結方式で形成し、
基板および層間絶縁物としてアルミナセラミ9り全周い
た基板が用いられている。
基板として、一般に配線を厚膜印刷焼結方式で形成し、
基板および層間絶縁物としてアルミナセラミ9り全周い
た基板が用いられている。
ところが近年、電子計算機において高機能、高速化の要
精が強く、この結果大配線容量の混成集積回路用基板が
要求されるようになった。厚膜アルミナセラミヅク基板
では、配線密度が印刷工程の精度で限定され(Ii&小
可能配線ビヴテ150μm)るため、配線層5〜10層
、絶縁層5〜10層の多層で基板寸法100顛の基板が
出現している。
精が強く、この結果大配線容量の混成集積回路用基板が
要求されるようになった。厚膜アルミナセラミヅク基板
では、配線密度が印刷工程の精度で限定され(Ii&小
可能配線ビヴテ150μm)るため、配線層5〜10層
、絶縁層5〜10層の多層で基板寸法100顛の基板が
出現している。
層数の増大は各層間の接続点数音大幅に増すため、基板
製造歩留の大幅低下tもたらすという欠点がある。また
基板の大型化は、信号伝送路の増大會き九すため高速化
が図れない。
製造歩留の大幅低下tもたらすという欠点がある。また
基板の大型化は、信号伝送路の増大會き九すため高速化
が図れない。
そこで、配線形成を半導体工業のプロセスである薄膜ホ
トプロセスを用いることが試みられている。薄膜プロセ
スを用いて多層化し九基板では、電子計算機用混成集積
回路基板として必要なコネクタの着脱に耐える数百本の
電子をとシだすことは一般に困難である。この端子に関
しては基叛農面全壊に焼結タングステンニN1メ〜ギし
7tビン接続Sを配列し、この接続部に釧ろうあるいは
けんだろうでリードビン會接続している従来の厚膜多層
配線基板が適している。ところで高密度、高速化會要す
る(口)路領塚は論理信号回路である。電源回路グラン
ド層は、従来の厚−多層配縁の配線密度で十分余裕があ
る。したがって、−理信号層を薄膜基板部として形成し
、電源グランド層やリードビン端子部を厚膜基板部とし
て形成した薄膜−厚膜混成方式で高密度、高速基8iヲ
達成できる。
トプロセスを用いることが試みられている。薄膜プロセ
スを用いて多層化し九基板では、電子計算機用混成集積
回路基板として必要なコネクタの着脱に耐える数百本の
電子をとシだすことは一般に困難である。この端子に関
しては基叛農面全壊に焼結タングステンニN1メ〜ギし
7tビン接続Sを配列し、この接続部に釧ろうあるいは
けんだろうでリードビン會接続している従来の厚膜多層
配線基板が適している。ところで高密度、高速化會要す
る(口)路領塚は論理信号回路である。電源回路グラン
ド層は、従来の厚−多層配縁の配線密度で十分余裕があ
る。したがって、−理信号層を薄膜基板部として形成し
、電源グランド層やリードビン端子部を厚膜基板部とし
て形成した薄膜−厚膜混成方式で高密度、高速基8iヲ
達成できる。
薄膜−厚膜混成方式の多層配線基板の製造は、第1図に
示す工程でできる。焼結タングステンからなる電源・グ
ランド層2リードビン海子th13’に含む厚膜基板部
10を通常の厚膜多層基板の製法であるグリンシート法
で形成する。厚膜基板部の配線と接続する厚膜配線端子
4をアルミナ絶縁層5のスルホールに穴うめして形成し
ておく。この厚膜基板部10の上面に薄膜基板部の配I
Igftlとなる配線膜6を通常の薄膜プロセスである
抵抗力0熱#着あるいはスパーツクにてA2あるいはC
r/Cu/Cr で形成し、ネガ型しジス)k用いるホ
トリゾエ9チングで配線膜6をパターン化する。このと
き配線端子4と配線パターン6を必ず重ね合せる。
示す工程でできる。焼結タングステンからなる電源・グ
ランド層2リードビン海子th13’に含む厚膜基板部
10を通常の厚膜多層基板の製法であるグリンシート法
で形成する。厚膜基板部の配線と接続する厚膜配線端子
4をアルミナ絶縁層5のスルホールに穴うめして形成し
ておく。この厚膜基板部10の上面に薄膜基板部の配I
Igftlとなる配線膜6を通常の薄膜プロセスである
抵抗力0熱#着あるいはスパーツクにてA2あるいはC
r/Cu/Cr で形成し、ネガ型しジス)k用いるホ
トリゾエ9チングで配線膜6をパターン化する。このと
き配線端子4と配線パターン6を必ず重ね合せる。
厚膜基板部10は製造時の焼結収縮にばらつきがあり1
子4の位置ばらつきは基板中心からみてその位置の中心
からの距離のα6〜1.0Xとなる。
子4の位置ばらつきは基板中心からみてその位置の中心
からの距離のα6〜1.0Xとなる。
このため、両基板部の接続全基板全域で図るために:は
、位置ばらつきの幅を厚膜配線端子4あるいは配線パタ
ーン6の接続部に与えなけれはならない。このため、配
線パターン6は高密度配線化が図nるホトリゾエツチン
グ工程を用いながら、厚膜配線基板部の配線密度と同じ
にしなければならない。この上に、通常の薄膜プ可セス
で形成する−8 i ORやポリイミド膜を絶縁層7と
し、そのスルホール8をホトリゾ上9テングで形成する
。こののち絶縁層7の上面に配線パターン61を配線パ
ターン6と同様に形成し更に絶縁層71、スルホール8
1に絶縁層7、スルホール8と同様に形成する。これら
の工程を繰返して薄勝基板#11tニー形成し、高密度
、′NJ連用の多層配線基板となる。
、位置ばらつきの幅を厚膜配線端子4あるいは配線パタ
ーン6の接続部に与えなけれはならない。このため、配
線パターン6は高密度配線化が図nるホトリゾエツチン
グ工程を用いながら、厚膜配線基板部の配線密度と同じ
にしなければならない。この上に、通常の薄膜プ可セス
で形成する−8 i ORやポリイミド膜を絶縁層7と
し、そのスルホール8をホトリゾ上9テングで形成する
。こののち絶縁層7の上面に配線パターン61を配線パ
ターン6と同様に形成し更に絶縁層71、スルホール8
1に絶縁層7、スルホール8と同様に形成する。これら
の工程を繰返して薄勝基板#11tニー形成し、高密度
、′NJ連用の多層配線基板となる。
この多層配線基板では高密度化になんら寄与しない厚膜
薄膜混成の適合のための層がパターン6層および絶縁層
7と2層要しており、この次め工程が冗長され、歩測り
低下の原因だけとなっている。
薄膜混成の適合のための層がパターン6層および絶縁層
7と2層要しており、この次め工程が冗長され、歩測り
低下の原因だけとなっている。
ま友、第1図の配線端子4には、パターン6で僚われな
い個所が必す発生する。これはパターン6のパターン化
時の工・ソチンダ液が配線端子4に触れる友め、パター
ン6のエツチングへの悪影響や、ま定配線端子41に酸
化させ、信頼性會落す原因となる。また厚膜基板部10
の表面粗さは通常3〜4μmある九め、ホトリゾエ・y
チングのパターン6のパターン化が困難であり、表面粗
さ3〜4μrn上のパターン6の配線抵抗の安定性が悪
いことかわかっている。
い個所が必す発生する。これはパターン6のパターン化
時の工・ソチンダ液が配線端子4に触れる友め、パター
ン6のエツチングへの悪影響や、ま定配線端子41に酸
化させ、信頼性會落す原因となる。また厚膜基板部10
の表面粗さは通常3〜4μmある九め、ホトリゾエ・y
チングのパターン6のパターン化が困難であり、表面粗
さ3〜4μrn上のパターン6の配線抵抗の安定性が悪
いことかわかっている。
本発明の目的は、以上の製造上の欠点を除き、薄膜・厚
膜混成方式の高密度、高速片の多層配線基板の製造方法
を提供することにある。
膜混成方式の高密度、高速片の多層配線基板の製造方法
を提供することにある。
本発明の特徴は、厚膜配線基板部の厚膜配線基板部と接
続すべき配線端子の大きさを、厚膜配線の位置ずれi’
に見込んで形成し、その上部に絶縁増?形成し、この絶
縁層にいわゆる薄膜プロセスであるホトリゾグラフィで
スルホール全形成し、以降、薄膜プロセス金用いて薄膜
多層配線基板部を形成して厚膜薄膜混成の多層配線基板
を製造するものである。
続すべき配線端子の大きさを、厚膜配線の位置ずれi’
に見込んで形成し、その上部に絶縁増?形成し、この絶
縁層にいわゆる薄膜プロセスであるホトリゾグラフィで
スルホール全形成し、以降、薄膜プロセス金用いて薄膜
多層配線基板部を形成して厚膜薄膜混成の多層配線基板
を製造するものである。
以下第2図に示す実施例により、本発明ケ具体的に説明
する。同図(&)社厚膜配線基板部ケ作る方法を説明す
る図、同図(b)は厚膜配線基板部に厚膜配線基板部を
形成する方法全説明する図である。
する。同図(&)社厚膜配線基板部ケ作る方法を説明す
る図、同図(b)は厚膜配線基板部に厚膜配線基板部を
形成する方法全説明する図である。
図に示す10は、タングステンの焼結体からなる電碑配
線層やグランド層2奮含む、グリンシート法で製造した
アルミナ厚膜多層配線基板部10である。配#端子4は
アルミナ絶縁層5のスルホールにタングステンベースド
音大うめ焼結して形成さnている。配線端子4の径は、
接続する薄膜のスルホール径に(グリンシート法での焼
結収縮ばらつきQ、6〜1.υXX基板の長辺寸法X
1/2 )rカロえた径とする。基板寸法全50(至)
、薄膜スルホール径全50μmとすると、端子の径は2
50μ山前後とする。基板部10の裏面には焼結タング
ステンパッドに銀ろうで接続されたリードビン9かつい
ている。配線端子4はアルミナ絶縁層5の上面と同一平
面もしくは10μω以下で突出するように形成されてい
る。この基板部104cポリイミド樹脂をスピンコーテ
ィング方式で塗布し、熱硬化して絶縁層7を形成する。
線層やグランド層2奮含む、グリンシート法で製造した
アルミナ厚膜多層配線基板部10である。配#端子4は
アルミナ絶縁層5のスルホールにタングステンベースド
音大うめ焼結して形成さnている。配線端子4の径は、
接続する薄膜のスルホール径に(グリンシート法での焼
結収縮ばらつきQ、6〜1.υXX基板の長辺寸法X
1/2 )rカロえた径とする。基板寸法全50(至)
、薄膜スルホール径全50μmとすると、端子の径は2
50μ山前後とする。基板部10の裏面には焼結タング
ステンパッドに銀ろうで接続されたリードビン9かつい
ている。配線端子4はアルミナ絶縁層5の上面と同一平
面もしくは10μω以下で突出するように形成されてい
る。この基板部104cポリイミド樹脂をスピンコーテ
ィング方式で塗布し、熱硬化して絶縁層7を形成する。
この絶縁層7にネガ型レジスト(例えは東京応化裂のO
MI’+85)iコーティングし、レジストを紫外線1
4光でパターン化し、湿式1・Vチングで配線端子4の
上部の絶縁層7にスルホール8を形成する。スルホール
8の形成にネガ型しジス)It!いるのは、厚膜基板部
1が硬く、そり、うねVがあるため、もろいポジ型しジ
ヌトでは無光時にマスクとの接触でレジストが―〈離し
、絶縁層7にピンホールが発生するのを避けることにあ
る。そして11w端子4の上面tアルミナ絶縁層の上面
エフ沈めないのは、ネガ型しジメ)t−用いるので、無
光時にマスクと間隙力iあくと紫外光のまわりごみでス
ルホールできなくなるのt避けるためである。スルホー
ル8形成後、抵抗加熱あるいはエレクトロンビーム蒸着
スバ・ツタなどでアルミあるい扛チタン+銅十チタン膜
6會形成し通常のホトリゾ工程でパターン化する。この
配線6は絶縁層7の上でのパターン化のため表面粗さの
大きい厚膜多層配線基板部10(表面粗さ4〜6μl)
上と異なり、20〜40μmピッチでの配線化ができ、
厚膜基板s10の影響?受けない。そして配線パターン
6のパターン化の際にそのエツチング液が配線端子4に
触れることはない。以降、この上sVCポリイミド樹脂
層71と配線層61を繰返し形成し、薄膜多層配線基板
fm11’を形成する。し九がって、厚膜・薄膜の適合
層は絶縁層7一層となる。これにより高密度配線の多層
配線基板が形成される。なお、リードビン9は、薄膜配
線基板部11紮形成したあとに付けてもよい。
MI’+85)iコーティングし、レジストを紫外線1
4光でパターン化し、湿式1・Vチングで配線端子4の
上部の絶縁層7にスルホール8を形成する。スルホール
8の形成にネガ型しジス)It!いるのは、厚膜基板部
1が硬く、そり、うねVがあるため、もろいポジ型しジ
ヌトでは無光時にマスクとの接触でレジストが―〈離し
、絶縁層7にピンホールが発生するのを避けることにあ
る。そして11w端子4の上面tアルミナ絶縁層の上面
エフ沈めないのは、ネガ型しジメ)t−用いるので、無
光時にマスクと間隙力iあくと紫外光のまわりごみでス
ルホールできなくなるのt避けるためである。スルホー
ル8形成後、抵抗加熱あるいはエレクトロンビーム蒸着
スバ・ツタなどでアルミあるい扛チタン+銅十チタン膜
6會形成し通常のホトリゾ工程でパターン化する。この
配線6は絶縁層7の上でのパターン化のため表面粗さの
大きい厚膜多層配線基板部10(表面粗さ4〜6μl)
上と異なり、20〜40μmピッチでの配線化ができ、
厚膜基板s10の影響?受けない。そして配線パターン
6のパターン化の際にそのエツチング液が配線端子4に
触れることはない。以降、この上sVCポリイミド樹脂
層71と配線層61を繰返し形成し、薄膜多層配線基板
fm11’を形成する。し九がって、厚膜・薄膜の適合
層は絶縁層7一層となる。これにより高密度配線の多層
配線基板が形成される。なお、リードビン9は、薄膜配
線基板部11紮形成したあとに付けてもよい。
以上のように、本発明によれば、従来の厚膜多層配線基
板Lジ2〜3倍の高密度化が図れる.従って配線層数,
スルホール接続数が低減でき、製品歩留りが向上し、更
にコネクタ着脱に耐える多端子のとりたしが容易に図れ
る。
板Lジ2〜3倍の高密度化が図れる.従って配線層数,
スルホール接続数が低減でき、製品歩留りが向上し、更
にコネクタ着脱に耐える多端子のとりたしが容易に図れ
る。
第1図は#M混成多層基板の従来製造方法を説明する図
、第2図は本発明の実施例′kIi52明する図である
。 10・・・厚膜多層配線基板部、11・・・薄膜多層配
線基板部、4・・・厚膜基板部の配fil端子、5・・
・厚膜基板部の絶縁層,7.71・・・薄膜基根部の絶
縁層、6、61・・・wl.膜基板部の配線、9・・リ
ードビン。 代理人弁理士 薄 1)利 幸
、第2図は本発明の実施例′kIi52明する図である
。 10・・・厚膜多層配線基板部、11・・・薄膜多層配
線基板部、4・・・厚膜基板部の配fil端子、5・・
・厚膜基板部の絶縁層,7.71・・・薄膜基根部の絶
縁層、6、61・・・wl.膜基板部の配線、9・・リ
ードビン。 代理人弁理士 薄 1)利 幸
Claims (1)
- 【特許請求の範囲】 1、 厚膜配線基板部と薄膜配線基板部とからなる混成
構成の多層配線基板の製造方法において、厚膜配線基板
部の薄膜配線基板部と接続すべき配線端子の大きさ會、
厚膜配線の位置ずれink見込んで厚−配線基板部の上
部面に形成し、その上部に絶縁層を形成し、この絶縁層
にホトリゾエツチング法によりスルーホールを形成し、
このスルーホール全弁して両基飯部間の配線接続を行な
うこと全特徴とする多層配線基板の製造方法。 2 上記配線端子r1その上面が厚膜配線基板部の上部
面より少なくとも沈まないように形成した特許請求の範
囲第1項記載の多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17141281A JPS5873193A (ja) | 1981-10-28 | 1981-10-28 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17141281A JPS5873193A (ja) | 1981-10-28 | 1981-10-28 | 多層配線基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3105533A Division JPH0810792B2 (ja) | 1991-05-10 | 1991-05-10 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5873193A true JPS5873193A (ja) | 1983-05-02 |
JPH0227835B2 JPH0227835B2 (ja) | 1990-06-20 |
Family
ID=15922654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17141281A Granted JPS5873193A (ja) | 1981-10-28 | 1981-10-28 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5873193A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6010698A (ja) * | 1983-06-29 | 1985-01-19 | 日本電気株式会社 | 多層配線基板およびその製造方法 |
JPS60170294A (ja) * | 1984-02-14 | 1985-09-03 | 日本電気株式会社 | ピン付き多層配線基板の製造方法 |
JPS62119951A (ja) * | 1985-11-19 | 1987-06-01 | Nec Corp | 多層配線基板 |
JPS63144598A (ja) * | 1986-12-09 | 1988-06-16 | 日本電気株式会社 | 多層回路基板 |
JPS63169797A (ja) * | 1987-01-07 | 1988-07-13 | 日本電気株式会社 | 混成集積回路装置 |
JPH01135056A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 半導体装置 |
JPH0319395A (ja) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | 厚膜薄膜混成多層配線基板の製造方法 |
JPH0322588A (ja) * | 1989-06-20 | 1991-01-30 | Mitsubishi Materials Corp | ピンレスグリッドアレイ型多層混成集積回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5328266A (en) * | 1976-08-13 | 1978-03-16 | Fujitsu Ltd | Method of producing multilayer ceramic substrate |
-
1981
- 1981-10-28 JP JP17141281A patent/JPS5873193A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5328266A (en) * | 1976-08-13 | 1978-03-16 | Fujitsu Ltd | Method of producing multilayer ceramic substrate |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6010698A (ja) * | 1983-06-29 | 1985-01-19 | 日本電気株式会社 | 多層配線基板およびその製造方法 |
JPH0239878B2 (ja) * | 1983-06-29 | 1990-09-07 | Nippon Electric Co | |
JPS60170294A (ja) * | 1984-02-14 | 1985-09-03 | 日本電気株式会社 | ピン付き多層配線基板の製造方法 |
JPH0254677B2 (ja) * | 1984-02-14 | 1990-11-22 | Nippon Electric Co | |
JPS62119951A (ja) * | 1985-11-19 | 1987-06-01 | Nec Corp | 多層配線基板 |
JPH053760B2 (ja) * | 1985-11-19 | 1993-01-18 | Nippon Electric Co | |
JPS63144598A (ja) * | 1986-12-09 | 1988-06-16 | 日本電気株式会社 | 多層回路基板 |
JPS63169797A (ja) * | 1987-01-07 | 1988-07-13 | 日本電気株式会社 | 混成集積回路装置 |
JPH0551199B2 (ja) * | 1987-01-07 | 1993-07-30 | Nippon Electric Co | |
JPH01135056A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 半導体装置 |
JPH0319395A (ja) * | 1989-06-16 | 1991-01-28 | Hitachi Ltd | 厚膜薄膜混成多層配線基板の製造方法 |
JPH0322588A (ja) * | 1989-06-20 | 1991-01-30 | Mitsubishi Materials Corp | ピンレスグリッドアレイ型多層混成集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0227835B2 (ja) | 1990-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4665468A (en) | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same | |
JP2966972B2 (ja) | 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器 | |
KR100271838B1 (ko) | 평면재분배구조및그의제조방법 | |
JP2996510B2 (ja) | 電子回路基板 | |
US5106461A (en) | High-density, multi-level interconnects, flex circuits, and tape for tab | |
JP3359865B2 (ja) | エレクトロニック相互接続構造及びそれを製造するための方法 | |
EP0425607A1 (en) | High-density, multi-level interconnects, flex circuits, and tape for tab | |
JPH0226392B2 (ja) | ||
JP3953122B2 (ja) | 回路カード及びその製造方法 | |
JPH053159B2 (ja) | ||
US6384344B1 (en) | Circuit board for mounting electronic parts | |
TW200411879A (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
USRE44251E1 (en) | Circuit board for mounting electronic parts | |
US20060243482A1 (en) | Circuit board structure and method for fabricating the same | |
JPS5873193A (ja) | 多層配線基板の製造方法 | |
WO1991011025A1 (en) | A method for manufacturing of mineature impedance matched interconnection patterns | |
JP2810143B2 (ja) | 厚膜薄膜混成多層配線基板 | |
CN205864853U (zh) | 一种印制电路板 | |
JPH04226097A (ja) | 多層配線基板の製造方法 | |
JP3210740B2 (ja) | 多層回路基板および電子モジュ−ルならびに電子装置 | |
JP4637389B2 (ja) | 多層配線基板の製造方法 | |
JP4693258B2 (ja) | 多層配線基板の製造方法 | |
JPH0433396A (ja) | 空気層を有するセラミック多層プリント板 | |
JPS60148191A (ja) | 厚膜薄膜混成多層配線基板の製造方法 | |
JP2656120B2 (ja) | 集積回路用パッケージの製造方法 |