JPS5871804U - automatic switching signal generator - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【図面の簡単な説明】[Brief explanation of drawings]

、第１図は従来のスキップ機能付４チャンネル自−動切
換信号発生器のブロック図、第２図は第３チヤンネルを
スキップさせた際のタイムチャート図ζ第３図はこの考
案の一実施例を示すスキップ機能付４チヤンネル自動切
換信号発生器のブヮツク図、第４図は第３チヤンネルを
スキップさせた際のタイムチャート図である。 １・・・タイミングパルス発生部、２０・・・多相クロ
ック発生部、１４・・・ゲート、３・・・カウンタ、４
・・・デコーダ、１３・・・ラッチ回路、１５・・・ゲ
ート（多相クロック発生部制御回路）。なお、図中、同
一符号は同一または相当部分を示す。, Fig. 1 is a block diagram of a conventional 4-channel automatic switching signal generator with a skip function, Fig. 2 is a time chart diagram when the third channel is skipped, and Fig. 3 is an embodiment of this invention. 4 is a book diagram of a four-channel automatic switching signal generator with a skip function, and FIG. 4 is a time chart when the third channel is skipped. DESCRIPTION OF SYMBOLS 1... Timing pulse generation part, 20... Multiphase clock generation part, 14... Gate, 3... Counter, 4
. . . Decoder, 13 . . . Latch circuit, 15 . . . Gate (multiphase clock generator control circuit). In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 自動切換間隔を決めるタイミングパルスを発生するタイ
ミングパルス発生部と、このタイミングパルスに同期し
て周期の短い多相クロックを１周期分発生する多相クロ
ック発生部と、上記多相クロックのある相のクロックを
カウントするカウンタと、上記多相クロックの他の相の
クロックをラッチパルスとして上記カウンタの出力をラ
ッチするラッチ回路と、このラッチ回路の出力をデコー
ドし自動切換信号を出力するデコーダと、スキップポジ
ションを設定するためのスキップポジション設定スイッ
チと、該スイッチのスキップポジションと上記カウンタ
の出力との一致をとる一致回路と、この一致回路の出力
により上記ラッチ回路へのラッチパルスを阻止するゲー
トと、上記一致回路の出力により上記多相クロック発生
部をしてもう１周期分多相クロックを発生せしめる多相
クロック発生部制御回路とを備えたことを特徴とする自
動切換信号発生器。a timing pulse generator that generates a timing pulse that determines the automatic switching interval; a multiphase clock generator that generates one cycle of a short-cycle multiphase clock in synchronization with this timing pulse; A counter that counts clocks, a latch circuit that uses the other phase clock of the multiphase clock as a latch pulse and latches the output of the counter, a decoder that decodes the output of this latch circuit and outputs an automatic switching signal, and a skip. a skip position setting switch for setting a position, a matching circuit that matches the skip position of the switch with the output of the counter, and a gate that blocks a latch pulse to the latch circuit by the output of the matching circuit; An automatic switching signal generator comprising: a multiphase clock generator control circuit that causes the multiphase clock generator to generate another cycle of multiphase clocks based on the output of the coincidence circuit.