JPS5864562A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPS5864562A JPS5864562A JP16271781A JP16271781A JPS5864562A JP S5864562 A JPS5864562 A JP S5864562A JP 16271781 A JP16271781 A JP 16271781A JP 16271781 A JP16271781 A JP 16271781A JP S5864562 A JPS5864562 A JP S5864562A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- buses
- processing
- output
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 4
- 230000002457 bidirectional effect Effects 0.000 claims description 3
- 230000002146 bilateral effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、画像処理等に使用される、パイプライン方式
を用いた信号処理装置に関するものである。
を用いた信号処理装置に関するものである。
平均化、微分、線画処理等をパイプライン方式で行なう
パイプライン方式画像処理装置としては、従来、第1図
に示すような構成のものが知られている。
パイプライン方式画像処理装置としては、従来、第1図
に示すような構成のものが知られている。
すなわち、主制御装置1からの制御命令全バス2を弁し
て複数の処理ユニット3〜5に入力するようになってお
り、また、これら装置間を共通バス6.7およびデータ
バス8〜16で接続している。
て複数の処理ユニット3〜5に入力するようになってお
り、また、これら装置間を共通バス6.7およびデータ
バス8〜16で接続している。
このような構成において、処理ユニット3.4および5
はそれぞれ、例えば平均化、微分および線画処理を行な
うもので、データは、主制御装置1から処理ユニット3
→処理ユニツト4→処理ユニツト5・・・・・・・・・
・・・のよつにパイプライン処理される。
はそれぞれ、例えば平均化、微分および線画処理を行な
うもので、データは、主制御装置1から処理ユニット3
→処理ユニツト4→処理ユニツト5・・・・・・・・・
・・・のよつにパイプライン処理される。
ところで、このパイプライン処理の径路を処理内容によ
っては、処理ユニット3→処理ユニツト5→処理ユニツ
ト4・・・・川・曲のように変更したいことが、画像等
の信号処理ではしばしば起る。
っては、処理ユニット3→処理ユニツト5→処理ユニツ
ト4・・・・川・曲のように変更したいことが、画像等
の信号処理ではしばしば起る。
そのため、第1図のように、共通バス6.7等を設け、
プログラムによって、処理ユニット3→データバス8→
共通バス6→データバス12→処理ユニット5→データ
バス13→共通バス7→データバス11→処理ユニット
4の径路を指定することによって、処理ユニット3→処
理ユニツト5→処理ユニツト4のようにパイプライン処
理できる。
プログラムによって、処理ユニット3→データバス8→
共通バス6→データバス12→処理ユニット5→データ
バス13→共通バス7→データバス11→処理ユニット
4の径路を指定することによって、処理ユニット3→処
理ユニツト5→処理ユニツト4のようにパイプライン処
理できる。
このような従来の装置では、プログラムに径路指定がで
きる利点があるが、処理ユニットの数が増加すると、そ
れだけ共通バスの本数を増す必要があり、装置規模が大
きくなる欠点があった。
きる利点があるが、処理ユニットの数が増加すると、そ
れだけ共通バスの本数を増す必要があり、装置規模が大
きくなる欠点があった。
本発明の目的は、比較的簡単な構成により、信号処理の
経路を変更できるようにした信号処理装置を提供するこ
とである。
経路を変更できるようにした信号処理装置を提供するこ
とである。
このような目的を達成するために、本発明ではそれぞれ
処理ユニツ)を有する処理モジュール間を接続するパス
ラインとして双方向バスを使用し、カッ、各処理モジュ
ール内にパスラインの入出力方向を切替える切替手段を
設けたことに特徴がある。
処理ユニツ)を有する処理モジュール間を接続するパス
ラインとして双方向バスを使用し、カッ、各処理モジュ
ール内にパスラインの入出力方向を切替える切替手段を
設けたことに特徴がある。
以下、本発明の実施例を図面により詳細に説明する。
第2図は本発明による信号処理装置の各処理ユニッ)1
含む機能モジュールの一実施例を示すものである。
含む機能モジュールの一実施例を示すものである。
機能モジュール20は、例えば、1枚のプリント基板で
あり、入出力バスとして双方向のデータバス21 、2
2 、23 、入力バス24.出力バス25および制御
バス26を備えている。また、機能モジュール20内に
は、処理ユニット27とバス切替器28とが設けられて
いる。
あり、入出力バスとして双方向のデータバス21 、2
2 、23 、入力バス24.出力バス25および制御
バス26を備えている。また、機能モジュール20内に
は、処理ユニット27とバス切替器28とが設けられて
いる。
このような構成において、制御バス26の信号の一部に
より、バス切替器28を制御し、処理ユニット27への
入出力バス24 、25が外部への入出力バスであるデ
ータバス2]、22のいずれに接続されるかを決めてい
る。例えば、データバス21が入力に、データバス22
が出力に設定された場合、第3図(a)に示すように、
外部からの信号はデータバス21、入力バス24全通し
て処理ユニット27に入力され、処理ユニット27から
の信号は出力バス25、データバス22ヲ介して外部へ
出力される。また、データバス21が出力に、データバ
ス22が入力に設定された場合、第3図(blに示すよ
うに、外部の信号は、データバス22、入力バス24全
通して処理ユニット27に入力され、処理ユニット27
の信号は出力バス25、データバス21ヲ介して外部へ
出力される。
より、バス切替器28を制御し、処理ユニット27への
入出力バス24 、25が外部への入出力バスであるデ
ータバス2]、22のいずれに接続されるかを決めてい
る。例えば、データバス21が入力に、データバス22
が出力に設定された場合、第3図(a)に示すように、
外部からの信号はデータバス21、入力バス24全通し
て処理ユニット27に入力され、処理ユニット27から
の信号は出力バス25、データバス22ヲ介して外部へ
出力される。また、データバス21が出力に、データバ
ス22が入力に設定された場合、第3図(blに示すよ
うに、外部の信号は、データバス22、入力バス24全
通して処理ユニット27に入力され、処理ユニット27
の信号は出力バス25、データバス21ヲ介して外部へ
出力される。
第4図は、第3図の機能モジュール20を複数個使用し
てパイプライン接続した例を示すものである。
てパイプライン接続した例を示すものである。
図において、例えば、機能モジュール20−1が空間微
分モジュール、機能モジュール20−2が雑音処理モジ
ュール、機能モジュール20−3が傾斜(gradie
nt)演算モジュール、機能モジュール2〇−4が頻度
分布演算モジュール、・・・・・・・・・・・・とし、
各機能モジュールのパスラインの方向を切替えてデータ
を機能モジュール20−1→20−2→20−3→20
−4→20−5の順に流してパイプライン処理を行なわ
せる。
分モジュール、機能モジュール20−2が雑音処理モジ
ュール、機能モジュール20−3が傾斜(gradie
nt)演算モジュール、機能モジュール2〇−4が頻度
分布演算モジュール、・・・・・・・・・・・・とし、
各機能モジュールのパスラインの方向を切替えてデータ
を機能モジュール20−1→20−2→20−3→20
−4→20−5の順に流してパイプライン処理を行なわ
せる。
また、機能モジュール20−1〜20−5のバス間は、
多芯ケーブル(図示省略)により一括接続されている。
多芯ケーブル(図示省略)により一括接続されている。
このような構成において、例えば頻度分布演算ヲ行なう
機能モジュール20−4での処理を先に行なう必要が生
じた時は、すなわち、信号処理の順序を変更する必要が
生じた時は、機能モジュール20−1〜20−5の並び
変えと、パスラインの方向切替えを行なうだけで、基本
構成は1つたく同じにすることができる。
機能モジュール20−4での処理を先に行なう必要が生
じた時は、すなわち、信号処理の順序を変更する必要が
生じた時は、機能モジュール20−1〜20−5の並び
変えと、パスラインの方向切替えを行なうだけで、基本
構成は1つたく同じにすることができる。
なお、パスラインとしては、第2図に示すように、上述
した以外に全ての機能モジュールにアクセス可能なデー
タバス23f:設けるようにすれば、さらに応用範囲を
広げることができる。この場合、バスの占有を、機能モ
ジュールの1つ、または、第1図に示す主制御装置1が
管理するCとにより、機能モジュール間のバス占有の競
合を避けるようにすることができる。
した以外に全ての機能モジュールにアクセス可能なデー
タバス23f:設けるようにすれば、さらに応用範囲を
広げることができる。この場合、バスの占有を、機能モ
ジュールの1つ、または、第1図に示す主制御装置1が
管理するCとにより、機能モジュール間のバス占有の競
合を避けるようにすることができる。
なお、上述した例では、画像処理のための装置について
説明したが、それだ限定されるものではなく、各種の高
速信号処理装置にも適用できることは言うまでもない。
説明したが、それだ限定されるものではなく、各種の高
速信号処理装置にも適用できることは言うまでもない。
上述した実施例からも解るように、本発明によれば、双
方向性のパスラインを使用し、それを切替える手段を設
けることにより、簡単な構成で信号処理の径路を変更で
きる。
方向性のパスラインを使用し、それを切替える手段を設
けることにより、簡単な構成で信号処理の径路を変更で
きる。
また、システムの機能増強が容易でビルディングブロッ
ク化ができ、拡張性に富んでいる。
ク化ができ、拡張性に富んでいる。
第1図は従来の信号処理装置の構成図、第2図は本発明
による信号処理装置の機能モジュールの一実施例の構成
図、第3図(a)および(b)は本発明によるパスライ
ンの方向切替えを説明する図、第4図は第2図の機能モ
ジュールを組合せて本発明による信号処理装置i構成す
ることを示す図である。 2〜4・・・処理ユニット、20・・・機能モジュール
、21〜24・・・データバス、27・・・バス切替器
。 代理人弁理士 秋 本 正 実 第1図 第2図 第3図(a) 第4図
による信号処理装置の機能モジュールの一実施例の構成
図、第3図(a)および(b)は本発明によるパスライ
ンの方向切替えを説明する図、第4図は第2図の機能モ
ジュールを組合せて本発明による信号処理装置i構成す
ることを示す図である。 2〜4・・・処理ユニット、20・・・機能モジュール
、21〜24・・・データバス、27・・・バス切替器
。 代理人弁理士 秋 本 正 実 第1図 第2図 第3図(a) 第4図
Claims (1)
- パイプライン方式によシ、それぞれ処理ユニットヲ有す
る複数個の処理モジュールでデータの処理を行なう信号
処理装置において、上記処理モジュール間を接続するパ
スラインとして双方向バスを使用し、かつ、各処理モジ
ュール内に上記パスラインの入出力方向を切替える切替
手段を設けたことを特徴とする信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16271781A JPS5864562A (ja) | 1981-10-14 | 1981-10-14 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16271781A JPS5864562A (ja) | 1981-10-14 | 1981-10-14 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5864562A true JPS5864562A (ja) | 1983-04-16 |
JPS6325383B2 JPS6325383B2 (ja) | 1988-05-25 |
Family
ID=15759947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16271781A Granted JPS5864562A (ja) | 1981-10-14 | 1981-10-14 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5864562A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208649A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 演算処理装置 |
JP2010033336A (ja) * | 2008-07-29 | 2010-02-12 | Fujitsu Ltd | 信号処理装置及び信号処理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50105039A (ja) * | 1974-01-23 | 1975-08-19 | ||
JPS51147149A (en) * | 1975-06-12 | 1976-12-17 | Yaskawa Electric Mfg Co Ltd | High speed data processor |
JPS5456743A (en) * | 1977-09-19 | 1979-05-08 | Siemens Ag | Computer system |
JPS5858672A (ja) * | 1981-07-24 | 1983-04-07 | テキサス・インストルメンツ・インコ−ポレ−テツド | 再構成可能集積回路 |
-
1981
- 1981-10-14 JP JP16271781A patent/JPS5864562A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50105039A (ja) * | 1974-01-23 | 1975-08-19 | ||
JPS51147149A (en) * | 1975-06-12 | 1976-12-17 | Yaskawa Electric Mfg Co Ltd | High speed data processor |
JPS5456743A (en) * | 1977-09-19 | 1979-05-08 | Siemens Ag | Computer system |
JPS5858672A (ja) * | 1981-07-24 | 1983-04-07 | テキサス・インストルメンツ・インコ−ポレ−テツド | 再構成可能集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208649A (ja) * | 1983-05-12 | 1984-11-27 | Nec Corp | 演算処理装置 |
JP2010033336A (ja) * | 2008-07-29 | 2010-02-12 | Fujitsu Ltd | 信号処理装置及び信号処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS6325383B2 (ja) | 1988-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61141065A (ja) | 画像表示信号発生装置 | |
JPH06290157A (ja) | 網 | |
JPS5864562A (ja) | 信号処理装置 | |
EP0344677B1 (en) | Microprocessor system | |
US5636296A (en) | Image analysis system | |
US5958021A (en) | Input-output interface circuit with multiplexers selecting an external signal or an internal output signal as the input signal from an I/O terminal | |
KR0145925B1 (ko) | 컴퓨터 분야의 인터럽트 제어 장치 | |
KR100206471B1 (ko) | 동기식 전송시스템의 데이터통신채널 처리장치 | |
JPS6347106Y2 (ja) | ||
JPH02204855A (ja) | マルチプロセッサ回路 | |
JPH06290128A (ja) | 制御装置の通信切換システム | |
JPS54150939A (en) | Bus control system | |
JPS63310031A (ja) | エラ−検出方式 | |
JPS62256155A (ja) | バス争奪方式 | |
KR200258764Y1 (ko) | 다중 프로세서 모니터 장치 | |
JPS60182834A (ja) | コンピユ−タシステム | |
JPH0540516A (ja) | Nc装置通信システム及びnc装置 | |
JPH0512196A (ja) | バス制御装置 | |
JPS60204062A (ja) | マルチデ−タ処理システム | |
JPH04343538A (ja) | データ処理装置 | |
JPH04143846A (ja) | インターフェイス変換回路 | |
JPH0282342A (ja) | データ通信装置 | |
JPS6097461A (ja) | デ−タバス制御回路 | |
JPH04155466A (ja) | マルチプロセッサシステム | |
JPH04336603A (ja) | 行き先別に分離された外部コネクタを有する数値制御装置 |