JPS5863918A - 液晶表示素子の製造方法 - Google Patents
液晶表示素子の製造方法Info
- Publication number
- JPS5863918A JPS5863918A JP16203681A JP16203681A JPS5863918A JP S5863918 A JPS5863918 A JP S5863918A JP 16203681 A JP16203681 A JP 16203681A JP 16203681 A JP16203681 A JP 16203681A JP S5863918 A JPS5863918 A JP S5863918A
- Authority
- JP
- Japan
- Prior art keywords
- electrode substrate
- liquid crystal
- crystal display
- structures
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複層形液晶表示素子の製造方法に関する。
第１図は複層形液晶表示素子の１例を示す断面図であり
、（１）はＦ（前面）電極基板、（２）はＭ（中間）電
極基板、（３）はＲ（裏面）電極基板であり、両面に電
極が形成されたＭ電極基板（２）をはさんで、Ｆ！電極
基板１）とＲ電極基板（３）全所定の間隔で、シール材
（４）により封着一体化し、それぞれの間隙に液晶（５
） ’ｉｉ−注入封止し之構成に外っている。
、（１）はＦ（前面）電極基板、（２）はＭ（中間）電
極基板、（３）はＲ（裏面）電極基板であり、両面に電
極が形成されたＭ電極基板（２）をはさんで、Ｆ！電極
基板１）とＲ電極基板（３）全所定の間隔で、シール材
（４）により封着一体化し、それぞれの間隙に液晶（５
） ’ｉｉ−注入封止し之構成に外っている。
従来の複層形液晶表示素子の製造方法は、Ｍ電極基板の
切断分離が難しいため１個づつ組立てるか、第２図に示
すように多数電極パターンを有す＆Ｍ電極基板（２）を
はさんで、多数電極パターンを有するＦ電極基板（１）
とＲ電極基板（３）ｔ−シール材（４）によシ封着一体
化【７、それぞれの間隙に液晶（５）を注入封止した後
、ａの箇所で個々に切断分離し、次いでｂＸｃに切線を
入れ折る事により第１図のような複層形液晶表示素子が
得られる。
切断分離が難しいため１個づつ組立てるか、第２図に示
すように多数電極パターンを有す＆Ｍ電極基板（２）を
はさんで、多数電極パターンを有するＦ電極基板（１）
とＲ電極基板（３）ｔ−シール材（４）によシ封着一体
化【７、それぞれの間隙に液晶（５）を注入封止した後
、ａの箇所で個々に切断分離し、次いでｂＸｃに切線を
入れ折る事により第１図のような複層形液晶表示素子が
得られる。
シカルニ従来の製造方法において、前者は１個づつ組立
てるため生産性が悪く、後者の方法（−１スライサーと
スクライプを併用するため工程が複雑となり生産性低下
をまねくばかりでなく、ｂ、ｃの箇所に切線を入れ折る
とき折り代が短かいので折り不良が多発し歩留を下げる
等の問題がある。
てるため生産性が悪く、後者の方法（−１スライサーと
スクライプを併用するため工程が複雑となり生産性低下
をまねくばかりでなく、ｂ、ｃの箇所に切線を入れ折る
とき折り代が短かいので折り不良が多発し歩留を下げる
等の問題がある。
本発明は上記の様な問題のない複層形液晶表示素子の製
造方法を提供することを目的とする、。
造方法を提供することを目的とする、。
上記目的を達成する之めに本発明においては、多数パタ
ーンを有するＭ電極基板構体に切線を入れた後、多数パ
ターンを有するＦ電極基板構体とＲ電極基板構体との対
応箇所に切線を入れ７ｊＭ電極基板構体をはさみ封着一
体化］７、多数個空セル構体と（，１、この空セル構体
に液晶を注入封止した後Ｆ電極基板構体とＲ電極基板構
体に切線を入れ折ることを特徴とする。
ーンを有するＭ電極基板構体に切線を入れた後、多数パ
ターンを有するＦ電極基板構体とＲ電極基板構体との対
応箇所に切線を入れ７ｊＭ電極基板構体をはさみ封着一
体化］７、多数個空セル構体と（，１、この空セル構体
に液晶を注入封止した後Ｆ電極基板構体とＲ電極基板構
体に切線を入れ折ることを特徴とする。
本発明を第３図を用いて更に詳しく説明する。
第３図は本発明に係る液晶表示素子の切断分離前の断面
図を示し、（２）は両面に電極を構成【７、配向処理を
施し７’ｊＭ電極基板構体であシ、（１）及び（３）は
片面に電極を構成し７、配向処理を施したＦ電極基板構
体及びＲ電極基板構体であるっ か＼る６枚の電極基板構体を重ね合せるに際しては先ず
Ｍ電極基板構体（２）の所定の箇所ｄにスクライプによ
り切線を入れ、Ｆ電極基板構体（１）及びＲ電極基板構
体（３）の夫々にシール材（４）及びトランスファーを
印刷したものの間にはさみ加熱圧着【、て、多数個空セ
ル構体を形成する。次いでシール部に設けられた注入孔
より多数個同時に液晶（５）を注入し、注入孔を封１ヒ
して多数個構体とする。しかる後ザ電極基板構体（１）
及びＲ電極基板構体（３）の所定の箇所θ及びｆにスク
ライプにより切線を入れ折ることにより分離して個々の
液晶表示素子を得る。
図を示し、（２）は両面に電極を構成【７、配向処理を
施し７’ｊＭ電極基板構体であシ、（１）及び（３）は
片面に電極を構成し７、配向処理を施したＦ電極基板構
体及びＲ電極基板構体であるっ か＼る６枚の電極基板構体を重ね合せるに際しては先ず
Ｍ電極基板構体（２）の所定の箇所ｄにスクライプによ
り切線を入れ、Ｆ電極基板構体（１）及びＲ電極基板構
体（３）の夫々にシール材（４）及びトランスファーを
印刷したものの間にはさみ加熱圧着【、て、多数個空セ
ル構体を形成する。次いでシール部に設けられた注入孔
より多数個同時に液晶（５）を注入し、注入孔を封１ヒ
して多数個構体とする。しかる後ザ電極基板構体（１）
及びＲ電極基板構体（３）の所定の箇所θ及びｆにスク
ライプにより切線を入れ折ることにより分離して個々の
液晶表示素子を得る。
本発明において、Ｍ電極基板構体（（スクライプにより
切線を入れる工程は極めて重要な工程−万切線が浅い場
合はセル化合の最終切断分離工程で折り歩留が低下する
。従ってＭ電極基板構体にスクライプにょシ切線を入れ
る場合は、リブマークで４０〜１５０．（Ｊ、望ましく
は７０〜１００μの深さにするとよい。
切線を入れる工程は極めて重要な工程−万切線が浅い場
合はセル化合の最終切断分離工程で折り歩留が低下する
。従ってＭ電極基板構体にスクライプにょシ切線を入れ
る場合は、リブマークで４０〜１５０．（Ｊ、望ましく
は７０〜１００μの深さにするとよい。
以上説明したように、本発明によればＭ［極基板構体如
予め切線を入れてから、多数個構体を形成するため、生
産性の向上と、最終工程の初析りにおける歩留が向−ヒ
する効果が得られる。
予め切線を入れてから、多数個構体を形成するため、生
産性の向上と、最終工程の初析りにおける歩留が向−ヒ
する効果が得られる。
第１図は複層形液晶表示素子の断面図、第２図は従来の
製法を説明するための液晶表示素子構体の断面図、第３
図は本発明に係る液晶表示素子構体の断面図である。 １・・・Ｆ電極基板、 ２・・・Ｍ電極基板３・・・
Ｒ電極基板、 ４・・・シール材５・・・液 晶、
ａ、ｂ、ｃ、ｄ、ｅ、ｆ・・・・切断分離箇所手続補正
書（自発） 昭和５６年／Ｃ）月、１７日 特許庁長官 島田春樹 殿 昭和５６年１０月１３日付の特許出願 ２、発明の名称 液晶表示素子の製造方法 ３８ 補正をする者 事件との関係 特許出願人 住 所 東京都文京区湯島三丁目１４番９号名 称
オプトレックス株式会社 ４、代理人 住 所 東京都港区虎ノ門−丁目１１番７号第２文成
ビル ５、補正命令の日付 自発補正 ６、補正の対象 （１）明細書の特許請求の範囲の欄 （２） 明細書の発明の詳細な説明の欄７ 補正の内
容 （リ ％許請求の範囲を別紙の如く補正する。 （第２項と第３項のみを補正） （２）明細書第５頁第６行乃至第７行「リプマークで・
・・・・・にするとよい。」ヲ「リプマークで４０〜３
００μ、望ましくハフ０〜１５０μの深さにするとよい
。」に補正する。 以 −ヒ 別紙 特許請求の範囲 １、 複Ｉ−形液晶表示素子の製造方法において、多数
パターンを有する中間電極基板構体に切線を入れる工程
、多数パターンを有する前面電極基板構体と多数パター
ンを有する裏面電極基板構体との対応箇所に、前記切＃
！ヲ入れた中間′に極基板構体をはさみ封着一体化し、
多数個空セル構体とする工程、該多数個空セル構体に液
晶を注入し封止する工程、この多数個構体を分離する工
程とを設けた事を特徴とする液晶表示素子の製造方法。 ２、 中間電極基板構体に入れる切線の深さが、リプマ
ークで４０〜３００μの範囲である事を特徴とする特許
請求の範囲第１項記載の液晶表示素子の製造方法。 ３、 中間電極基板構体に入れる切線の深さが、リプマ
ークで７０〜１５０μの範囲である事を特徴とする特許
請求の範囲第２項記載の液晶表示素子の製造方法。
製法を説明するための液晶表示素子構体の断面図、第３
図は本発明に係る液晶表示素子構体の断面図である。 １・・・Ｆ電極基板、 ２・・・Ｍ電極基板３・・・
Ｒ電極基板、 ４・・・シール材５・・・液 晶、
ａ、ｂ、ｃ、ｄ、ｅ、ｆ・・・・切断分離箇所手続補正
書（自発） 昭和５６年／Ｃ）月、１７日 特許庁長官 島田春樹 殿 昭和５６年１０月１３日付の特許出願 ２、発明の名称 液晶表示素子の製造方法 ３８ 補正をする者 事件との関係 特許出願人 住 所 東京都文京区湯島三丁目１４番９号名 称
オプトレックス株式会社 ４、代理人 住 所 東京都港区虎ノ門−丁目１１番７号第２文成
ビル ５、補正命令の日付 自発補正 ６、補正の対象 （１）明細書の特許請求の範囲の欄 （２） 明細書の発明の詳細な説明の欄７ 補正の内
容 （リ ％許請求の範囲を別紙の如く補正する。 （第２項と第３項のみを補正） （２）明細書第５頁第６行乃至第７行「リプマークで・
・・・・・にするとよい。」ヲ「リプマークで４０〜３
００μ、望ましくハフ０〜１５０μの深さにするとよい
。」に補正する。 以 −ヒ 別紙 特許請求の範囲 １、 複Ｉ−形液晶表示素子の製造方法において、多数
パターンを有する中間電極基板構体に切線を入れる工程
、多数パターンを有する前面電極基板構体と多数パター
ンを有する裏面電極基板構体との対応箇所に、前記切＃
！ヲ入れた中間′に極基板構体をはさみ封着一体化し、
多数個空セル構体とする工程、該多数個空セル構体に液
晶を注入し封止する工程、この多数個構体を分離する工
程とを設けた事を特徴とする液晶表示素子の製造方法。 ２、 中間電極基板構体に入れる切線の深さが、リプマ
ークで４０〜３００μの範囲である事を特徴とする特許
請求の範囲第１項記載の液晶表示素子の製造方法。 ３、 中間電極基板構体に入れる切線の深さが、リプマ
ークで７０〜１５０μの範囲である事を特徴とする特許
請求の範囲第２項記載の液晶表示素子の製造方法。
Claims (1)
- 【特許請求の範囲】 １、 複層形液晶表示素子の製造方法において、多数パ
ターンを有する中間電極基板構体に切線を入れる工程、
多数パターンを有する前面電極基板構体と多数パターン
を有する裏面電極基板構体との対応箇所に、前記切線を
入れ友中間電極基板構体をはさみ封着一体化し、多数個
空セル構体とする工程、該多数個空セル構体に液晶を注
入し封止する工程、、この多数個構体を分離する工程と
を設けた事を特徴とする液晶表示素子の製造方法。 ２、 中間電極基板構体に入れる切線の深さが、リブマ
ークで４０〜１５０μの範囲である重金特徴とする特許
請求の範囲第１項記載の液晶表示素子の製造方法。 五 中間電極基板構体に入れる切線の深さが、リフマー
クで７０〜１００μの範皿である事を特徴とする特許請
求の範囲第２項記載の液晶表示素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16203681A JPS5863918A (ja) | 1981-10-13 | 1981-10-13 | 液晶表示素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16203681A JPS5863918A (ja) | 1981-10-13 | 1981-10-13 | 液晶表示素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5863918A true JPS5863918A (ja) | 1983-04-16 |
Family
ID=15746855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16203681A Pending JPS5863918A (ja) | 1981-10-13 | 1981-10-13 | 液晶表示素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114721A (ja) * | 2005-09-21 | 2007-05-10 | Citizen Watch Co Ltd | 複層液晶セルおよびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5280142A (en) * | 1975-12-26 | 1977-07-05 | Seiko Epson Corp | Production of display unit |
| JPS55146415A (en) * | 1979-05-04 | 1980-11-14 | Hitachi Ltd | Production of multilayer type liquid crystal display element |
-
1981
- 1981-10-13 JP JP16203681A patent/JPS5863918A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5280142A (en) * | 1975-12-26 | 1977-07-05 | Seiko Epson Corp | Production of display unit |
| JPS55146415A (en) * | 1979-05-04 | 1980-11-14 | Hitachi Ltd | Production of multilayer type liquid crystal display element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114721A (ja) * | 2005-09-21 | 2007-05-10 | Citizen Watch Co Ltd | 複層液晶セルおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103995385B (zh) | 显示母板及其切割方法 | |
| BR0001539A (pt) | Processo de fabricação de filtro usando uma etapa de soldagem e corte combinada | |
| JPS5843429A (ja) | 液晶表示素子の製造方法 | |
| JPS588488B2 (ja) | 液晶表示器の製造方法 | |
| JPS5863918A (ja) | 液晶表示素子の製造方法 | |
| JP2008225398A (ja) | 液晶表示素子の製造方法 | |
| JPS603609A (ja) | 液晶表示素子の製造方法 | |
| JP2000258745A (ja) | 液晶表示素子の製造方法 | |
| JPS60166925A (ja) | 液晶表示体の製造方法 | |
| JPS59151131A (ja) | 液晶表示素子 | |
| JP3753636B2 (ja) | 液晶表示パネルの製造方法 | |
| JPS5918926A (ja) | 液晶表示素子用セルの製造法 | |
| JPS58181022A (ja) | フレキシブル表示素子の製造方法 | |
| JP4363896B2 (ja) | 液晶表示パネルの製造方法 | |
| JP2000258782A (ja) | 液晶表示素子の製造方法 | |
| JP4660008B2 (ja) | 液晶セル多連基板 | |
| JPH07318955A (ja) | 液晶表示素子の製法 | |
| JPH08171095A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| JPH059774B2 (ja) | ||
| DE636532C (de) | Ecke zum Halten von Bildern u. dgl. in Alben | |
| JPS6154208B2 (ja) | ||
| JPS55146415A (en) | Production of multilayer type liquid crystal display element | |
| JPS58140721A (ja) | 液晶表示板の製造方法 | |
| JPS59157616A (ja) | プラスチツク液晶表示素子の切断方法 | |
| JPS6410832B2 (ja) |