JPS5863204A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS5863204A JPS5863204A JP16245081A JP16245081A JPS5863204A JP S5863204 A JPS5863204 A JP S5863204A JP 16245081 A JP16245081 A JP 16245081A JP 16245081 A JP16245081 A JP 16245081A JP S5863204 A JPS5863204 A JP S5863204A
- Authority
- JP
- Japan
- Prior art keywords
- diodes
- pair
- resistors
- voltage drop
- amplification degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 abstract description 20
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 20
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路における差動増幅回路の構成ｌ・ −
に関するものであり、交流利得と直流利得とを分離設定
することができる差動増幅回路を提供することを目的と
するものである。
することができる差動増幅回路を提供することを目的と
するものである。
一般的に個別の部品で構成されるいわゆるディスクリー
ト回路においては、インダクタンス、キャパシタンスな
どのリアクタンス素子を比較的自由に用いることができ
るので増幅器の交流利得と直流利得とを分離設定するこ
とは容易である。無線周波信号、あるいはこれを周波数
変換した中間周波信号を扱う増幅器においては、増幅器
自身が発生する雑音、高利得直流増幅器に固有の動作安
定性など種々の問題に対しては交流利得と直流利得とを
分離設定することが有効であり、特に多段直結構成の増
幅器を多く用いる集積回路において効果をもつ。
ト回路においては、インダクタンス、キャパシタンスな
どのリアクタンス素子を比較的自由に用いることができ
るので増幅器の交流利得と直流利得とを分離設定するこ
とは容易である。無線周波信号、あるいはこれを周波数
変換した中間周波信号を扱う増幅器においては、増幅器
自身が発生する雑音、高利得直流増幅器に固有の動作安
定性など種々の問題に対しては交流利得と直流利得とを
分離設定することが有効であり、特に多段直結構成の増
幅器を多く用いる集積回路において効果をもつ。
本発明における交流利得とは所定の周波数帯域内におけ
る増幅器の交流信号に対する増幅度であり、直流利得と
け上記の周波数帯域よりも低い周波数に対して増幅器が
もつ直流信号および交流信号に対する増幅度を意味して
いるが、１ず所定の周波数帯域においてのみ所望の増幅
度を得るための既知の集積回路における増幅器の一例を
第１図に示す。図においては増幅器１，２．３が直流結
合で縦続接続され夫りの増幅器１，２．３の結合線路が
集積回路と外部回路とを電気的に相互接続するための端
子４，５．６等に・導出されており、これら端子４．
５．６にはインダクタンス７ｔ８゜９が配置されている
。上記のインダクタンスは通常は夫々の増幅器の負荷回
路の一部を形成し、多くの場合、不所望な信号あるいは
雑音成分に対する増幅度を低くするために同調負荷が用
いられる。
る増幅器の交流信号に対する増幅度であり、直流利得と
け上記の周波数帯域よりも低い周波数に対して増幅器が
もつ直流信号および交流信号に対する増幅度を意味して
いるが、１ず所定の周波数帯域においてのみ所望の増幅
度を得るための既知の集積回路における増幅器の一例を
第１図に示す。図においては増幅器１，２．３が直流結
合で縦続接続され夫りの増幅器１，２．３の結合線路が
集積回路と外部回路とを電気的に相互接続するための端
子４，５．６等に・導出されており、これら端子４．
５．６にはインダクタンス７ｔ８゜９が配置されている
。上記のインダクタンスは通常は夫々の増幅器の負荷回
路の一部を形成し、多くの場合、不所望な信号あるいは
雑音成分に対する増幅度を低くするために同調負荷が用
いられる。
一般に、集積回路では経済的な理由によって外部回路と
の相互接続端子を最少限とすることが望ましいが高利得
増幅器の多段縦続構成を用いる集積回路では、特に安定
に動作させることが重要であり、従って差動増幅器など
を用いた平衡形増幅器の構成では著しく端子数が増加し
て経済的利点が損われるのみでなく、夫々の増幅器の入
力端子。
の相互接続端子を最少限とすることが望ましいが高利得
増幅器の多段縦続構成を用いる集積回路では、特に安定
に動作させることが重要であり、従って差動増幅器など
を用いた平衡形増幅器の構成では著しく端子数が増加し
て経済的利点が損われるのみでなく、夫々の増幅器の入
力端子。
出力端子の全てか、少なくとも一対が集積回路の外部へ
導出されるために安定に動作させることが本発明は上述
した如くの集積回路の高利得増幅器を安定に動作させ、
また経済的な利点も撰なわない差動増幅回路を提供する
ことを目的とするものである。本発明による増幅器では
、差動増幅器を構成するトランジスタ対の夫々のエミッ
タ電流の一部、あるいはその全てによって所定の電圧を
発生させる電圧降下発生手段と、この電圧降下発生手段
に並列に接続がなされて容量を形成するＰＮ接合素子と
が前記のトランジスタ対のエミッタ電極に配置される。
導出されるために安定に動作させることが本発明は上述
した如くの集積回路の高利得増幅器を安定に動作させ、
また経済的な利点も撰なわない差動増幅回路を提供する
ことを目的とするものである。本発明による増幅器では
、差動増幅器を構成するトランジスタ対の夫々のエミッ
タ電流の一部、あるいはその全てによって所定の電圧を
発生させる電圧降下発生手段と、この電圧降下発生手段
に並列に接続がなされて容量を形成するＰＮ接合素子と
が前記のトランジスタ対のエミッタ電極に配置される。
ＰＮ接合素子は電圧降下発生手段によって接合の逆バイ
アスが維持されて差動増幅器の高周波交流増幅度を、ま
た前記の電圧降下発生手段によって直流および低周波交
流増幅度を夫々分離して設定することができる特徴を本
発明はもっている。以下、本発明の実施例を図面を参照
して詳細に説明する。
アスが維持されて差動増幅器の高周波交流増幅度を、ま
た前記の電圧降下発生手段によって直流および低周波交
流増幅度を夫々分離して設定することができる特徴を本
発明はもっている。以下、本発明の実施例を図面を参照
して詳細に説明する。
第２図では一対の信号入力端子１０．１１にベース電極
が接続され、コレクタ電極が負荷を形成する抵抗器１２
．１３と信号出方端子１４．１５７− に夫々接続されたトランジスタ対１６．１７とこれらト
ランジスタ１６．１７のエミッタ電極にカソード電極が
、またアノード電極が電流源１８に接続されたダイオー
ド対１９＋ ２０と、さらにこれら夫々のダイオード
１９．２０に並列に接続された一対の抵抗器２１．２２
が配置されている。
が接続され、コレクタ電極が負荷を形成する抵抗器１２
．１３と信号出方端子１４．１５７− に夫々接続されたトランジスタ対１６．１７とこれらト
ランジスタ１６．１７のエミッタ電極にカソード電極が
、またアノード電極が電流源１８に接続されたダイオー
ド対１９＋ ２０と、さらにこれら夫々のダイオード
１９．２０に並列に接続された一対の抵抗器２１．２２
が配置されている。
抵抗器２１．２２はトランジスタ１６．１７のエミッタ
電極間の結合インピーダンスを設定して増幅器の直流増
幅度、あるいは低周波交流増幅度を与えるとともに、夫
々エミッタのバイアス電流路を形成するので電圧降下を
発生する。ダイオード対１９．２０は抵抗器２１．２２
の両端に生じる電圧降下によってカソード電極が正に、
またアノード電極が負になるようにバイアスが維持され
る。
電極間の結合インピーダンスを設定して増幅器の直流増
幅度、あるいは低周波交流増幅度を与えるとともに、夫
々エミッタのバイアス電流路を形成するので電圧降下を
発生する。ダイオード対１９．２０は抵抗器２１．２２
の両端に生じる電圧降下によってカソード電極が正に、
またアノード電極が負になるようにバイアスが維持され
る。
集積回路ではダイオード、あるいはＰＮ接合素子を逆方
向にバイアスして等制約にコンデンサとして動作させる
ことは既知であり、従ってトランジスタ１６．１７の夫
々のエミッタ電極は抵抗器とコンデンサの並列接続回路
で電流源１８に接続がなされる。ダイオード１９．２０
の容量性リアクロ／− タンスがほぼ無視できるような高周波領域の増幅度はト
ランジスタ対１６．１７のエミッタ動抵抗によって設定
される。ゆえに第２図の実施例においては抵抗器２１．
２２と上述したエミッタ動抵抗の比が増幅器の直流増幅
度と交流増幅度の比に略々等しくなる。また低減遮断周
波数は前記のエミッタ動抵抗とダイオード１９．２０の
容量性リアクタンスとが略等しくなる周波数であり、従
ってトランジスタのエミッタバイアスミ流、抵抗器２１
ｓ ２２、ダイオード１９９２０によるコンデンサの
容量を適切に選定することにより、増幅器の低減遮断周
波数の所望の値に設定できる。
向にバイアスして等制約にコンデンサとして動作させる
ことは既知であり、従ってトランジスタ１６．１７の夫
々のエミッタ電極は抵抗器とコンデンサの並列接続回路
で電流源１８に接続がなされる。ダイオード１９．２０
の容量性リアクロ／− タンスがほぼ無視できるような高周波領域の増幅度はト
ランジスタ対１６．１７のエミッタ動抵抗によって設定
される。ゆえに第２図の実施例においては抵抗器２１．
２２と上述したエミッタ動抵抗の比が増幅器の直流増幅
度と交流増幅度の比に略々等しくなる。また低減遮断周
波数は前記のエミッタ動抵抗とダイオード１９．２０の
容量性リアクタンスとが略等しくなる周波数であり、従
ってトランジスタのエミッタバイアスミ流、抵抗器２１
ｓ ２２、ダイオード１９９２０によるコンデンサの
容量を適切に選定することにより、増幅器の低減遮断周
波数の所望の値に設定できる。
第３図は本発明の他の実施例を示したものである。第３
図ではトランジスタ１６．１７の夫々のエミッタ電極は
抵抗器２１ａ、２２ａを介してそれぞれ電流源１８ｍ、
１８ｂに結合され、それらの結合点の間には抵抗器２１
ｂ、２２ｂが直列接続にて配置されている。さらに抵抗
器２１ｂと２２ｂの共通接続点はダイオード１９．２０
の共通アノード電極接続点に結合される。電流源７ ／
−− １８ａと１８ｂは略等しい電流が設定されるのでトラン
ジスタ１６．１７の夫々のエミッタバイアス電流はそれ
ぞれ抵抗器２１ａ１２２Ｌを介して前記の電流源に流入
する。従って、抵抗器２１１Ｌと２２＆の電圧降下は略
等しく直列接続で配置された抵抗器２１ ｂ、２２ｂの
端子間、すなわち抵抗器２１１Ｌと電流源１８１Ｌおよ
び２２１Ｌと１８ｂの夫々の共通接続点の電位は等しい
ので２１ｂｊ２２ｂの抵抗器には電流は流れず、この抵
抗器２１ｂ、２２ｂの共通接続点の電位にも変位はなく
、ゆえにダイオード１９．２０は抵抗器２１ａ。
図ではトランジスタ１６．１７の夫々のエミッタ電極は
抵抗器２１ａ、２２ａを介してそれぞれ電流源１８ｍ、
１８ｂに結合され、それらの結合点の間には抵抗器２１
ｂ、２２ｂが直列接続にて配置されている。さらに抵抗
器２１ｂと２２ｂの共通接続点はダイオード１９．２０
の共通アノード電極接続点に結合される。電流源７ ／
−− １８ａと１８ｂは略等しい電流が設定されるのでトラン
ジスタ１６．１７の夫々のエミッタバイアス電流はそれ
ぞれ抵抗器２１ａ１２２Ｌを介して前記の電流源に流入
する。従って、抵抗器２１１Ｌと２２＆の電圧降下は略
等しく直列接続で配置された抵抗器２１ ｂ、２２ｂの
端子間、すなわち抵抗器２１１Ｌと電流源１８１Ｌおよ
び２２１Ｌと１８ｂの夫々の共通接続点の電位は等しい
ので２１ｂｊ２２ｂの抵抗器には電流は流れず、この抵
抗器２１ｂ、２２ｂの共通接続点の電位にも変位はなく
、ゆえにダイオード１９．２０は抵抗器２１ａ。
２２ａの電圧降下分によって逆方向のバイアスが加えら
れる。この実施例では、増幅器の直流増幅度は抵抗器２
１１Ｌ、 ２１ ｂ、 ２２ａ、 ２２ｂ（７）４
ケの抵抗器により設定され、特に２１ ｂ、 ２２ｂの
抵抗器はトランジスタのエミッタバイアス電流路を形成
しないので増幅器の直流増幅度を十分に低く設定する目
的に適したものである。
れる。この実施例では、増幅器の直流増幅度は抵抗器２
１１Ｌ、 ２１ ｂ、 ２２ａ、 ２２ｂ（７）４
ケの抵抗器により設定され、特に２１ ｂ、 ２２ｂの
抵抗器はトランジスタのエミッタバイアス電流路を形成
しないので増幅器の直流増幅度を十分に低く設定する目
的に適したものである。
第４図は本発明の更に他の実施例を示したものである。
第４図ではトランジスタ１６．１７のエ −２ミツタ電
極が電流源１８１Ｌ、１８ｂに夫々直接結合され、アノ
ードを共通接続したダイオード対１６．１７とカソード
を共通接続したダイオード対２３ｗ ２４の夫々の他端
がトランジスタ１９゜２ｏのエミッタ電極に接続されて
いる。また、上記のダイオード対の共通接続点は直接に
結合されて電流源２６に接続される。トランジスタ１６
ｔ１７のエミッタバイアス電流は夫々電流源１８１Ｌ＋
１８ｂおよび一部は電流源２５に流入する。電流源２５
はダイオード２３．２４の軸方向バイアス電流を設定す
るものであり、直流増幅度はこのダイオード対の微分抵
抗分で設定されるので電流源２５の電流の関数となる。
極が電流源１８１Ｌ、１８ｂに夫々直接結合され、アノ
ードを共通接続したダイオード対１６．１７とカソード
を共通接続したダイオード対２３ｗ ２４の夫々の他端
がトランジスタ１９゜２ｏのエミッタ電極に接続されて
いる。また、上記のダイオード対の共通接続点は直接に
結合されて電流源２６に接続される。トランジスタ１６
ｔ１７のエミッタバイアス電流は夫々電流源１８１Ｌ＋
１８ｂおよび一部は電流源２５に流入する。電流源２５
はダイオード２３．２４の軸方向バイアス電流を設定す
るものであり、直流増幅度はこのダイオード対の微分抵
抗分で設定されるので電流源２５の電流の関数となる。
本発明は上述した具体構成に限定されるものでなく種々
の変形、あるいは組合わせが可能である。
の変形、あるいは組合わせが可能である。
増幅器を形成するトランジスタのエミッタバイアス電流
の全部、もしくは一部を抵抗器もしくはダイオード、さ
らにはこれらを組みあわせた回路体に流すことにより電
圧降下を発生させて等測的に容量を形成するダイオード
もしくはＰＭ接合素子９ ／−一 の逆方向バイアス電圧として用いる構成は本発明の範囲
内である。
の全部、もしくは一部を抵抗器もしくはダイオード、さ
らにはこれらを組みあわせた回路体に流すことにより電
圧降下を発生させて等測的に容量を形成するダイオード
もしくはＰＭ接合素子９ ／−一 の逆方向バイアス電圧として用いる構成は本発明の範囲
内である。
上記のように本発明にＸる差動増幅回路は、直流増幅度
と所要の周波数帯域における交流増幅度とを分離して設
定でき、特に集積回路で高周波、高増幅度の増幅器を形
成する場合に、既知のように単位面積あたりの容量がＭ
Ｏ８容量に比較して大きくとれるＰＭ接合素子を高安定
に容量として動作させ得るのみでなく、低周波の雑音を
抑制できるので増幅器全体を集積回路チップ内にとじ込
めることが可能となり安定性が大幅に改善されるなど工
業価値が犬である。
と所要の周波数帯域における交流増幅度とを分離して設
定でき、特に集積回路で高周波、高増幅度の増幅器を形
成する場合に、既知のように単位面積あたりの容量がＭ
Ｏ８容量に比較して大きくとれるＰＭ接合素子を高安定
に容量として動作させ得るのみでなく、低周波の雑音を
抑制できるので増幅器全体を集積回路チップ内にとじ込
めることが可能となり安定性が大幅に改善されるなど工
業価値が犬である。
第１図は従来例における多段直列接続増幅器を形成した
集積回路のブロック線図、第２図、第３図、第４図は何
れも本発明の実施例における差動増幅回路の回路図であ
る。 １６．１７・・・・・・トランジスタ、１ｏ、１１・・
・・・・入力端子、１４，１５・・・・・・出力端子、
２１・ ２２ν２１ａ、２１ ｂ、２２ａ、２２ｂ・−
−−−−抵抗、１９゜１０１’− ２０＋ ２３．２４・−−−−−ダイオード、１８９
１ Ｂ ａ１１８ｂ、２５・・・・・・電流源。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＃Ｉ
１図 第２図 第３図 第４図 １４−
集積回路のブロック線図、第２図、第３図、第４図は何
れも本発明の実施例における差動増幅回路の回路図であ
る。 １６．１７・・・・・・トランジスタ、１ｏ、１１・・
・・・・入力端子、１４，１５・・・・・・出力端子、
２１・ ２２ν２１ａ、２１ ｂ、２２ａ、２２ｂ・−
−−−−抵抗、１９゜１０１’− ２０＋ ２３．２４・−−−−−ダイオード、１８９
１ Ｂ ａ１１８ｂ、２５・・・・・・電流源。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＃Ｉ
１図 第２図 第３図 第４図 １４−
Claims (2)
- （１）第１のトランジス、りと第２のトランジスタより
なるトランジスタ対を設け、このトランジスタ対のそれ
ぞれのエミッタ電流路の少なくとも一部を形成し、この
エミッタ電流によって電圧降下を発生させる一対の電圧
降下発生手段の一端をそれぞれ前記トランジスタの工ξ
ツタ電極に接続し、他端を共通接続となし、前記電圧降
下発生手段に少なくとも一対のＰＮ接合素子がともに逆
バイアスとなるように接続した差動増幅回路。 - （２）前記電圧降下発生手段が少なくとも一対の抵抗器
、もしくはダイオード、あるいはこれら抵抗器とダイオ
ードの直列接続回路によって構成した特許請求の範囲第
１項記載の差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16245081A JPS5863204A (ja) | 1981-10-12 | 1981-10-12 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16245081A JPS5863204A (ja) | 1981-10-12 | 1981-10-12 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5863204A true JPS5863204A (ja) | 1983-04-15 |
Family
ID=15754837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16245081A Pending JPS5863204A (ja) | 1981-10-12 | 1981-10-12 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863204A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380605A (ja) * | 1986-09-25 | 1988-04-11 | Hiroshi Nakamura | 差動増幅器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3628168A (en) * | 1969-02-15 | 1971-12-14 | Sharp Kk | Differential amplifying circuit |
| JPS5242358A (en) * | 1975-09-30 | 1977-04-01 | Nec Corp | Curret switching circuit |
| JPS5530218A (en) * | 1978-08-25 | 1980-03-04 | Hitachi Ltd | Differential transistor amplifier circuit |
-
1981
- 1981-10-12 JP JP16245081A patent/JPS5863204A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3628168A (en) * | 1969-02-15 | 1971-12-14 | Sharp Kk | Differential amplifying circuit |
| JPS5242358A (en) * | 1975-09-30 | 1977-04-01 | Nec Corp | Curret switching circuit |
| JPS5530218A (en) * | 1978-08-25 | 1980-03-04 | Hitachi Ltd | Differential transistor amplifier circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6380605A (ja) * | 1986-09-25 | 1988-04-11 | Hiroshi Nakamura | 差動増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0831750B2 (ja) | Ｒｆ増幅器 | |
| US4461042A (en) | Transistor balanced mixer | |
| US4240040A (en) | Operational amplifier | |
| US6177837B1 (en) | Active low-pass filter | |
| US5041797A (en) | Micro-power gain lattice | |
| KR940001817B1 (ko) | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| JP3111460B2 (ja) | 電圧／絶対値電流コンバータ回路 | |
| JPS5863204A (ja) | 差動増幅回路 | |
| EP0196883A2 (en) | Active filter circuits | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US4264867A (en) | Demodulator circuit for frequency-modulated signal | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPH10247831A (ja) | 増幅回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| EP0645883A2 (en) | Wideband amplifier circuit | |
| JPS6119548Y2 (ja) | ||
| US20020121926A1 (en) | Filter circuit | |
| JP2895300B2 (ja) | 定遅延フィルタ | |
| RU1781814C (ru) | Усилитель | |
| JP2000114929A (ja) | インピーダンス回路及び移相器 | |
| JPH031845B2 (ja) | ||
| KR800001337B1 (ko) | 오디오 증폭기(andioam pitier) | |
| JP2001345649A (ja) | 高周波用出力回路 | |
| JPS60121807A (ja) | 増幅回路 |