JPS5856352A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS5856352A JPS5856352A JP15361081A JP15361081A JPS5856352A JP S5856352 A JPS5856352 A JP S5856352A JP 15361081 A JP15361081 A JP 15361081A JP 15361081 A JP15361081 A JP 15361081A JP S5856352 A JPS5856352 A JP S5856352A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor integrated
- buried
- integrated circuit
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000000034 method Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路に関し、特に、高耐圧。
低オン抵抗を必要とする半導体素子(以下、素子と略記
)の誘電体分離基板構造に係る。
)の誘電体分離基板構造に係る。
半導体集積回路の素子間の電気的分離方法として誘電体
分離方法と呼ばれる方法があることはよ〈知らnている
。第1図は誘電体分離法を用いてダイオードを形成した
場合の半導体集積回路の一部断面図である。すなわち、
口型単結晶シリコン1の底面および側面が5102膜3
で覆わn、多結晶シリコンの支持体4に埋め込まnてい
る。表面はSiO□膜7に覆われ、表面からの拡散によ
り、アノードとなるp型拡散額域5および、カソードと
なるコンタクト用n+領域6が形成され、各々SiO□
膜7の開孔部を通して、アノード配線8、〃ソード配#
j9に接続している。
分離方法と呼ばれる方法があることはよ〈知らnている
。第1図は誘電体分離法を用いてダイオードを形成した
場合の半導体集積回路の一部断面図である。すなわち、
口型単結晶シリコン1の底面および側面が5102膜3
で覆わn、多結晶シリコンの支持体4に埋め込まnてい
る。表面はSiO□膜7に覆われ、表面からの拡散によ
り、アノードとなるp型拡散額域5および、カソードと
なるコンタクト用n+領域6が形成され、各々SiO□
膜7の開孔部を通して、アノード配線8、〃ソード配#
j9に接続している。
このような構造において、一般にn型シリコン1の底面
、側面は、第1図の示すようにn1埋込み領域2が設け
らnることが多い。このn+埋込み領域2の役割りには
、次の2つが考えられる。
、側面は、第1図の示すようにn1埋込み領域2が設け
らnることが多い。このn+埋込み領域2の役割りには
、次の2つが考えられる。
第1は、図の左側のコンタクト用n+J域6に接続させ
、低抵抗領域を単結晶頭載に形成することにより、p型
拡散領域5からコンタクト用n+領域6までの抵抗を下
げ、ダイオードのオン抵抗を低減させるものである。こ
の場合は、抵抗を下げるために、埋込みのn”領域2の
不純物濃度は高い方が好ましい。
、低抵抗領域を単結晶頭載に形成することにより、p型
拡散領域5からコンタクト用n+領域6までの抵抗を下
げ、ダイオードのオン抵抗を低減させるものである。こ
の場合は、抵抗を下げるために、埋込みのn”領域2の
不純物濃度は高い方が好ましい。
第2の役割#)はチャネルストッパである。第1図のダ
イオードで、カンード配線9を正、アノード配線8を負
になるように電圧を印加すると、p型拡散佃域5とn型
シリコン1のpn接合は、いわゆる逆バイアス印加の状
態になり、空乏層が形成される。この場合、アノード配
線8は負の電位となるので、配線の電界効果により、空
乏層は引き延ばされ、側壁のsio、膜3にぶつかる。
イオードで、カンード配線9を正、アノード配線8を負
になるように電圧を印加すると、p型拡散佃域5とn型
シリコン1のpn接合は、いわゆる逆バイアス印加の状
態になり、空乏層が形成される。この場合、アノード配
線8は負の電位となるので、配線の電界効果により、空
乏層は引き延ばされ、側壁のsio、膜3にぶつかる。
その場合には、多結晶シリコンの支持体4の電位の影響
により空乏層の先端部で電界集中が起り、耐kが低くな
る場合がある。そこで空乏層が延びて壁にぶつかるのを
防止するために00埋込み領域2が必要となる。
により空乏層の先端部で電界集中が起り、耐kが低くな
る場合がある。そこで空乏層が延びて壁にぶつかるのを
防止するために00埋込み領域2が必要となる。
しかし、n1埋込み領域2の表面の不純物濃度が高いと
、濃度こう配は急激になる。この場合には、上記空乏層
がn0埋込み領域2にぶつかった領域で、電界集中が起
り、耐圧が低下する。従って、チャネルストッパとして
は、表面の不純物濃度はある値より低く、濃度こう配が
できるだけゆるいことがよい〇 従って、同じn0埋込み領域といっても、抵抗低減の目
的と、チャネルストッパの目的とでは、表面不純物濃度
と不純物濃度こう配の最適値は異なるものである。この
ことは、特に、耐圧200V以上を必要とする高耐圧半
導体集積回路で重要な問題となり、必要とする耐圧が得
られないことが起る。
、濃度こう配は急激になる。この場合には、上記空乏層
がn0埋込み領域2にぶつかった領域で、電界集中が起
り、耐圧が低下する。従って、チャネルストッパとして
は、表面の不純物濃度はある値より低く、濃度こう配が
できるだけゆるいことがよい〇 従って、同じn0埋込み領域といっても、抵抗低減の目
的と、チャネルストッパの目的とでは、表面不純物濃度
と不純物濃度こう配の最適値は異なるものである。この
ことは、特に、耐圧200V以上を必要とする高耐圧半
導体集積回路で重要な問題となり、必要とする耐圧が得
られないことが起る。
本発明の目的は、以上のように、2つの目的を持つn9
埋込み領域に対するもので、各々の目的を満足させる誘
電体分離基板を有する半導体集積回路を提供することに
ある。
埋込み領域に対するもので、各々の目的を満足させる誘
電体分離基板を有する半導体集積回路を提供することに
ある。
本発明の要旨は、P電体分離基板のn、埋込み領域を、
その各々の目的に応じて、濃度の異なる2糧類の領域に
することにある。
その各々の目的に応じて、濃度の異なる2糧類の領域に
することにある。
第2図は本発明の実施例である。第1図と同様にダイオ
ードの場合を例にあげているが、第1図と異なる所は
n+埋込み領域2が、第2図では、コンタクト用の第1
領域12と、チャネルストッパ用の第2領域13に分け
らnることである。
ードの場合を例にあげているが、第1図と異なる所は
n+埋込み領域2が、第2図では、コンタクト用の第1
領域12と、チャネルストッパ用の第2領域13に分け
らnることである。
コンタクト用の第1のn+領域12の不純物濃度分布は
、特に問題とならず、拡散領域のシート抵抗が低くなけ
ればよい。従って、表面の不純物濃度が高く、拡散深さ
が深ければよい。発明者らの実施例では、表面濃度が1
018〜1020 個/画3であり、拡散深さは10〜
20μmであればよい。
、特に問題とならず、拡散領域のシート抵抗が低くなけ
ればよい。従って、表面の不純物濃度が高く、拡散深さ
が深ければよい。発明者らの実施例では、表面濃度が1
018〜1020 個/画3であり、拡散深さは10〜
20μmであればよい。
上記の範囲内でデバイス特性から必要となるシート抵抗
と、プロセス条件より、適当な表面不純物濃度と拡散深
さを選択すnばよい。
と、プロセス条件より、適当な表面不純物濃度と拡散深
さを選択すnばよい。
チャネルストッパ用の第2の00領域13は、不純物濃
度こう配が問題となる。チャネルストップに必要な濃度
は1015〜1016個/傷3であり、その濃度より低
い領域での濃度こう配がゆるやかなことが必要である。
度こう配が問題となる。チャネルストップに必要な濃度
は1015〜1016個/傷3であり、その濃度より低
い領域での濃度こう配がゆるやかなことが必要である。
第3図は、不純物濃度と、拡散深さの関係を示したもの
で、第1の領域12と第2の領域13について示してい
る。
で、第1の領域12と第2の領域13について示してい
る。
このような構造を達成させるための製法として多くの方
法があるが、その−例を次に述べる。
法があるが、その−例を次に述べる。
第4図は本発明になる誘電体分離基板を製作するプロセ
スを示す。
スを示す。
第4図(Nのように、面方位<10.0>のシリコン基
板21に絶縁膜22をつけ、所定の領域の絶縁膜22を
ホトエツチングで除去する。
板21に絶縁膜22をつけ、所定の領域の絶縁膜22を
ホトエツチングで除去する。
第4図CB)のように、アルカリ系エッチャントを用い
たエツチングにより、V字型の溝23を形成する。
たエツチングにより、V字型の溝23を形成する。
第4図(Qのように、絶縁膜22を全面取り第1の00
領域12形成のためn型ドーパントの拡散領域24を形
成する。
領域12形成のためn型ドーパントの拡散領域24を形
成する。
第4図(Dのように、表面全体に絶縁膜25をかぶせ、
所定の領域の絶縁膜25をホトエツチングで除去する。
所定の領域の絶縁膜25をホトエツチングで除去する。
第4図■のように再びアルカリ系エッチャントを用いた
エツチングにより、V字型の溝26を形成する。
エツチングにより、V字型の溝26を形成する。
第4図[F]のように、第2の03領域13を形成する
ため、n型ドーパントの拡散領域27を形成する。この
場合、第1のn゛領域形成用あ拡散領域24と比較して
、ドーパント量は少くするのが普通である。
ため、n型ドーパントの拡散領域27を形成する。この
場合、第1のn゛領域形成用あ拡散領域24と比較して
、ドーパント量は少くするのが普通である。
この場合は、表面の絶縁膜を全面除去しても、実質的に
は同じものが形成さnる。
は同じものが形成さnる。
あるいは、第1の06領域形成用のn型ドーパントより
、拡散速度の大きいドーパントヲ用いて、濃度こう配を
緩和する方法もとり得る。
、拡散速度の大きいドーパントヲ用いて、濃度こう配を
緩和する方法もとり得る。
最後に表面に絶縁膜を形成する。この後、多結晶シリコ
ンをこの絶縁膜上に積んで、単結晶側を研磨するといっ
た、通常の誘電体分離基板の製法ト同じプロセスで第2
図に示す半導体集積回路を完成させる。
ンをこの絶縁膜上に積んで、単結晶側を研磨するといっ
た、通常の誘電体分離基板の製法ト同じプロセスで第2
図に示す半導体集積回路を完成させる。
上記実施例では、溝エツチングを2回に分け、拡散を2
回している。これ以外に、溝エツチングは1回で行ない
、その後絶縁膜を全面につけ、所定の領域の絶縁膜を除
去し、第1の00@域を拡散で形成し、次に全面の絶縁
膜を除去するか、又は再び全面に絶縁膜を付けてから再
び所定の領域の絶縁膜を除去し、しかる後に第2の00
碩域を拡散で形成する方法もある。
回している。これ以外に、溝エツチングは1回で行ない
、その後絶縁膜を全面につけ、所定の領域の絶縁膜を除
去し、第1の00@域を拡散で形成し、次に全面の絶縁
膜を除去するか、又は再び全面に絶縁膜を付けてから再
び所定の領域の絶縁膜を除去し、しかる後に第2の00
碩域を拡散で形成する方法もある。
以上説明したように、本発明によればn′″埋込み領域
が目的に応じた不純物濃度、濃度こう配を持っているの
で、低オン抵抗で高耐圧の素子を集積化することができ
る。
が目的に応じた不純物濃度、濃度こう配を持っているの
で、低オン抵抗で高耐圧の素子を集積化することができ
る。
第1図は従来の半導体集積回路を示す一部断面図、第2
図は本発明の一実施例になる半導体集積回路を示す一部
断面図、第3図は第2図に示す半導体集積回路における
n0埋込み領域の不純物濃度こう配を示す図、第4図は
第2図に示す半導体集積回路の盛装法を工程毎に示す図
でおる。 1・・・n型シリコン、2,12.xa・・・n9埋込
み領域、3,7・・・絶縁膜、4・・・多結晶シ9コン
支持体、5・・・p型拡散頓域、6・・・コンタクト用
n”11党1図 牛2図 へr。 1 紘λ遅之
図は本発明の一実施例になる半導体集積回路を示す一部
断面図、第3図は第2図に示す半導体集積回路における
n0埋込み領域の不純物濃度こう配を示す図、第4図は
第2図に示す半導体集積回路の盛装法を工程毎に示す図
でおる。 1・・・n型シリコン、2,12.xa・・・n9埋込
み領域、3,7・・・絶縁膜、4・・・多結晶シ9コン
支持体、5・・・p型拡散頓域、6・・・コンタクト用
n”11党1図 牛2図 へr。 1 紘λ遅之
Claims (1)
- 1、−導電型の単結晶シリコンがその底面および側面を
絶縁物で覆われ、多結晶シリコン等の支持体に埋められ
た構造の誘電体分離基板を有する半導体集積回路におい
て、上記単結晶シリコンの底面および側面に沿って、−
導電型で、表面不純物濃度および不純物濃度分布が異な
る2種類以上の拡散領域が形成さnていることを特徴と
する半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15361081A JPS5856352A (ja) | 1981-09-30 | 1981-09-30 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15361081A JPS5856352A (ja) | 1981-09-30 | 1981-09-30 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5856352A true JPS5856352A (ja) | 1983-04-04 |
Family
ID=15566242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15361081A Pending JPS5856352A (ja) | 1981-09-30 | 1981-09-30 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5856352A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6064481A (ja) * | 1983-09-19 | 1985-04-13 | Hitachi Ltd | 半導体装置 |
CN102041480A (zh) * | 2009-10-22 | 2011-05-04 | Smr专利责任有限公司 | 将加热器功能应用于塑料玻璃的工艺 |
-
1981
- 1981-09-30 JP JP15361081A patent/JPS5856352A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6064481A (ja) * | 1983-09-19 | 1985-04-13 | Hitachi Ltd | 半導体装置 |
JPH0516196B2 (ja) * | 1983-09-19 | 1993-03-03 | Hitachi Ltd | |
CN102041480A (zh) * | 2009-10-22 | 2011-05-04 | Smr专利责任有限公司 | 将加热器功能应用于塑料玻璃的工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4333224A (en) | Method of fabricating polysilicon/silicon junction field effect transistors | |
KR970052023A (ko) | 에스 오 아이 소자 및 그의 제조방법 | |
US4051506A (en) | Complementary semiconductor device | |
JPS5856352A (ja) | 半導体集積回路 | |
JPS5834943A (ja) | 半導体装置の製造方法 | |
JPH06342902A (ja) | 高耐圧半導体装置 | |
JPH06302791A (ja) | 半導体基板及びその製造方法 | |
JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
JPS584829B2 (ja) | 半導体集積回路 | |
US3967309A (en) | Semiconductor device with a semiconductor substrate having dielectrically isolated functional regions | |
JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
JPS59193064A (ja) | 高耐圧縦型トランジスタ装置 | |
KR100356792B1 (ko) | 에스오아이 소자 및 그의 제조방법 | |
JPS59205762A (ja) | 半導体装置の製造方法 | |
JPS6155253B2 (ja) | ||
JPS61156830A (ja) | 半導体装置およびその製造方法 | |
JPS6124245A (ja) | 半導体装置 | |
KR100464383B1 (ko) | 트렌치소자분리를이용한반도체장치 | |
JPS6057950A (ja) | 半導体集積回路装置 | |
JP3297091B2 (ja) | 半導体装置 | |
JPS583243A (ja) | 半導体装置の製造方法 | |
KR0161869B1 (ko) | 반도체장치 | |
JP2002324807A (ja) | 半導体装置の製造方法 | |
JPS6194379A (ja) | 半導体装置の製法 |