JPH07283652A - 電圧制御キャパシタ - Google Patents
電圧制御キャパシタInfo
- Publication number
- JPH07283652A JPH07283652A JP6326873A JP32687394A JPH07283652A JP H07283652 A JPH07283652 A JP H07283652A JP 6326873 A JP6326873 A JP 6326873A JP 32687394 A JP32687394 A JP 32687394A JP H07283652 A JPH07283652 A JP H07283652A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- terminals
- differential
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
- H03H11/481—Simulating capacitances
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 高い周波数で用いるための高い温度安定性を
有する可変キャパシタを提供する。 【構成】 電圧制御キャパシタは、制御キャパシタの端
子として働く出力を有する乗算器１２を含む。乗算器の
出力電圧は、基準キャパシタＣ１、Ｃ２に与えられる。
基準キャパシタの電流と同相の信号は、乗算器の一方の
入力で与えられ、乗算器のもう一方の入力は、制御キャ
パシタの値を決定する信号を受ける。
有する可変キャパシタを提供する。 【構成】 電圧制御キャパシタは、制御キャパシタの端
子として働く出力を有する乗算器１２を含む。乗算器の
出力電圧は、基準キャパシタＣ１、Ｃ２に与えられる。
基準キャパシタの電流と同相の信号は、乗算器の一方の
入力で与えられ、乗算器のもう一方の入力は、制御キャ
パシタの値を決定する信号を受ける。
Description
【０００１】
【発明の分野】この発明は、電圧制御正弦波発振器に関
し、より特定的には、そのような発振器で用いられる電
圧制御キャパシタに関する。
し、より特定的には、そのような発振器で用いられる電
圧制御キャパシタに関する。
【０００２】
【関連技術の説明】図１は、その値が電圧Ｖｃによって
固定されるキャパシタＣｖと並列に結合された固定キャ
パシタＣｏを含む従来の電圧制御正弦波発振器１０の概
略図である。発振器の周波数は、キャパシタＣｏおよび
Ｃｖの値の合計によって決まる。電圧Ｖｃは、キャパシ
タＣｖの値と発振器の周波数との両方に作用する。
固定されるキャパシタＣｖと並列に結合された固定キャ
パシタＣｏを含む従来の電圧制御正弦波発振器１０の概
略図である。発振器の周波数は、キャパシタＣｏおよび
Ｃｖの値の合計によって決まる。電圧Ｖｃは、キャパシ
タＣｖの値と発振器の周波数との両方に作用する。
【０００３】一般的に、キャパシタＣｖは、いわゆる
「バリキャップ」ダイオードであり、その接合容量は、
そのバイアス電圧に依存する。しかし、そのような可変
キャパシタには、非常に温度に左右されるという欠点が
ある。
「バリキャップ」ダイオードであり、その接合容量は、
そのバイアス電圧に依存する。しかし、そのような可変
キャパシタには、非常に温度に左右されるという欠点が
ある。
【０００４】ＰＣＴ特許出願ＷＯ ８６／０７５０８号
には、２つの交差結合された差動段と関連する２つの基
準キャパシタを含む回路が形成された電圧制御キャパシ
タが記載されている。各差動段の出力電圧は、その段と
関連するキャパシタの一方の端子に与えられ、キャパシ
タのもう一方の端子は、その段のトランジスタのエミッ
タに接続される。限界動作周波数を増大させるために、
補償抵抗器は基準キャパシタと協働するように接続され
る。しかし、集積回路内でキャパシタおよび抵抗器を整
合させることは困難で、集積回路の製造技術が変わる場
合は特に困難である。さらに、キャパシタおよび抵抗器
は、同じ温度変動特性を有さない。その結果、制御キャ
パシタの限界周波数は、技術および温度の関数として実
質的に変動する。
には、２つの交差結合された差動段と関連する２つの基
準キャパシタを含む回路が形成された電圧制御キャパシ
タが記載されている。各差動段の出力電圧は、その段と
関連するキャパシタの一方の端子に与えられ、キャパシ
タのもう一方の端子は、その段のトランジスタのエミッ
タに接続される。限界動作周波数を増大させるために、
補償抵抗器は基準キャパシタと協働するように接続され
る。しかし、集積回路内でキャパシタおよび抵抗器を整
合させることは困難で、集積回路の製造技術が変わる場
合は特に困難である。さらに、キャパシタおよび抵抗器
は、同じ温度変動特性を有さない。その結果、制御キャ
パシタの限界周波数は、技術および温度の関数として実
質的に変動する。
【０００５】
【発明の概要】この発明の目的は、高い周波数で用いる
ための高い温度安定性を有する可変キャパシタを提供す
ることである。
ための高い温度安定性を有する可変キャパシタを提供す
ることである。
【０００６】この発明に従うと、電圧制御キャパシタ
は、制御キャパシタの端子として働く出力端子を有する
乗算器を含む。乗算器の出力電圧は、基準キャパシタに
与えられる。基準キャパシタを流れる電流と同相の信号
は、乗算器の入力の１つに与えられる。第２の乗算器入
力は、制御キャパシタの値を決定する信号を受信する。
は、制御キャパシタの端子として働く出力端子を有する
乗算器を含む。乗算器の出力電圧は、基準キャパシタに
与えられる。基準キャパシタを流れる電流と同相の信号
は、乗算器の入力の１つに与えられる。第２の乗算器入
力は、制御キャパシタの値を決定する信号を受信する。
【０００７】この発明の実施例に従うと、電圧制御キャ
パシタは、第１の差動信号によって制御される、交差し
た２つの並列差動対を含む。これらの差動対の２つの出
力分岐は、制御キャパシタの端子を構成する。２つのバ
イアスキャパシタは、第２の差動信号の関数として２つ
の差動対のそれぞれのバイアス電流を決定するように接
続される。制御キャパシタ端子のそれぞれの電圧は、２
つのそれぞれの基準キャパシタに与えられる。基準キャ
パシタのそれぞれの電流は、第１または第２の差動信号
として与えられる。２つの補償トランジスタのエミッタ
は、補償キャパシタによってともに接続され、それらの
コレクタおよびそれらのベースによってそれぞれ、差動
対の一方の２つのトランジスタかまたは２つのバイアス
トランジスタのいずれかに並列に接続される。
パシタは、第１の差動信号によって制御される、交差し
た２つの並列差動対を含む。これらの差動対の２つの出
力分岐は、制御キャパシタの端子を構成する。２つのバ
イアスキャパシタは、第２の差動信号の関数として２つ
の差動対のそれぞれのバイアス電流を決定するように接
続される。制御キャパシタ端子のそれぞれの電圧は、２
つのそれぞれの基準キャパシタに与えられる。基準キャ
パシタのそれぞれの電流は、第１または第２の差動信号
として与えられる。２つの補償トランジスタのエミッタ
は、補償キャパシタによってともに接続され、それらの
コレクタおよびそれらのベースによってそれぞれ、差動
対の一方の２つのトランジスタかまたは２つのバイアス
トランジスタのいずれかに並列に接続される。
【０００８】この発明の実施例に従うと、各基準キャパ
シタの第１の端子は、エミッタフォロワトランジスタを
介して関連した乗算器出力に接続され、各基準キャパシ
タの第２の端子は、関連した入力端子に接続される。こ
の入力端子は、電流源によってバイアスされるダイオー
ドを介して基準電圧に接続される。
シタの第１の端子は、エミッタフォロワトランジスタを
介して関連した乗算器出力に接続され、各基準キャパシ
タの第２の端子は、関連した入力端子に接続される。こ
の入力端子は、電流源によってバイアスされるダイオー
ドを介して基準電圧に接続される。
【０００９】この発明の上述のおよび他の目的、特徴、
局面および利点は、添付の図面と関連して、この発明の
以下の詳細な説明からより明らかになるであろう。
局面および利点は、添付の図面と関連して、この発明の
以下の詳細な説明からより明らかになるであろう。
【００１０】
【詳細な説明】図２は、ギルバート乗算回路のような乗
算回路１２を有する電圧制御キャパシタを図示する。引
用により本件に援用される、Ｐ・Ｒ・グレー（P.R.Gra
y）、Ｒ・Ｇ・マイヤ（R.G.Meyer ）著、ジョン・ワイ
リ＆サンズ社（John Wiley & Sons, Inc）版の「アナロ
グ集積回路の分析および設計」第三版（“Analysis and
Design of Analog Integrated Circuits ”）に開示さ
れるように、ギルバート乗算回路は、２つの差動入力Ｖ
１＋／Ｖ１−およびＶ２＋／Ｖ２−と、差動電流出力Ｓ
＋／Ｓ−とを有する。出力電流は、入力電圧Ｖ１および
Ｖ２がゼロ近くで変わるとき、２つの入力電圧（端子Ｖ
１＋とＶ１−との間にかかるＶ１、および端子Ｖ２＋と
Ｖ２−との間にかかるＶ２）の積に実質的に比例する。
制御キャパシタの値を決定する電圧Ｖｃは、端子Ｖ１＋
と端子Ｖ１−との間に与えられる。
算回路１２を有する電圧制御キャパシタを図示する。引
用により本件に援用される、Ｐ・Ｒ・グレー（P.R.Gra
y）、Ｒ・Ｇ・マイヤ（R.G.Meyer ）著、ジョン・ワイ
リ＆サンズ社（John Wiley & Sons, Inc）版の「アナロ
グ集積回路の分析および設計」第三版（“Analysis and
Design of Analog Integrated Circuits ”）に開示さ
れるように、ギルバート乗算回路は、２つの差動入力Ｖ
１＋／Ｖ１−およびＶ２＋／Ｖ２−と、差動電流出力Ｓ
＋／Ｓ−とを有する。出力電流は、入力電圧Ｖ１および
Ｖ２がゼロ近くで変わるとき、２つの入力電圧（端子Ｖ
１＋とＶ１−との間にかかるＶ１、および端子Ｖ２＋と
Ｖ２−との間にかかるＶ２）の積に実質的に比例する。
制御キャパシタの値を決定する電圧Ｖｃは、端子Ｖ１＋
と端子Ｖ１−との間に与えられる。
【００１１】端子Ｓ＋およびＳ−は、同じ値を有する、
それぞれ抵抗器Ｒ１およびＲ２を介して高い電源電圧Ｖ
ｃｃに接続される。端子Ｓ＋およびＳ−上の電圧は、エ
ミッタフォロワとして接続されたＮＰＮトランジスタＱ
１およびＱ２を介して、同じ値を有する、それぞれ２つ
のキャパシタＣ１およびＣ２の端子に与えられる。トラ
ンジスタＱ１およびＱ２のエミッタは、キャパシタＣ１
およびＣ２に接続され、ベースは出力Ｓ＋およびＳ−に
接続され、コレクタは電圧Ｖｃｃに接続される。キャパ
シタＣ１およびＣ２の２つの残りの端子は、それぞれ入
力端子Ｖ２＋およびＶ２−に接続される。
それぞれ抵抗器Ｒ１およびＲ２を介して高い電源電圧Ｖ
ｃｃに接続される。端子Ｓ＋およびＳ−上の電圧は、エ
ミッタフォロワとして接続されたＮＰＮトランジスタＱ
１およびＱ２を介して、同じ値を有する、それぞれ２つ
のキャパシタＣ１およびＣ２の端子に与えられる。トラ
ンジスタＱ１およびＱ２のエミッタは、キャパシタＣ１
およびＣ２に接続され、ベースは出力Ｓ＋およびＳ−に
接続され、コレクタは電圧Ｖｃｃに接続される。キャパ
シタＣ１およびＣ２の２つの残りの端子は、それぞれ入
力端子Ｖ２＋およびＶ２−に接続される。
【００１２】端子Ｖ２＋およびＶ２−は、それぞれの線
形化回路に接続され、同回路の各々は、入力端子を定基
準電圧Ｖｒｅｆに接続するバイアスされたダイオードＤ
１と、入力端子を低電圧ＧＮＤに接続する電流源Ｉ１と
を含む。各ダイオードＤ１は、たとえば、そのベースが
電圧Ｖｒｅｆに接続され、コレクタが電圧Ｖｃｃに接続
され、エミッタがそれぞれの電流源Ｉ１に接続されたＮ
ＰＮトランジスタによって構成される。
形化回路に接続され、同回路の各々は、入力端子を定基
準電圧Ｖｒｅｆに接続するバイアスされたダイオードＤ
１と、入力端子を低電圧ＧＮＤに接続する電流源Ｉ１と
を含む。各ダイオードＤ１は、たとえば、そのベースが
電圧Ｖｒｅｆに接続され、コレクタが電圧Ｖｃｃに接続
され、エミッタがそれぞれの電流源Ｉ１に接続されたＮ
ＰＮトランジスタによって構成される。
【００１３】乗算器１２の出力端子Ｓ＋およびＳ−に交
流電圧Ｖが与えられると、トランジスタＱ１のエミッタ
に交流電圧Ｖ／２が現れ、トランジスタＱ２のエミッタ
に交流電圧−Ｖ／２が現れる。電圧Ｖ／２および−Ｖ／
２は、キャパシタＣ１に交流電流ｉｃを発生させ、かつ
キャパシタＣ２に交流電流−ｉｃを発生させる。線形化
回路Ｄ１／Ｉ１のために、乗算器１２の出力電流の交流
成分（端子Ｓ＋ではｉｏおよび端子Ｓ−では−ｉｏ）
は、電流ｉｃおよび−ｉｃに比例する。こうして、キャ
パシタＣ１およびＣ２の電流は、端子Ｓ＋およびＳ−
で、乗算係数で重複される。その結果、回路は、端子Ｓ
＋と端子Ｓ−との間で、キャパシタＣ１およびＣ２に比
例したキャパシタとして作用する。さらに、比例係数自
体は、端子Ｖ１＋と端子Ｖ１−との間にかかる制御電圧
Ｖｃに依存する。より正確には、この比例係数は、制御
電圧Ｖｃがそれぞれ負の無限大および正の無限大に近づ
くとき、より低い限界−Ａとより高い限界Ａとの間で、
制御電圧Ｖｃのハイパボリックタンジェントに従って変
わる。実際には、ｋがボルツマン定数であり、Ｔが絶対
温度であり、ｑが電子負荷であるとすると、２ｋＴ／ｑ
に対して電圧Ｖｃの絶対値が高いとき、限界−Ａまたは
Ａに達する。定数Ａは、乗算器１２の構造によって決定
される。
流電圧Ｖが与えられると、トランジスタＱ１のエミッタ
に交流電圧Ｖ／２が現れ、トランジスタＱ２のエミッタ
に交流電圧−Ｖ／２が現れる。電圧Ｖ／２および−Ｖ／
２は、キャパシタＣ１に交流電流ｉｃを発生させ、かつ
キャパシタＣ２に交流電流−ｉｃを発生させる。線形化
回路Ｄ１／Ｉ１のために、乗算器１２の出力電流の交流
成分（端子Ｓ＋ではｉｏおよび端子Ｓ−では−ｉｏ）
は、電流ｉｃおよび−ｉｃに比例する。こうして、キャ
パシタＣ１およびＣ２の電流は、端子Ｓ＋およびＳ−
で、乗算係数で重複される。その結果、回路は、端子Ｓ
＋と端子Ｓ−との間で、キャパシタＣ１およびＣ２に比
例したキャパシタとして作用する。さらに、比例係数自
体は、端子Ｖ１＋と端子Ｖ１−との間にかかる制御電圧
Ｖｃに依存する。より正確には、この比例係数は、制御
電圧Ｖｃがそれぞれ負の無限大および正の無限大に近づ
くとき、より低い限界−Ａとより高い限界Ａとの間で、
制御電圧Ｖｃのハイパボリックタンジェントに従って変
わる。実際には、ｋがボルツマン定数であり、Ｔが絶対
温度であり、ｑが電子負荷であるとすると、２ｋＴ／ｑ
に対して電圧Ｖｃの絶対値が高いとき、限界−Ａまたは
Ａに達する。定数Ａは、乗算器１２の構造によって決定
される。
【００１４】図２の回路では、ゼロ制御電圧のためのゼ
ロの値を有し、負の制御電圧のための負の値さえ有し得
る、可変電圧制御キャパシタが達成される。したがっ
て、この制御キャパシタを用いる発振器の制御は、単純
にされる。
ロの値を有し、負の制御電圧のための負の値さえ有し得
る、可変電圧制御キャパシタが達成される。したがっ
て、この制御キャパシタを用いる発振器の制御は、単純
にされる。
【００１５】さらに、固定基準キャパシタＣ１およびＣ
２の値は、温度、より特定的にはバリキャップダイオー
ドの容量に関連する集積技術での温度において有利に非
常に安定している。
２の値は、温度、より特定的にはバリキャップダイオー
ドの容量に関連する集積技術での温度において有利に非
常に安定している。
【００１６】図３は、制御信号に比例した容量を与える
ための、図２の回路の代替の実施例を図示する。この目
的のために、入力端子Ｖ２＋およびＶ２−が図２の線形
化回路に結合されるのと同じやり方で、ダイオードＤ２
および電流源Ｉ２を含む線形化回路に入力端子Ｖ１＋お
よびＶ１−が結合される。ダイオードＤ２は、Ｖｒｅｆ
とＶｃｃとの間の電圧、たとえば電圧Ｖｃｃに結合され
る。この構成では、制御容量は、端子Ｖ１＋と端子Ｖ１
−との間を流れる差動制御電流ｉ１、−ｉ１に比例す
る。
ための、図２の回路の代替の実施例を図示する。この目
的のために、入力端子Ｖ２＋およびＶ２−が図２の線形
化回路に結合されるのと同じやり方で、ダイオードＤ２
および電流源Ｉ２を含む線形化回路に入力端子Ｖ１＋お
よびＶ１−が結合される。ダイオードＤ２は、Ｖｒｅｆ
とＶｃｃとの間の電圧、たとえば電圧Ｖｃｃに結合され
る。この構成では、制御容量は、端子Ｖ１＋と端子Ｖ１
−との間を流れる差動制御電流ｉ１、−ｉ１に比例す
る。
【００１７】図２の制御キャパシタは、比較的高い周波
数で動作できる。種々の寄生影響、たとえばキャパシタ
Ｃ１およびＣ２の直列抵抗、トランジスタＱ１、Ｑ２の
ベース−エミッタ間の抵抗、ならびにトランジスタによ
って誘起される位相偏移などは、最大動作周波数を制限
する。
数で動作できる。種々の寄生影響、たとえばキャパシタ
Ｃ１およびＣ２の直列抵抗、トランジスタＱ１、Ｑ２の
ベース−エミッタ間の抵抗、ならびにトランジスタによ
って誘起される位相偏移などは、最大動作周波数を制限
する。
【００１８】図４は、制御キャパシタの限界動作周波数
を増大させるための、この発明に従う補償デバイスの実
施例と関連して、図２の回路をより詳細に図示する。図
４は、より特定的にはギルバート乗算器１２の詳細な実
施例を表わす。乗算器１２は、ＮＰＮトランジスタＱ
３、Ｑ４およびＱ５、Ｑ６の２つの差動対を含み、その
出力分岐は、出力端子Ｓ＋およびＳ−に並列に接続され
る。差動対Ｑ３／Ｑ４およびＱ５／Ｑ６は、入力端子Ｖ
１＋およびＶ１−を介して交差制御され、すなわち、端
子Ｖ１＋は、第１の差動対で出力端子Ｓ＋に接続された
トランジスタＱ３を制御し、第２の差動対で出力端子Ｓ
−に接続されたトランジスタＱ６を制御する。入力端子
Ｖ１−は、第１の差動対で出力端子Ｓ−に接続されたト
ランジスタＱ４を制御し、第２の差動対で端子Ｓ＋に接
続されたトランジスタＱ５を制御する。
を増大させるための、この発明に従う補償デバイスの実
施例と関連して、図２の回路をより詳細に図示する。図
４は、より特定的にはギルバート乗算器１２の詳細な実
施例を表わす。乗算器１２は、ＮＰＮトランジスタＱ
３、Ｑ４およびＱ５、Ｑ６の２つの差動対を含み、その
出力分岐は、出力端子Ｓ＋およびＳ−に並列に接続され
る。差動対Ｑ３／Ｑ４およびＱ５／Ｑ６は、入力端子Ｖ
１＋およびＶ１−を介して交差制御され、すなわち、端
子Ｖ１＋は、第１の差動対で出力端子Ｓ＋に接続された
トランジスタＱ３を制御し、第２の差動対で出力端子Ｓ
−に接続されたトランジスタＱ６を制御する。入力端子
Ｖ１−は、第１の差動対で出力端子Ｓ−に接続されたト
ランジスタＱ４を制御し、第２の差動対で端子Ｓ＋に接
続されたトランジスタＱ５を制御する。
【００１９】差動対Ｑ３／Ｑ４およびＱ５／Ｑ６のバイ
アス電流は、ＮＰＮトランジスタＱ７およびＱ８の差動
対のそれぞれの分岐によって固定される。トランジスタ
Ｑ７のベースは、入力端子Ｖ２＋によって制御され、ト
ランジスタＱ８のベースは、入力端子Ｖ２−によって制
御される。差動対Ｑ７／Ｑ８のバイアス電流は、電圧Ｇ
ＮＤに接続された電流源Ｉ３によって決定される。
アス電流は、ＮＰＮトランジスタＱ７およびＱ８の差動
対のそれぞれの分岐によって固定される。トランジスタ
Ｑ７のベースは、入力端子Ｖ２＋によって制御され、ト
ランジスタＱ８のベースは、入力端子Ｖ２−によって制
御される。差動対Ｑ７／Ｑ８のバイアス電流は、電圧Ｇ
ＮＤに接続された電流源Ｉ３によって決定される。
【００２０】そのような乗算器では、差動対Ｑ３／Ｑ４
およびＱ５／Ｑ６のバイアス電流は、端子Ｖ２＋および
Ｖ２−にかかる電圧Ｖ２によって決定される。差動対Ｑ
３／Ｑ４およびＱ５／Ｑ６は、端子Ｖ１＋およびＶ１−
にかかる電圧を増幅するが、増幅比は、これらの２つの
差動対のバイアス電流に依存する。その結果、端子Ｖ１
＋、Ｖ１−に存在する電圧と端子Ｖ２＋、Ｖ２−に存在
する電圧との間に乗算効果が達成される。乗算器１２の
動作のより詳細な説明は、ギルバート乗算器を説明する
どの著書にも見い出され得る。
およびＱ５／Ｑ６のバイアス電流は、端子Ｖ２＋および
Ｖ２−にかかる電圧Ｖ２によって決定される。差動対Ｑ
３／Ｑ４およびＱ５／Ｑ６は、端子Ｖ１＋およびＶ１−
にかかる電圧を増幅するが、増幅比は、これらの２つの
差動対のバイアス電流に依存する。その結果、端子Ｖ１
＋、Ｖ１−に存在する電圧と端子Ｖ２＋、Ｖ２−に存在
する電圧との間に乗算効果が達成される。乗算器１２の
動作のより詳細な説明は、ギルバート乗算器を説明する
どの著書にも見い出され得る。
【００２１】もちろん、２つの乗算入力（Ｖ１＋／Ｖ１
−およびＶ２＋／Ｖ２−）の機能は反転され得る。キャ
パシタＣ１およびＣ２ならびに線形化回路Ｄ１／Ｉ１
は、この場合、端子Ｖ１＋およびＶ１−に接続され、端
子Ｖ２＋およびＶ２−に制御電圧Ｖｃが与えられる。し
かし、入力Ｖ１＋／Ｖ１−の同相電圧は、入力Ｖ２＋／
Ｖ２−の同相電圧よりも高くなければならない。
−およびＶ２＋／Ｖ２−）の機能は反転され得る。キャ
パシタＣ１およびＣ２ならびに線形化回路Ｄ１／Ｉ１
は、この場合、端子Ｖ１＋およびＶ１−に接続され、端
子Ｖ２＋およびＶ２−に制御電圧Ｖｃが与えられる。し
かし、入力Ｖ１＋／Ｖ１−の同相電圧は、入力Ｖ２＋／
Ｖ２−の同相電圧よりも高くなければならない。
【００２２】この発明に従うと、これ以降説明する補償
システムは、特に高い周波数、たとえば通常の製作技術
では約４０ＭＨｚで図４の制御キャパシタが動作するこ
とを可能にする。この補償システムは、図４の例では、
そのコレクタおよびそのベースによってトランジスタＱ
７に並列に接続されたＮＰＮトランジスタＱ９と、その
コレクタおよびそのベースによってトランジスタＱ８に
並列に接続されたＮＰＮトランジスタＱ１０とを含む。
トランジスタＱ９およびＱ１０のエミッタは、補償キャ
パシタＣｃを介して互いに接続され、それぞれ電流供給
源Ｉ４およびＩ５を介して電圧ＧＮＤに接続される。
システムは、特に高い周波数、たとえば通常の製作技術
では約４０ＭＨｚで図４の制御キャパシタが動作するこ
とを可能にする。この補償システムは、図４の例では、
そのコレクタおよびそのベースによってトランジスタＱ
７に並列に接続されたＮＰＮトランジスタＱ９と、その
コレクタおよびそのベースによってトランジスタＱ８に
並列に接続されたＮＰＮトランジスタＱ１０とを含む。
トランジスタＱ９およびＱ１０のエミッタは、補償キャ
パシタＣｃを介して互いに接続され、それぞれ電流供給
源Ｉ４およびＩ５を介して電圧ＧＮＤに接続される。
【００２３】図５は、図４の補償システムの動作を図示
する位相偏移図である。上述で示したように、乗算器出
力端子Ｓ＋およびＳ−に交流電圧Ｖがかけられると、キ
ャパシタＣ１に電流ｉｃが現れ、かつキャパシタＣ２に
電流−ｉｃが現れる。トランジスタＱ７およびＱ８と関
連する線形化回路Ｄ１／Ｉ１は、電流ｉｃおよび−ｉｃ
がトランジスタＱ７およびＱ８のコレクタの静止電流に
加えられるように動作する。電流ｉｃと端子Ｖ２＋およ
びＶ２−にかかる電圧Ｖ２とは、図５で表わされるよう
に、同相である。しかし、実効電流ｉｃは、寄生影響に
起因して理想電流ｉｃidに対して値φ分ずれている。こ
の位相偏移φは制御キャパシタの動作周波数とともに増
大し、ある決まった周波数を超えると正しい動作を妨げ
る。
する位相偏移図である。上述で示したように、乗算器出
力端子Ｓ＋およびＳ−に交流電圧Ｖがかけられると、キ
ャパシタＣ１に電流ｉｃが現れ、かつキャパシタＣ２に
電流−ｉｃが現れる。トランジスタＱ７およびＱ８と関
連する線形化回路Ｄ１／Ｉ１は、電流ｉｃおよび−ｉｃ
がトランジスタＱ７およびＱ８のコレクタの静止電流に
加えられるように動作する。電流ｉｃと端子Ｖ２＋およ
びＶ２−にかかる電圧Ｖ２とは、図５で表わされるよう
に、同相である。しかし、実効電流ｉｃは、寄生影響に
起因して理想電流ｉｃidに対して値φ分ずれている。こ
の位相偏移φは制御キャパシタの動作周波数とともに増
大し、ある決まった周波数を超えると正しい動作を妨げ
る。
【００２４】この発明に従う訂正装置では、トランジス
タＱ９およびＱ１０を介して補償キャパシタに交流電圧
Ｖ２がかけられ、こうして、電流ｉｃおよび電圧Ｖ２に
対して９０°移相した電流ｉｃc をキャパシタＣｃに発
生させる。トランジスタＱ９およびＱ１０は、それらの
コレクタを介して、電流ｉｃc をトランジスタＱ７のコ
レクタ電流に加え、電流−ｉｃc をトランジスタＱ８の
コレクタ電流に加える。こうして、有効電流、すなわち
差動対Ｑ３／Ｑ４およびＱ５／Ｑ６のバイアス電流の交
流成分は、理想電流ｉｃの位相に非常に近い位相を有す
る値ｉｃ＋ｉｃ c および−ｉｃ−ｉｃc で確立される。
電流ｉｃc の振幅は、キャパシタＣｃの値によって決定
される。こうして、最適な補償、すなわち理想電流ｉｃ
と同相の電流ｉｃ＋ｉｃc を得るために、テストで必要
とされるならば、制御キャパシタの公称動作周波数の関
数としてキャパシタＣｃの値が選ばれる。
タＱ９およびＱ１０を介して補償キャパシタに交流電圧
Ｖ２がかけられ、こうして、電流ｉｃおよび電圧Ｖ２に
対して９０°移相した電流ｉｃc をキャパシタＣｃに発
生させる。トランジスタＱ９およびＱ１０は、それらの
コレクタを介して、電流ｉｃc をトランジスタＱ７のコ
レクタ電流に加え、電流−ｉｃc をトランジスタＱ８の
コレクタ電流に加える。こうして、有効電流、すなわち
差動対Ｑ３／Ｑ４およびＱ５／Ｑ６のバイアス電流の交
流成分は、理想電流ｉｃの位相に非常に近い位相を有す
る値ｉｃ＋ｉｃ c および−ｉｃ−ｉｃc で確立される。
電流ｉｃc の振幅は、キャパシタＣｃの値によって決定
される。こうして、最適な補償、すなわち理想電流ｉｃ
と同相の電流ｉｃ＋ｉｃc を得るために、テストで必要
とされるならば、制御キャパシタの公称動作周波数の関
数としてキャパシタＣｃの値が選ばれる。
【００２５】２つの入力Ｖ１＋／Ｖ１−およびＶ２＋／
Ｖ２−の機能が反転されると、補償トランジスタＱ９
は、そのベースおよびそのコレクタを介してトランジス
タＱ３およびＱ４の一方に並列に接続され、補償トラン
ジスタＱ１０は、そのベースおよびそのコレクタによっ
てトランジスタＱ５およびＱ６の一方に並列に接続され
る。
Ｖ２−の機能が反転されると、補償トランジスタＱ９
は、そのベースおよびそのコレクタを介してトランジス
タＱ３およびＱ４の一方に並列に接続され、補償トラン
ジスタＱ１０は、そのベースおよびそのコレクタによっ
てトランジスタＱ５およびＱ６の一方に並列に接続され
る。
【００２６】この発明に従う補償装置をギルバート乗算
器を参照して説明したが、そのような装置は、乗算する
第１の信号の１つの増幅段が乗算する第２の信号によっ
て決定される電流によってバイアスされるいかなる乗算
システムにも適用される。
器を参照して説明したが、そのような装置は、乗算する
第１の信号の１つの増幅段が乗算する第２の信号によっ
て決定される電流によってバイアスされるいかなる乗算
システムにも適用される。
【００２７】この発明の１つの特定の実施例をこのよう
に説明したが、種々の変更、修正、および改良は当業者
には容易に思い浮かぶであろう。そのような変更、修
正、および改良は、この開示の一部であると意図され、
この発明の精神および範囲内であると意図される。した
がって、上述の説明は単に例示するものであり、制限す
るものとしては意図されない。この発明は、前掲の特許
請求の範囲およびその均等物に規定されるものとしての
み限定される。
に説明したが、種々の変更、修正、および改良は当業者
には容易に思い浮かぶであろう。そのような変更、修
正、および改良は、この開示の一部であると意図され、
この発明の精神および範囲内であると意図される。した
がって、上述の説明は単に例示するものであり、制限す
るものとしては意図されない。この発明は、前掲の特許
請求の範囲およびその均等物に規定されるものとしての
み限定される。
【図１】従来の電圧制御発振器の概略図である。
【図２】乗算回路とともに実現される可変キャパシタの
実施例の概略図である。
実施例の概略図である。
【図３】図２の回路とともに、制御信号に比例する容量
を与える回路の概略図である。
を与える回路の概略図である。
【図４】乗算回路を含む可変キャパシタの詳細な実施例
の概略図であり、キャパシタは、この発明に従う補償回
路の実施例とともに示される。
の概略図であり、キャパシタは、この発明に従う補償回
路の実施例とともに示される。
【図５】図４の補償回路の動作を図示する相図である。
Ｃ１ 基準キャパシタ Ｃ２ 基準キャパシタ Ｃｃ 補償キャパシタ Ｑ３／Ｑ４ 並列なトランジスタの差動対 Ｑ５／Ｑ６ 並列なトランジスタの差動対 Ｑ７ バイアストランジスタ Ｑ８ バイアストランジスタ Ｑ９ 補償トランジスタ Ｑ１０ 補償トランジスタ Ｖ１＋ 第１の差動信号 Ｖ１− 第１の差動信号 Ｖ２＋ 第２の差動信号 Ｖ２− 第２の差動信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ビンセント・ドゥフォシーズ フランス国、38000 グルノーブル、リ ュ・モルティレ、34
Claims (3)
- 【請求項１】 第１の差動信号（Ｖ１＋、Ｖ１−）によ
って交差制御される２つの並列な差動対（Ｑ３／Ｑ４、
Ｑ５／Ｑ６）を含み、前記差動対の２つの出力分岐は、
制御キャパシタの端子（Ｓ＋、Ｓ−）を構成し、さらに
第２の差動信号（Ｖ２＋、Ｖ２−）の関数として２つの
差動対のそれぞれのバイアス電流を決定するように接続
された２つのバイアストランジスタ（Ｑ７、Ｑ８）と、 ２つのそれぞれの基準キャパシタ（Ｃ１、Ｃ２）に制御
キャパシタ端子のそれぞれの電圧を与えるための手段
（Ｑ１、Ｑ２）と、 前記第１または第２の差動信号として、基準キャパシタ
にそれぞれの電流を与えるための手段と、 第１の主電極が補償キャパシタ（Ｃｃ）によってともに
接続され、それらの第２の主電極およびそれらの制御電
極によって、差動対の一方の２つのトランジスタまたは
２つのバイアストランジスタにそれぞれ並列に接続され
た２つの補償トランジスタ（Ｑ９、Ｑ１０）とを含む、
電圧制御キャパシタ。 - 【請求項２】 各基準キャパシタ（Ｃ１、Ｃ２）の第１
の端子がエミッタフォロワトランジスタ（Ｑ１、Ｑ２）
を介して関連した乗算器出力（Ｓ＋、Ｓ−）に接続さ
れ、各基準キャパシタの第２の端子が乗算器の関連した
入力端子（Ｖ２＋、Ｖ２−）に接続され、前記入力端子
は、電流源（Ｉ１）によってバイアスされるダイオード
（Ｄ１）を介して基準電圧（Ｖｒｅｆ）に接続される、
請求項１に記載の電圧制御キャパシタ。 - 【請求項３】 バイアストランジスタ（Ｑ７、Ｑ８）が
差動対として接続される、請求項２に記載の電圧制御キ
ャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9316032A FR2714775B1 (fr) | 1993-12-30 | 1993-12-30 | Capacité commandée en tension. |
| FR9316032 | 1993-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283652A true JPH07283652A (ja) | 1995-10-27 |
| JP3184723B2 JP3184723B2 (ja) | 2001-07-09 |
Family
ID=9454710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32687394A Expired - Fee Related JP3184723B2 (ja) | 1993-12-30 | 1994-12-28 | 電圧制御キャパシタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5510755A (ja) |
| EP (1) | EP0661806B1 (ja) |
| JP (1) | JP3184723B2 (ja) |
| DE (1) | DE69421260T2 (ja) |
| FR (1) | FR2714775B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0772289A1 (fr) * | 1995-10-31 | 1997-05-07 | Philips Composants Et Semiconducteurs | Dispositif, de type boucle à verrouillage de phase, pour la démodulation d'un signal modulé en fréquence |
| US5850163A (en) * | 1997-03-31 | 1998-12-15 | Sun Microsystems, Inc. | Active inductor oscillator with wide frequency range |
| GB2330711B (en) * | 1997-10-21 | 2000-06-28 | Lsi Logic Corp | Controllable reactance circuit for an integrated circuit |
| US6060956A (en) * | 1998-06-19 | 2000-05-09 | Nortel Networks Corporation | Variable capacitance circuit |
| JP2003141440A (ja) * | 2001-11-07 | 2003-05-16 | Texas Instr Japan Ltd | マルチプライヤ |
| WO2007148282A2 (en) * | 2006-06-21 | 2007-12-27 | Koninklijke Philips Electronics N.V. | Varicap replacing circuit for voltage controlled oscillators |
| JP6217904B2 (ja) * | 2013-06-11 | 2017-10-25 | セイコーエプソン株式会社 | 発振回路、振動デバイス、電子機器、移動体および振動デバイスの製造方法 |
| CN107332562B (zh) * | 2017-05-27 | 2020-12-15 | 烽火通信科技股份有限公司 | 信号采样电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3702405A (en) * | 1971-11-17 | 1972-11-07 | Us Air Force | Electronically variable capacitance |
| US4638265A (en) * | 1985-06-03 | 1987-01-20 | Motorola, Inc. | Balanced variable reactance circuit and method of producing the same |
| JPS623515A (ja) * | 1985-06-29 | 1987-01-09 | Nec Corp | 電圧制御型可変容量回路 |
| US5012201A (en) * | 1988-10-25 | 1991-04-30 | Matsushita Electric Industrial Co., Ltd. | Variable impedance circuit |
| US5166560A (en) * | 1991-08-02 | 1992-11-24 | Bell Communications Research, Inc. | Voltage-controlled variable capacitor |
-
1993
- 1993-12-30 FR FR9316032A patent/FR2714775B1/fr not_active Expired - Fee Related
-
1994
- 1994-12-28 US US08/365,465 patent/US5510755A/en not_active Expired - Lifetime
- 1994-12-28 JP JP32687394A patent/JP3184723B2/ja not_active Expired - Fee Related
- 1994-12-29 EP EP94410112A patent/EP0661806B1/fr not_active Expired - Lifetime
- 1994-12-29 DE DE69421260T patent/DE69421260T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3184723B2 (ja) | 2001-07-09 |
| FR2714775B1 (fr) | 1996-03-29 |
| EP0661806A1 (fr) | 1995-07-05 |
| US5510755A (en) | 1996-04-23 |
| EP0661806B1 (fr) | 1999-10-20 |
| FR2714775A1 (fr) | 1995-07-07 |
| DE69421260T2 (de) | 2000-02-24 |
| DE69421260D1 (de) | 1999-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| US4019118A (en) | Third harmonic signal generator | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| JPH04212070A (ja) | 入力電気信号のレベル測定回路 | |
| JPH0846483A (ja) | キャパシタンス増大用回路配置 | |
| JP3184723B2 (ja) | 電圧制御キャパシタ | |
| US6437631B2 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| JPH0447488B2 (ja) | ||
| US4513209A (en) | Level detector | |
| US20030110199A1 (en) | Multiplier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS585594B2 (ja) | 整流回路 | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPH0253961B2 (ja) | ||
| JPS624038B2 (ja) | ||
| JPH03190308A (ja) | トランスコンダクタンス増幅器 | |
| US5136254A (en) | FM demodulator circuit whose demodulation output is decreased in distortion | |
| JPS6315766B2 (ja) | ||
| JPS58171105A (ja) | 振幅変調器 | |
| JP3548127B2 (ja) | 低供給電圧アナログ乗算器 | |
| JP2674096B2 (ja) | 乗算回路 | |
| JPS6251077B2 (ja) | ||
| JPH0752810B2 (ja) | Ｆｍ直交復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980707 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |