JPS5854656A - 半導体装置のキヤツプ封着方法 - Google Patents
半導体装置のキヤツプ封着方法Info
- Publication number
- JPS5854656A JPS5854656A JP56154193A JP15419381A JPS5854656A JP S5854656 A JPS5854656 A JP S5854656A JP 56154193 A JP56154193 A JP 56154193A JP 15419381 A JP15419381 A JP 15419381A JP S5854656 A JPS5854656 A JP S5854656A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- substrate
- welding
- stem
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000007789 sealing Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 8
- 238000003466 welding Methods 0.000 claims abstract description 21
- 239000008188 pellet Substances 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 16
- 230000008018 melting Effects 0.000 abstract 1
- 238000002844 melting Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 15
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、罐ナース型半導体装置のキャップ封着方法
、特にキャップの溶接位置ずれ防止に関する゛ものであ
る。
、特にキャップの溶接位置ずれ防止に関する゛ものであ
る。
罐ケース型半導体装置は、一般に、第１図（＆＞ 。
（ｂ）に示すように、ステム基板１に、外部導出り一ド
２，３をガラス等の絶縁＄４ 、５を介して貫通植設し
、ＰＭ接合を形成済みの半導体ペレット６を、ステム基
板１上に半田付は固着し、ぺＣシト６上の６電、！Ｍと
外部導出リード２，３の各頂頭部２１ 、 ｓｌとの間
を、内部金属細線７．８にて接続し、こｎらの要部９を
気密封止するために、第２図に示すようなハツト状の金
属キャップ１０を被せて、プロジェクション溶接した構
造のものが多い。そこで金属キャップ１０をステム基板
ｌにプロジェクション溶接するためには、第３ＦＡに示
すように、グイとなるＦ型１１に逆さまに載置した金属
キャップ１０上に、ペレットマウント、内部配線済みの
ステム基板１２を対向した上型１３へ嵌着できるよう積
載して１バンチの役割２を果す上型１３で加圧しながら
、上型１３と下型１１間を通電するのであるが、次に述
べるような問題がある。
２，３をガラス等の絶縁＄４ 、５を介して貫通植設し
、ＰＭ接合を形成済みの半導体ペレット６を、ステム基
板１上に半田付は固着し、ぺＣシト６上の６電、！Ｍと
外部導出リード２，３の各頂頭部２１ 、 ｓｌとの間
を、内部金属細線７．８にて接続し、こｎらの要部９を
気密封止するために、第２図に示すようなハツト状の金
属キャップ１０を被せて、プロジェクション溶接した構
造のものが多い。そこで金属キャップ１０をステム基板
ｌにプロジェクション溶接するためには、第３ＦＡに示
すように、グイとなるＦ型１１に逆さまに載置した金属
キャップ１０上に、ペレットマウント、内部配線済みの
ステム基板１２を対向した上型１３へ嵌着できるよう積
載して１バンチの役割２を果す上型１３で加圧しながら
、上型１３と下型１１間を通電するのであるが、次に述
べるような問題がある。
すなわち、プロジェクション溶接作業中に、金属キャッ
プ１〇七ステム基板１２とが、所足位置からずれてしま
い、罐つ−ス型半導体装置が樹脂対重型半導体装置より
も気密封止性が（ｌｎでいるという長所を喪失してしま
う危険性が極めて大である。また金属キャップとステム
基板とのずれが生じると、当然のこ２ながら、外観不良
となり個個の半導体部品としての商品価値を低下させる
ことにもなる。
プ１〇七ステム基板１２とが、所足位置からずれてしま
い、罐つ−ス型半導体装置が樹脂対重型半導体装置より
も気密封止性が（ｌｎでいるという長所を喪失してしま
う危険性が極めて大である。また金属キャップとステム
基板とのずれが生じると、当然のこ２ながら、外観不良
となり個個の半導体部品としての商品価値を低下させる
ことにもなる。
この発明は、上記従、来の問題を解消するために提案す
るもので、罐ケース型半導体装置の金属キャップとステ
ム基板とを溶接時に、ステへ基板或いはキャップの少く
とも一つを可動ピンにて固定し、キャップを加圧通電溶
接させるようにすることを特徴としている。以下にこの
発明の実施例を紹介する。
るもので、罐ケース型半導体装置の金属キャップとステ
ム基板とを溶接時に、ステへ基板或いはキャップの少く
とも一つを可動ピンにて固定し、キャップを加圧通電溶
接させるようにすることを特徴としている。以下にこの
発明の実施例を紹介する。
第４図は、この発明の実施例となる罐ケース型半導体装
置のキャップ封着方法の基本原理を示し、１４ａ、１４
ｂ、１４ａ、１４ｄは従来と同様に製作したマウント配
線済みのステム基板１２を金属キャップＩＱ上に積載し
てよ型１３で加圧した後通電する際に、厳密°な位置決
めを行わせるために、ステム基板１２の四方の側壁ＩＪ
ｉ！ａ 、 １２ｂ 、 １２ｃ 、１ｇａを挾持させ
る可動ピンで、要するに溶接中に使用するので、絶縁性
及び耐熱性が良好なセラミックやテフロン等の材料を用
いる。これらの可動ピン１４ａ 、 １４ｂ 、 １４
ｃ 、 １４ｄは、第５図に示すように従来と同様なプ
ロジェクション溶接機のステム基板１２を嵌着する上型
１３に付設し、例□えば第６図に示すような板カム１５
の四角のカム面１５ａ、１５ｂ 、１５ｃ、１５ｄと夫
々当接している時が解放状態で、各々の支持アーム１６
ａ、１６ｂ。
置のキャップ封着方法の基本原理を示し、１４ａ、１４
ｂ、１４ａ、１４ｄは従来と同様に製作したマウント配
線済みのステム基板１２を金属キャップＩＱ上に積載し
てよ型１３で加圧した後通電する際に、厳密°な位置決
めを行わせるために、ステム基板１２の四方の側壁ＩＪ
ｉ！ａ 、 １２ｂ 、 １２ｃ 、１ｇａを挾持させ
る可動ピンで、要するに溶接中に使用するので、絶縁性
及び耐熱性が良好なセラミックやテフロン等の材料を用
いる。これらの可動ピン１４ａ 、 １４ｂ 、 １４
ｃ 、 １４ｄは、第５図に示すように従来と同様なプ
ロジェクション溶接機のステム基板１２を嵌着する上型
１３に付設し、例□えば第６図に示すような板カム１５
の四角のカム面１５ａ、１５ｂ 、１５ｃ、１５ｄと夫
々当接している時が解放状態で、各々の支持アーム１６
ａ、１６ｂ。
１６ｃ 、 １６ｄと接続バネ１７ａ、１７ｂ、１７ｃ
、１７ｄが作用して、板カム１５が回動して夫々のカム
面１５ａ、１５ｂ、１５ａ。
、１７ｄが作用して、板カム１５が回動して夫々のカム
面１５ａ、１５ｂ、１５ａ。
１５ｄと非接触となった時が、ステム基板１２を挾持す
る構造とすればよい。ここで第５図のプロジェクション
溶接機の概略構成を述べると、１８．１９は各々の上型
１３及び下型１１を取付する取付台、２ｏは電源部、２
１はシリンダ等の上下動駆動機構、２２はＪ―型１３が
上下動する際のガイドである。尚上述した以外のプロジ
ェクション溶接作業は、従来通りであるので、説明を省
略する。
る構造とすればよい。ここで第５図のプロジェクション
溶接機の概略構成を述べると、１８．１９は各々の上型
１３及び下型１１を取付する取付台、２ｏは電源部、２
１はシリンダ等の上下動駆動機構、２２はＪ―型１３が
上下動する際のガイドである。尚上述した以外のプロジ
ェクション溶接作業は、従来通りであるので、説明を省
略する。
上述したキャップ封着方法によると、次の理由により金
属キャップ位置ずれが完全に阻＋ｈされる。
属キャップ位置ずれが完全に阻＋ｈされる。
すなわち、金属キャップ１０をステム基板１２へ溶接し
て封止する時には、上型１３と下型１１との加圧通電に
より、第２図に示した金属キャップｌＯの溶接代である
７ランジ２３のリング状突起２３′が溶融ナゲツトとな
り液相化するので、その溶融ナゲツトの粘性と加圧衝撃
で、ステム基板１２が浮遊移動する結果ずれが生じると
考察されるが、可動ピン１４ａ、１４ｂ、１４ｃ、１４
ｄにより完全に位置決め固定されるので、位置ずれが阻
止されるのである。
て封止する時には、上型１３と下型１１との加圧通電に
より、第２図に示した金属キャップｌＯの溶接代である
７ランジ２３のリング状突起２３′が溶融ナゲツトとな
り液相化するので、その溶融ナゲツトの粘性と加圧衝撃
で、ステム基板１２が浮遊移動する結果ずれが生じると
考察されるが、可動ピン１４ａ、１４ｂ、１４ｃ、１４
ｄにより完全に位置決め固定されるので、位置ずれが阻
止されるのである。
しかもこのキャップ封着方法によると、半導体装置は、
ペレットよりの熱伝導特性を良好にするために、ステム
基板１や金属キャップ１０は、著しく熱伝導性がよい材
料を用いるが、そのため加圧通電してやる溶接時間は、
極度に短かくしかも大電流を流す必要に対して、確実に
適応する溶接代 １様にすることが可能である。つまり
、可動ピン１４ａ。
ペレットよりの熱伝導特性を良好にするために、ステム
基板１や金属キャップ１０は、著しく熱伝導性がよい材
料を用いるが、そのため加圧通電してやる溶接時間は、
極度に短かくしかも大電流を流す必要に対して、確実に
適応する溶接代 １様にすることが可能である。つまり
、可動ピン１４ａ。
１４ｂ、１４ｃ、１４ｄを用−るので、急激な加圧力を
加えても、大電流を流しても、溶融ナゲツトを安定状態
に保てるからである。またこのキャップ封着方法によれ
ば、溶接作業性を良くするために、上型１３や下型１１
のステム基板１２や金属キャップｌＯに対する嵌着寸法
精度を厳密仕上げする必要もなく、溶接装置の保守性も
向上する。
加えても、大電流を流しても、溶融ナゲツトを安定状態
に保てるからである。またこのキャップ封着方法によれ
ば、溶接作業性を良くするために、上型１３や下型１１
のステム基板１２や金属キャップｌＯに対する嵌着寸法
精度を厳密仕上げする必要もなく、溶接装置の保守性も
向上する。
尚、上記実施例は、口Ｉ ＶＪピンにてステム基板を固
定して溶接し封着する方法を示した場合であるが、この
発明では、勿論金属キャップを固定して封Ｓ−する場合
でも同様な作用効果が期待できるものである。
定して溶接し封着する方法を示した場合であるが、この
発明では、勿論金属キャップを固定して封Ｓ−する場合
でも同様な作用効果が期待できるものである。
この発明によると、キャップの位置ずれ防止が行え、キ
ャ６ノプの気密封止性が良くなり、鴫ケース型半導体装
置の信頼性向上が図れ、しかも溶接作業性や溶接装置の
保守性をも良好とする優れた諸効果を奏する。
ャ６ノプの気密封止性が良くなり、鴫ケース型半導体装
置の信頼性向上が図れ、しかも溶接作業性や溶接装置の
保守性をも良好とする優れた諸効果を奏する。
第１図（ａｌ 、 （ｂ）は罐ケース型半導体装置の封
止キャップなしのものの平面図及びｘ−ｘｍに切断した
断面図、第２図はそのキャップの断面図、第３図はキャ
ップ封着作業用の従来の溶接装置の概略側面図、第４図
〜第６図は、この発明の実施例に係る原理図、溶接装置
の概略側面図、及び酊動ピン駆動要部原理図である。 １０・・・・・・キャップ１ １２・・・・・・ステム基板・ Ｌ４ａ、１４ｂ、１４ｃ、１４ｄ ・−・・−可動ピン
。 第６図 第４図 第５−
止キャップなしのものの平面図及びｘ−ｘｍに切断した
断面図、第２図はそのキャップの断面図、第３図はキャ
ップ封着作業用の従来の溶接装置の概略側面図、第４図
〜第６図は、この発明の実施例に係る原理図、溶接装置
の概略側面図、及び酊動ピン駆動要部原理図である。 １０・・・・・・キャップ１ １２・・・・・・ステム基板・ Ｌ４ａ、１４ｂ、１４ｃ、１４ｄ ・−・・−可動ピン
。 第６図 第４図 第５−
Claims (1)
- ステム基板にペレットをマウントし、内部配線後、ステ
ム基板上のペレットを含む要部て、キャップを被せて溶
接するｔＩｉｉクース型半導体装置の製造に関して、キ
ャップ溶接時に、ステム基板或いはキャップの少くとも
−っを可動ビンにて固定し、キャップを加圧通電溶接さ
せるようにすることを特徴とする半導体装置のキャップ
封着方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154193A JPS5854656A (ja) | 1981-09-28 | 1981-09-28 | 半導体装置のキヤツプ封着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154193A JPS5854656A (ja) | 1981-09-28 | 1981-09-28 | 半導体装置のキヤツプ封着方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854656A true JPS5854656A (ja) | 1983-03-31 |
Family
ID=15578865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154193A Pending JPS5854656A (ja) | 1981-09-28 | 1981-09-28 | 半導体装置のキヤツプ封着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854656A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557149A (en) * | 1994-05-11 | 1996-09-17 | Chipscale, Inc. | Semiconductor fabrication with contact processing for wrap-around flange interface |
| US5727313A (en) * | 1992-05-11 | 1998-03-17 | Emerson Electric Co. | Method of manufacturing lid covers for containers and product |
-
1981
- 1981-09-28 JP JP56154193A patent/JPS5854656A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5727313A (en) * | 1992-05-11 | 1998-03-17 | Emerson Electric Co. | Method of manufacturing lid covers for containers and product |
| US5557149A (en) * | 1994-05-11 | 1996-09-17 | Chipscale, Inc. | Semiconductor fabrication with contact processing for wrap-around flange interface |
| US5656547A (en) * | 1994-05-11 | 1997-08-12 | Chipscale, Inc. | Method for making a leadless surface mounted device with wrap-around flange interface contacts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3902148A (en) | Semiconductor lead structure and assembly and method for fabricating same | |
| US3423638A (en) | Micromodular package with compression means holding contacts engaged | |
| JPH0245969A (ja) | 半導体装置の製造方法 | |
| KR20010014820A (ko) | 반도체소자의 실장방법 | |
| JPH0342700B2 (ja) | ||
| CN101211802B (zh) | 非流动、下装填方式的倒装片安装方法 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| CN101339933B (zh) | 半导体装置和半导体装置的制造方法 | |
| US20060081994A1 (en) | Assembly | |
| JPS5854656A (ja) | 半導体装置のキヤツプ封着方法 | |
| US3735208A (en) | Thermal fatigue lead-soldered semiconductor device | |
| JPS58143541A (ja) | 半導体装置 | |
| CN112605487A (zh) | 一种集成电路板电子元件自动焊接设备 | |
| JPS59198735A (ja) | シ−ム溶接法 | |
| JPS601837A (ja) | 半導体装置 | |
| JPS63240051A (ja) | セラミツクキヤツプ | |
| JP2685886B2 (ja) | 電子装置用ステム | |
| JPS57141933A (en) | Semiconductor device | |
| JPH0356057Y2 (ja) | ||
| JPS5961154A (ja) | 半導体装置 | |
| JPS6034468Y2 (ja) | 電気溶接機 | |
| KR950007011Y1 (ko) | 수지밀봉형 반도체장치 | |
| JPS60149152A (ja) | シ−ム溶接方法 | |
| JPH0251242A (ja) | 半導体装置組立方法 | |
| JPH0732230B2 (ja) | 半導体装置 |