JPS5853807B2 - クロツク折返しによる伝送方式 - Google Patents
クロツク折返しによる伝送方式Info
- Publication number
- JPS5853807B2 JPS5853807B2 JP51061105A JP6110576A JPS5853807B2 JP S5853807 B2 JPS5853807 B2 JP S5853807B2 JP 51061105 A JP51061105 A JP 51061105A JP 6110576 A JP6110576 A JP 6110576A JP S5853807 B2 JPS5853807 B2 JP S5853807B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- main device
- clock
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は同一局舎内の2つの装置間で同期クロックによ
りデータを高速伝送する場合の伝送方式%式% 従来、2つの装置間での同期クロックによるデータ伝送
は第1図に示すような方法で行なわれている。
りデータを高速伝送する場合の伝送方式%式% 従来、2つの装置間での同期クロックによるデータ伝送
は第1図に示すような方法で行なわれている。
第1図において主装置1と従属装置2間のケーブル送信
回路6、伝送ケーブル8およびケーブル受信回路7で構
成される装置間伝送路9の伝送遅延量をDとし、電源変
動経時変化および周囲条件等の使用条件による伝送遅延
バラツキを±dとし、以下従来技術の動作説明を行う。
回路6、伝送ケーブル8およびケーブル受信回路7で構
成される装置間伝送路9の伝送遅延量をDとし、電源変
動経時変化および周囲条件等の使用条件による伝送遅延
バラツキを±dとし、以下従来技術の動作説明を行う。
従属装置2から主装置1へ送るデータは主装置1のクロ
ック発生部3から装置間伝送路9を介して伝送されてき
た制御クロックのタイミングで送信レジスタ5から構成
される装置間伝送路9を介して主装置1の受信レジスタ
4に到達し、主装置1のクロック発生部3の制御クロッ
クで受信レジスタ4に取り込まれる。
ック発生部3から装置間伝送路9を介して伝送されてき
た制御クロックのタイミングで送信レジスタ5から構成
される装置間伝送路9を介して主装置1の受信レジスタ
4に到達し、主装置1のクロック発生部3の制御クロッ
クで受信レジスタ4に取り込まれる。
即ち、従属装置2から主装置1へ送られるデータの伝送
遅延量とそのバラツキは主装置1の制御クロックを基準
にした場合、主装置1から従属装置2へ伝送する制御ク
ロックの装置間伝送路9の伝送遅延量とそのバラツキD
±dおよび従属装置2から主装置1へ伝送されるデータ
の装置間伝送路9の伝送遅延量とそのバラツキD±dの
総和で(D±d)+(D±d)=2D±2dとなる。
遅延量とそのバラツキは主装置1の制御クロックを基準
にした場合、主装置1から従属装置2へ伝送する制御ク
ロックの装置間伝送路9の伝送遅延量とそのバラツキD
±dおよび従属装置2から主装置1へ伝送されるデータ
の装置間伝送路9の伝送遅延量とそのバラツキD±dの
総和で(D±d)+(D±d)=2D±2dとなる。
第2図は第1図の従来技術における主装置1の制御クロ
ックと受信レジスタ4の入力に到達したデータのタイミ
ング関係の一例を示し、主装置1の受信データは制御ク
ロックを基準fζした場合、2つの装置間伝送路9によ
る伝送遅延とそのバラツキによりハツチングで示した2
D±2dの範囲がデータネ確実領域となる。
ックと受信レジスタ4の入力に到達したデータのタイミ
ング関係の一例を示し、主装置1の受信データは制御ク
ロックを基準fζした場合、2つの装置間伝送路9によ
る伝送遅延とそのバラツキによりハツチングで示した2
D±2dの範囲がデータネ確実領域となる。
今第2図の如くデータの繰返し周期をT1とし、データ
の中心値を制御クロックの立上り点でデータを受信する
場合、第2図からデータを誤りなく受信するにはデータ
の繰返し周期をT1>2d+2d=4dとしなければな
らない。
の中心値を制御クロックの立上り点でデータを受信する
場合、第2図からデータを誤りなく受信するにはデータ
の繰返し周期をT1>2d+2d=4dとしなければな
らない。
このため装置間データ伝送速度を速くすることが出来ず
、伝送路を有効に使用出来ない欠点があり、データ伝送
速度をある程度に固定した場合、装置間が短距離に限定
される欠点があった。
、伝送路を有効に使用出来ない欠点があり、データ伝送
速度をある程度に固定した場合、装置間が短距離に限定
される欠点があった。
本発明の目的はこのような従来技術の欠点をなくし、同
一局舎内の比較的近い位置にある2つの装置間でのより
高速なテ;−タ伝送方式を提供するにある。
一局舎内の比較的近い位置にある2つの装置間でのより
高速なテ;−タ伝送方式を提供するにある。
本発明による伝送方式は従属装置から主装置へ制御クロ
ックを折返す伝送路を設け、主装置のデータ受信レジス
タは従属装置からくるデータを従属装置から折返えした
該制御クロックで受信することにより、データ伝送速度
を従来に比べてより高速にできるようにしたものである
。
ックを折返す伝送路を設け、主装置のデータ受信レジス
タは従属装置からくるデータを従属装置から折返えした
該制御クロックで受信することにより、データ伝送速度
を従来に比べてより高速にできるようにしたものである
。
以下図によって本発明のデータ伝送方式を適用した一実
施例の説明を行う。
施例の説明を行う。
第3図は本発明の一実施例である通信装置の構成を示す
ものである。
ものである。
第4図は本発明の詳細な説明するための制御クロックと
受信レジスタの入力データのタイミング図の一例を示す
ものである。
受信レジスタの入力データのタイミング図の一例を示す
ものである。
第3図において通信制御装置10は制御クロックを作成
するクロック発生部20、データを受信する受信レジス
タ21を有し、多重化装置12は送出データをバッファ
リングする送信レジスタ22を有し、通信制御装置10
と多重化装置12間はケーブル送信回路23、伝送ケー
ブル11およびケーブル受信回路24により構成される
装置間伝送路25によって接続されている。
するクロック発生部20、データを受信する受信レジス
タ21を有し、多重化装置12は送出データをバッファ
リングする送信レジスタ22を有し、通信制御装置10
と多重化装置12間はケーブル送信回路23、伝送ケー
ブル11およびケーブル受信回路24により構成される
装置間伝送路25によって接続されている。
以下第3図、第4図により本発明を適用したデータ伝送
方式の一実施例の動作説明を行なう。
方式の一実施例の動作説明を行なう。
第3図において多重化装置12は通信制御装置10のク
ロック発生部20からケーブル送信回路23、伝送ケー
ブル11およびケーブル受信回路24で構成される装置
間伝送路25を介して送られてくる制御クロックに同期
して動作をし、多重化装置12から通信制御装置1oに
送られるデータは通信制御装置10から送られてくる該
制御クロックのタイミングで送信レジスタ22から構成
される装置間伝送路25を介して通信制御装置10の受
信レジスタ21に到達し、多重化装置12から装置間伝
送路25を介して通信制御装置10に折返えした制御ク
ロックにより受信レジスタ21に取り込まれる。
ロック発生部20からケーブル送信回路23、伝送ケー
ブル11およびケーブル受信回路24で構成される装置
間伝送路25を介して送られてくる制御クロックに同期
して動作をし、多重化装置12から通信制御装置1oに
送られるデータは通信制御装置10から送られてくる該
制御クロックのタイミングで送信レジスタ22から構成
される装置間伝送路25を介して通信制御装置10の受
信レジスタ21に到達し、多重化装置12から装置間伝
送路25を介して通信制御装置10に折返えした制御ク
ロックにより受信レジスタ21に取り込まれる。
以上のように多重装置12から通信制御装置10ヘデー
タと制御クロックが2つの装置間伝送路25によって伝
送される。
タと制御クロックが2つの装置間伝送路25によって伝
送される。
今装置間伝送路25の伝送遅延量りをとし、電源変動経
時変化、周囲条件等の使用条件による伝送遅延バラツキ
を±dとした場合、同一伝送ケーブルで同一使用条件に
おいて2つの装置間伝送路25の伝送遅延量は相殺され
、伝送遅延バラツキも半分以上が相殺される。
時変化、周囲条件等の使用条件による伝送遅延バラツキ
を±dとした場合、同一伝送ケーブルで同一使用条件に
おいて2つの装置間伝送路25の伝送遅延量は相殺され
、伝送遅延バラツキも半分以上が相殺される。
第4図は伝送遅延バラツキが半分相殺された場合を示し
、第4図の如くデータの繰返し周期をT2とし、データ
の中心値を制御クロックの立上りで受信する場合、デー
タを誤りなく受信するにはデータの繰返し周期は 即ち、前記した従来技術のデータの繰返し周期T1>4
dに比べ本発明によるデータの繰返し周期は百以下とな
り、装置間伝送速度は2倍以上にできる。
、第4図の如くデータの繰返し周期をT2とし、データ
の中心値を制御クロックの立上りで受信する場合、デー
タを誤りなく受信するにはデータの繰返し周期は 即ち、前記した従来技術のデータの繰返し周期T1>4
dに比べ本発明によるデータの繰返し周期は百以下とな
り、装置間伝送速度は2倍以上にできる。
以上述べたように本発明の伝送方式は、従来技術に比べ
2つの装置間のデータ伝送速度が2倍以上となる効果が
あり、伝送路をより有効に使用出来る利点がある。
2つの装置間のデータ伝送速度が2倍以上となる効果が
あり、伝送路をより有効に使用出来る利点がある。
またデータ伝送速度をある速度に固定した場合2つの装
置間の伝送距離は従来技術fこ比べはるかに長く延すこ
とができる利点を有する。
置間の伝送距離は従来技術fこ比べはるかに長く延すこ
とができる利点を有する。
第1図は従来技術を説明する構成図、第2図は従来技術
におけるデータ伝送速度を説明するタイミング図、第3
図は本発明の一実施例である通信装置の構成図、第4図
は本発明の一実施例であるタイミング図である。 10・・・・・・通信制御装置、11・・・・・・伝送
ケーブル、12・・・・・・多重化装置、20・・・・
・・クロック発生部、21・・・・・・受信レジスタ、
22・・・・・・送信レジスタ、23・・・・・・ケー
ブル送信回路、24・・・・・・ケーブル受信回路、 25・・・・・・装置間伝送路。
におけるデータ伝送速度を説明するタイミング図、第3
図は本発明の一実施例である通信装置の構成図、第4図
は本発明の一実施例であるタイミング図である。 10・・・・・・通信制御装置、11・・・・・・伝送
ケーブル、12・・・・・・多重化装置、20・・・・
・・クロック発生部、21・・・・・・受信レジスタ、
22・・・・・・送信レジスタ、23・・・・・・ケー
ブル送信回路、24・・・・・・ケーブル受信回路、 25・・・・・・装置間伝送路。
Claims (1)
- 1 主装置と同一局舎内において主装置に同期して従属
的に動作する1つの従属装置において、主装置内に設置
したクロック発生手段から従属装置へ伝送された制御ク
ロックを従属装置から主装置へ折返す伝送路を設け、従
属装置から主装置へ前記伝送路を含むケーブルを介して
伝送されてくるデータを従属装置から主装置へ折返した
該制御クロックによって主装置が高速で受信するように
したことを特徴とするクロックを折返しによる伝送方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51061105A JPS5853807B2 (ja) | 1976-05-28 | 1976-05-28 | クロツク折返しによる伝送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51061105A JPS5853807B2 (ja) | 1976-05-28 | 1976-05-28 | クロツク折返しによる伝送方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS52144909A JPS52144909A (en) | 1977-12-02 |
JPS5853807B2 true JPS5853807B2 (ja) | 1983-12-01 |
Family
ID=13161456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51061105A Expired JPS5853807B2 (ja) | 1976-05-28 | 1976-05-28 | クロツク折返しによる伝送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5853807B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55165945U (ja) * | 1979-05-18 | 1980-11-28 | ||
JPS574630A (en) * | 1980-06-12 | 1982-01-11 | Fujitsu Ltd | Series data synchronizing system |
JPS62112230U (ja) * | 1986-01-07 | 1987-07-17 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4830810A (ja) * | 1971-08-23 | 1973-04-23 | ||
JPS5171016A (en) * | 1974-12-17 | 1976-06-19 | Nippon Shisutemu Kogyo Kk | Kanjodeetamoniokeru shingodensohoshiki |
-
1976
- 1976-05-28 JP JP51061105A patent/JPS5853807B2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4830810A (ja) * | 1971-08-23 | 1973-04-23 | ||
JPS5171016A (en) * | 1974-12-17 | 1976-06-19 | Nippon Shisutemu Kogyo Kk | Kanjodeetamoniokeru shingodensohoshiki |
Also Published As
Publication number | Publication date |
---|---|
JPS52144909A (en) | 1977-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5546023A (en) | Daisy chained clock distribution scheme | |
US5220660A (en) | Parallel data processing apparatus with signal skew compensation | |
JPS5924578B2 (ja) | デ−タ伝送区間のル−プ試験装置 | |
JPS5853807B2 (ja) | クロツク折返しによる伝送方式 | |
JP3409739B2 (ja) | 自動スキュー調整装置 | |
US6775339B1 (en) | Circuit design for high-speed digital communication | |
JPH0142177B2 (ja) | ||
JP3434615B2 (ja) | 信号伝送システム及び伝送装置 | |
JP2511551B2 (ja) | 共通バス制御方式 | |
KR0146531B1 (ko) | 반도체 메모리장치 | |
JPS63147253A (ja) | 装置間データ転送方式 | |
JPS5746550A (en) | Synchronizing system for data transmission between devices | |
SU987830A1 (ru) | Устройство дл передачи и приема информации | |
JPH07141055A (ja) | 信号伝送方法および装置 | |
SU571007A1 (ru) | Система передачи информации | |
JPS59111445A (ja) | デ−タ伝送方式 | |
SU1118998A1 (ru) | Устройство дл сопр жени с линией св зи | |
SU805383A1 (ru) | Устройство дл передачи импульсныхСигНАлОВ | |
SU1172047A1 (ru) | Устройство дл передачи и приема цифровых сигналов | |
KR930001379Y1 (ko) | 데이타 전송시스템 | |
SU1118999A1 (ru) | Устройство дл сопр жени информационно-вычислительной системы с мультиплексным последовательным каналом | |
JPS6411980B2 (ja) | ||
JPH01288128A (ja) | 双方向データ転送制御方法 | |
JPS6129026B2 (ja) | ||
JPS60108954A (ja) | デ−タ選択転送方式 |