JPS5852349B2 - バケット・ブリゲ−ド・デイバイス - Google Patents
バケット・ブリゲ−ド・デイバイスInfo
- Publication number
- JPS5852349B2 JPS5852349B2 JP2215675A JP2215675A JPS5852349B2 JP S5852349 B2 JPS5852349 B2 JP S5852349B2 JP 2215675 A JP2215675 A JP 2215675A JP 2215675 A JP2215675 A JP 2215675A JP S5852349 B2 JPS5852349 B2 JP S5852349B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- electrode
- island
- brigade device
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明はパケット・ブリゲート・ディバイスに関する
もので、特に改良されたパケット・ブリゲート・ディバ
イスに関する。
もので、特に改良されたパケット・ブリゲート・ディバ
イスに関する。
パケット・ブリゲート・ディバイスすなわちBBD(B
ucket−Brigade Device)はCCD
(Charge Coupled Device)など
とともに電荷転送素子と呼ばれている。
ucket−Brigade Device)はCCD
(Charge Coupled Device)など
とともに電荷転送素子と呼ばれている。
第1図は従来のBBDの構造断面図である。
n型シリコン基板のものについて述べると、一連のp型
の島(island)2が複数個並んでn型の基板1中
に形成される。
の島(island)2が複数個並んでn型の基板1中
に形成される。
前記p型の島2とこの島2に挾まれた基板1のチャネル
部11との表面に薄い酸化シリコン層3(厚さ〜100
0λ)が形成される。
部11との表面に薄い酸化シリコン層3(厚さ〜100
0λ)が形成される。
この酸化層3の上面に前記島2のそれぞれにオーバラッ
プするように複数個の電極4が例えばアルミニウムから
形成される。
プするように複数個の電極4が例えばアルミニウムから
形成される。
この複数個の電極4は奇数番目の電極4oと偶数番目の
電極4eとに分けて接続され、前記奇数番目電極4oお
よび偶数番目電極4eに(1それぞれ逆位相のクロック
信号の1およびΦ2が与えられる。
電極4eとに分けて接続され、前記奇数番目電極4oお
よび偶数番目電極4eに(1それぞれ逆位相のクロック
信号の1およびΦ2が与えられる。
なお、図示はしないがp型島2の第1番目および最後に
はそれぞれ入力端子および出力端子として導出されるべ
き接触部が形成される。
はそれぞれ入力端子および出力端子として導出されるべ
き接触部が形成される。
このようなシリコンと金属との接触部はこの素子におい
て他のどこにも形成されない。
て他のどこにも形成されない。
電荷転送を段階的に追うと以下のごとくである。
もし、信号Φ、が十分に負であるならば、奇数番目の電
極4oはその下にあるチャネル部11にp型チャネルを
形成する。
極4oはその下にあるチャネル部11にp型チャネルを
形成する。
また、奇数番目の電極40にオーバラップされたp型島
2oはそのオーバラップによる大容量のため負の方に強
制される。
2oはそのオーバラップによる大容量のため負の方に強
制される。
同時に、信号Φ2は正であって、偶数番目の電極4eは
残る(電極4eにオーバラップされた)p型島2eを正
電位に強制する。
残る(電極4eにオーバラップされた)p型島2eを正
電位に強制する。
このとき、より正のp型島2eはちょうど絶縁ゲート電
界効果トランジスタのソースとしての機能を果たし、よ
り負のp型島2oはドレインとしての機能を果す。
界効果トランジスタのソースとしての機能を果たし、よ
り負のp型島2oはドレインとしての機能を果す。
従ってソースから前記p型チャネルを介してドレインま
でホールが移動して、ソースの電位が下がり、ドレイン
の電位が上がる。
でホールが移動して、ソースの電位が下がり、ドレイン
の電位が上がる。
このようにして電荷が移動する。
つぎに信号の、およびΦ2が逆転すれば、前記ソースお
よびドレインの役割が逆になる。
よびドレインの役割が逆になる。
このときも前述と同様に電荷が出力側に1段階だけ移動
する。
する。
以上のように、入力側から電荷が注入されると、第1番
目のp型島2に流れ込み、その後信号Φ1およびΦ2の
逆転に応じて、1段階ずつ出力側へ転送される。
目のp型島2に流れ込み、その後信号Φ1およびΦ2の
逆転に応じて、1段階ずつ出力側へ転送される。
以上のようなりBDにおいて転送電荷量が大きい程、転
送効率が高く、高周波での動作においては転送電荷量を
増大させることが必要不可欠である。
送効率が高く、高周波での動作においては転送電荷量を
増大させることが必要不可欠である。
また、転送電荷量はp型チャネル(n型チャネル)の場
合、p型島(n型島)とアルミニウムから成る電極(前
記電極4)とのオーバラップ部分の容量で決定される。
合、p型島(n型島)とアルミニウムから成る電極(前
記電極4)とのオーバラップ部分の容量で決定される。
そのために、第1図に示すような構造のBBDにおいて
は、転送電荷量を増大するためには面積を大きくする必
要があり、応じて集積度が低下するという問題点に遭遇
する。
は、転送電荷量を増大するためには面積を大きくする必
要があり、応じて集積度が低下するという問題点に遭遇
する。
それゆえに、この発明の主たる目的は、集積度を低下さ
せずに転送効率を向上させたパケット・ブリゲート・デ
ィバイスを提供することである。
せずに転送効率を向上させたパケット・ブリゲート・デ
ィバイスを提供することである。
この発明のその他の目的および特徴は図面を参照して行
なう以下の詳細な説明かな一層明らかとなろう。
なう以下の詳細な説明かな一層明らかとなろう。
第2図はこの発明の一実施例のBBDの構造断面図であ
る。
る。
第1図と同一または類似の部分は同様の参照符号で示す
。
。
第1の導電形式を有する半導体基板とじてのたとえばn
型基板1には底面および底面からの立上り面を有する凹
窩部が複数個並んで周知のエツチング技術により形成さ
れる。
型基板1には底面および底面からの立上り面を有する凹
窩部が複数個並んで周知のエツチング技術により形成さ
れる。
この凹窩部に第2の導電形式を有するたとえばp型島2
が図のように拡散形成される。
が図のように拡散形成される。
従って、p型島2は前記凹窩部の端縁部から底面まで沿
って形成され、p型島2に挾まれた部分はチャネル部1
1となる。
って形成され、p型島2に挾まれた部分はチャネル部1
1となる。
前記p型島2とチャネル部11の表面は薄い酸化シリコ
ン層3で覆われる。
ン層3で覆われる。
この絶縁層としての酸化層3の表面に前記島2のそれぞ
れおよび前記チャネル部11のそれぞれにオーバラップ
するように複数個の電極4が配設される。
れおよび前記チャネル部11のそれぞれにオーバラップ
するように複数個の電極4が配設される。
この電極4は、図のように、前記凹窩部に相似する形状
を威し、底面部、立上り部、およびさらに上面にのびる
上面部を有する。
を威し、底面部、立上り部、およびさらに上面にのびる
上面部を有する。
その他の構成は第1図の場合と同様である。
第2図に示すこの発明のBBDは第1図のBBDと同様
の段階を経て電荷転送が行なわれる。
の段階を経て電荷転送が行なわれる。
しかしながら、注目すべきは後述のように転送電荷量が
増大していることである。
増大していることである。
第2図は第1図と同様の尺度で示されているとすれば、
同一の集積度である。
同一の集積度である。
しかしながら、第2図において、p型島2および電極4
にはそれぞれ立上り部分を有するため、それらの面積は
その分だけ大きくなっていることが容易に理解されよう
。
にはそれぞれ立上り部分を有するため、それらの面積は
その分だけ大きくなっていることが容易に理解されよう
。
従って、p型島2と電極4とのオーバラップ部分の大き
さで規定される容量が大きくなり、応じて転送電荷量が
増大する。
さで規定される容量が大きくなり、応じて転送電荷量が
増大する。
なお、第2図に示す凹窩部の形状は任意であり、前述の
実施例以外に断面のこぎり状、正弦波状、その他が考え
られ、また1つの島に対して複数個設けられてもよい。
実施例以外に断面のこぎり状、正弦波状、その他が考え
られ、また1つの島に対して複数個設けられてもよい。
、さらに、前述の実施例は特に電極面積による効果が大
きいBBDについて述べたが、同様の思想は3相駆動の
CCDにも適用できる。
きいBBDについて述べたが、同様の思想は3相駆動の
CCDにも適用できる。
以上のごとく、この発明によれば、半導体基板に形成さ
れた凹窩部の底面から立上り面に沿って島、絶縁層およ
び電極のそれぞれ延びる状態となるので、容品と各電極
とのオーバラップ面積を大きくすることができ、集積度
を低下させることなく転送電荷量を増大させ、応じて転
送率の高いパケット・ブリゲート・ディバイスが得られ
る。
れた凹窩部の底面から立上り面に沿って島、絶縁層およ
び電極のそれぞれ延びる状態となるので、容品と各電極
とのオーバラップ面積を大きくすることができ、集積度
を低下させることなく転送電荷量を増大させ、応じて転
送率の高いパケット・ブリゲート・ディバイスが得られ
る。
第1図は従来のBBDの構造断面図である。
第2図はこの発明の一実施例のBBDの構造断面図であ
る。 図において、1はn型シリコン基板、2はp型島、3は
酸化シリコン層、4はアルミニウム電極である。
る。 図において、1はn型シリコン基板、2はp型島、3は
酸化シリコン層、4はアルミニウム電極である。
Claims (1)
- 【特許請求の範囲】 1 第1の導電形式を有する半導体基板の表面に第2の
導電形式を有する島が複数個並んで形成され、その上に
絶縁層が形成され、さらにその上に複数個の電極がそれ
ぞれ前記容品および各島間に形成されるチャネル部とオ
ーバラップするように設けられた、パケット・ブリゲー
ト・ディバイスにおいて、 前記半導体基板には、凹窩部が複数個並んで形成され、 前記島、前記絶縁層および前記電極のそれぞれは、前記
凹窩部の底面から立上り面に沿って形成され、それによ
って、 前記容品と前記各電極とのオーバラップ面積を大きくし
、容量を増大させたことを特徴とする、パケット・ブリ
ゲート・ディバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2215675A JPS5852349B2 (ja) | 1975-02-20 | 1975-02-20 | バケット・ブリゲ−ド・デイバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2215675A JPS5852349B2 (ja) | 1975-02-20 | 1975-02-20 | バケット・ブリゲ−ド・デイバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5196292A JPS5196292A (ja) | 1976-08-24 |
JPS5852349B2 true JPS5852349B2 (ja) | 1983-11-22 |
Family
ID=12074970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2215675A Expired JPS5852349B2 (ja) | 1975-02-20 | 1975-02-20 | バケット・ブリゲ−ド・デイバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5852349B2 (ja) |
-
1975
- 1975-02-20 JP JP2215675A patent/JPS5852349B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5196292A (ja) | 1976-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63296278A (ja) | Mos半導体装置 | |
KR930009089A (ko) | 반도체 메모리 장치 및 그의 제조 방법 | |
US3796928A (en) | Semiconductor shift register | |
JPS61198676A (ja) | 半導体集積回路装置 | |
JP2001257316A (ja) | 半導体装置 | |
JPS5852349B2 (ja) | バケット・ブリゲ−ド・デイバイス | |
JPH02216871A (ja) | パワーmosfet | |
JPS63310172A (ja) | 電荷転送装置 | |
JPH0251279A (ja) | 縦型電界効果トランジスタ | |
JPS5849641Y2 (ja) | 電荷結合素子 | |
US4811063A (en) | JMOS transistor utilizing polysilicon sinks | |
JP2917720B2 (ja) | 縦型電界効果トランジスタ | |
JP3152290B2 (ja) | 容量素子を含む半導体装置の製造方法 | |
JPH02184026A (ja) | 半導体装置の形成方法 | |
JPH03155659A (ja) | 半導体装置 | |
JPH05206485A (ja) | ダイオードブリッジ装置 | |
JPS5815271A (ja) | 電荷結合素子 | |
JPH02272772A (ja) | 半導体装置 | |
JPS63185040A (ja) | 半導体装置 | |
JPH0330439A (ja) | 電荷転送素子およびその製造方法 | |
JPS63177546A (ja) | 半導体装置 | |
JPH03291945A (ja) | 電荷転送素子およびその製造方法 | |
JPS5823484A (ja) | 半導体装置 | |
JPH04267346A (ja) | 電荷結合素子及びその製造方法並びに駆動方法 | |
JPH03177029A (ja) | 半導体装置 |