JPS5852349B2 - バケット・ブリゲ−ド・デイバイス - Google Patents

Description

【発明の詳細な説明】 この発明はパケット・ブリゲート・ディバイスに関する
もので、特に改良されたパケット・ブリゲート・ディバ
イスに関する。

パケット・ブリゲート・ディバイスすなわちＢＢＤ（Ｂ
ｕｃｋｅｔ−Ｂｒｉｇａｄｅ Ｄｅｖｉｃｅ）はＣＣＤ
（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）など
とともに電荷転送素子と呼ばれている。

第１図は従来のＢＢＤの構造断面図である。

ｎ型シリコン基板のものについて述べると、一連のｐ型
の島（ｉｓｌａｎｄ）２が複数個並んでｎ型の基板１中
に形成される。

前記ｐ型の島２とこの島２に挾まれた基板１のチャネル
部１１との表面に薄い酸化シリコン層３（厚さ〜１００
０λ）が形成される。

この酸化層３の上面に前記島２のそれぞれにオーバラッ
プするように複数個の電極４が例えばアルミニウムから
形成される。

この複数個の電極４は奇数番目の電極４ｏと偶数番目の
電極４ｅとに分けて接続され、前記奇数番目電極４ｏお
よび偶数番目電極４ｅに（１それぞれ逆位相のクロック
信号の１およびΦ２が与えられる。

なお、図示はしないがｐ型島２の第１番目および最後に
はそれぞれ入力端子および出力端子として導出されるべ
き接触部が形成される。

このようなシリコンと金属との接触部はこの素子におい
て他のどこにも形成されない。

電荷転送を段階的に追うと以下のごとくである。

もし、信号Φ、が十分に負であるならば、奇数番目の電
極４ｏはその下にあるチャネル部１１にｐ型チャネルを
形成する。

また、奇数番目の電極４０にオーバラップされたｐ型島
２ｏはそのオーバラップによる大容量のため負の方に強
制される。

同時に、信号Φ２は正であって、偶数番目の電極４ｅは
残る（電極４ｅにオーバラップされた）ｐ型島２ｅを正
電位に強制する。

このとき、より正のｐ型島２ｅはちょうど絶縁ゲート電
界効果トランジスタのソースとしての機能を果たし、よ
り負のｐ型島２ｏはドレインとしての機能を果す。

従ってソースから前記ｐ型チャネルを介してドレインま
でホールが移動して、ソースの電位が下がり、ドレイン
の電位が上がる。

このようにして電荷が移動する。

つぎに信号の、およびΦ２が逆転すれば、前記ソースお
よびドレインの役割が逆になる。

このときも前述と同様に電荷が出力側に１段階だけ移動
する。

以上のように、入力側から電荷が注入されると、第１番
目のｐ型島２に流れ込み、その後信号Φ１およびΦ２の
逆転に応じて、１段階ずつ出力側へ転送される。

以上のようなりＢＤにおいて転送電荷量が大きい程、転
送効率が高く、高周波での動作においては転送電荷量を
増大させることが必要不可欠である。

また、転送電荷量はｐ型チャネル（ｎ型チャネル）の場
合、ｐ型島（ｎ型島）とアルミニウムから成る電極（前
記電極４）とのオーバラップ部分の容量で決定される。

そのために、第１図に示すような構造のＢＢＤにおいて
は、転送電荷量を増大するためには面積を大きくする必
要があり、応じて集積度が低下するという問題点に遭遇
する。

それゆえに、この発明の主たる目的は、集積度を低下さ
せずに転送効率を向上させたパケット・ブリゲート・デ
ィバイスを提供することである。

この発明のその他の目的および特徴は図面を参照して行
なう以下の詳細な説明かな一層明らかとなろう。

第２図はこの発明の一実施例のＢＢＤの構造断面図であ
る。

第１図と同一または類似の部分は同様の参照符号で示す
。

第１の導電形式を有する半導体基板とじてのたとえばｎ
型基板１には底面および底面からの立上り面を有する凹
窩部が複数個並んで周知のエツチング技術により形成さ
れる。

この凹窩部に第２の導電形式を有するたとえばｐ型島２
が図のように拡散形成される。

従って、ｐ型島２は前記凹窩部の端縁部から底面まで沿
って形成され、ｐ型島２に挾まれた部分はチャネル部１
１となる。

前記ｐ型島２とチャネル部１１の表面は薄い酸化シリコ
ン層３で覆われる。

この絶縁層としての酸化層３の表面に前記島２のそれぞ
れおよび前記チャネル部１１のそれぞれにオーバラップ
するように複数個の電極４が配設される。

この電極４は、図のように、前記凹窩部に相似する形状
を威し、底面部、立上り部、およびさらに上面にのびる
上面部を有する。

その他の構成は第１図の場合と同様である。

第２図に示すこの発明のＢＢＤは第１図のＢＢＤと同様
の段階を経て電荷転送が行なわれる。

しかしながら、注目すべきは後述のように転送電荷量が
増大していることである。

第２図は第１図と同様の尺度で示されているとすれば、
同一の集積度である。

しかしながら、第２図において、ｐ型島２および電極４
にはそれぞれ立上り部分を有するため、それらの面積は
その分だけ大きくなっていることが容易に理解されよう
。

従って、ｐ型島２と電極４とのオーバラップ部分の大き
さで規定される容量が大きくなり、応じて転送電荷量が
増大する。

なお、第２図に示す凹窩部の形状は任意であり、前述の
実施例以外に断面のこぎり状、正弦波状、その他が考え
られ、また１つの島に対して複数個設けられてもよい。

、さらに、前述の実施例は特に電極面積による効果が大
きいＢＢＤについて述べたが、同様の思想は３相駆動の
ＣＣＤにも適用できる。

以上のごとく、この発明によれば、半導体基板に形成さ
れた凹窩部の底面から立上り面に沿って島、絶縁層およ
び電極のそれぞれ延びる状態となるので、容品と各電極
とのオーバラップ面積を大きくすることができ、集積度
を低下させることなく転送電荷量を増大させ、応じて転
送率の高いパケット・ブリゲート・ディバイスが得られ
る。

【図面の簡単な説明】

第１図は従来のＢＢＤの構造断面図である。 第２図はこの発明の一実施例のＢＢＤの構造断面図であ
る。 図において、１はｎ型シリコン基板、２はｐ型島、３は
酸化シリコン層、４はアルミニウム電極である。

Claims (1)

1. 【特許請求の範囲】 １ 第１の導電形式を有する半導体基板の表面に第２の
   導電形式を有する島が複数個並んで形成され、その上に
   絶縁層が形成され、さらにその上に複数個の電極がそれ
   ぞれ前記容品および各島間に形成されるチャネル部とオ
   ーバラップするように設けられた、パケット・ブリゲー
   ト・ディバイスにおいて、 前記半導体基板には、凹窩部が複数個並んで形成され、 前記島、前記絶縁層および前記電極のそれぞれは、前記
   凹窩部の底面から立上り面に沿って形成され、それによ
   って、 前記容品と前記各電極とのオーバラップ面積を大きくし
   、容量を増大させたことを特徴とする、パケット・ブリ
   ゲート・ディバイス。