JPS5850381B2 - ステツプコントロ−ル方式 - Google Patents
ステツプコントロ−ル方式Info
- Publication number
- JPS5850381B2 JPS5850381B2 JP53071799A JP7179978A JPS5850381B2 JP S5850381 B2 JPS5850381 B2 JP S5850381B2 JP 53071799 A JP53071799 A JP 53071799A JP 7179978 A JP7179978 A JP 7179978A JP S5850381 B2 JPS5850381 B2 JP S5850381B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- step control
- instruction
- executed
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
この発明は電子計算機において、モニタプログラムの制
御下で実行されるユーザプログラムのステップコントロ
ール方式に関する。
御下で実行されるユーザプログラムのステップコントロ
ール方式に関する。
従来のこの種ステップコントロール方式は、ステップコ
ントロール用割込みを制御するための専用のハードウェ
アを設け;ステップコントロール割込みのセット/リセ
ットをプログラムで行なえるようにして、ステップモー
ドとなった際ソフトウェアおよびハードウェア双方のコ
ントロールにより処理を実行していた。
ントロール用割込みを制御するための専用のハードウェ
アを設け;ステップコントロール割込みのセット/リセ
ットをプログラムで行なえるようにして、ステップモー
ドとなった際ソフトウェアおよびハードウェア双方のコ
ントロールにより処理を実行していた。
従って従来ではハードウェアが複雑化し、かつコスト高
になる等の欠点を有していた。
になる等の欠点を有していた。
この発明は上記実情に鑑みなされたもので、モニタ制御
のもとにユーザプログラムのステップ実行およびモニタ
リングを簡単なハードウェア構成により実現することの
できるステップコントロール方式を提供することを目的
とする。
のもとにユーザプログラムのステップ実行およびモニタ
リングを簡単なハードウェア構成により実現することの
できるステップコントロール方式を提供することを目的
とする。
以下図面を参照してこの発明の一実施例を説明する。
第1図はマイクロプロセッサのこの発明に関係する部分
をブロック化して示すもので、図中、1は複数レベルの
割込要求I RQ 1・・・を受付ける割込受付部、2
は割込マスク部、3は割込制御部、4は命令実行制御部
、5はメモリ制御部である。
をブロック化して示すもので、図中、1は複数レベルの
割込要求I RQ 1・・・を受付ける割込受付部、2
は割込マスク部、3は割込制御部、4は命令実行制御部
、5はメモリ制御部である。
また6はプログラム情報が格納された主メモリ、IRは
割込信号、IRPは割込許可信号である。
割込信号、IRPは割込許可信号である。
而してここでは割込要求の一つ、例えばレベル5(Le
vel 5 )がステップコントロールに割当てられる
ものとし、その要求は常にセットされる。
vel 5 )がステップコントロールに割当てられる
ものとし、その要求は常にセットされる。
すなわち上記割込受付部1のレベル5の受付入力端には
ハードウェア的に常時tt 、 ppレベルの信号(割
込要求)が与えられる。
ハードウェア的に常時tt 、 ppレベルの信号(割
込要求)が与えられる。
また第2図はこの発明の一実施ψりを説明するためのメ
モリ番地上のフローを示すもので、図中、MON−Pは
モニタ(モニタプログラム)、USE−Pはユーザプロ
グラム、SPCはモニタが管理しているスレーブプログ
ラムカウンタ、EIは割込可能命令、SSRはモニタ内
のステップサービスルーチンである。
モリ番地上のフローを示すもので、図中、MON−Pは
モニタ(モニタプログラム)、USE−Pはユーザプロ
グラム、SPCはモニタが管理しているスレーブプログ
ラムカウンタ、EIは割込可能命令、SSRはモニタ内
のステップサービスルーチンである。
ここで作用を述べると、オペレータが図示しないコンソ
ール部の所定スイッチ操作またはタイプインメツセージ
等により、ステップ実行を指定すると、モニタMON−
P内のステップサービスルーチンSSRに制御が移され
、ユーザプログラムUSE−P実行のための内部レジス
タはセイブ(待避)される。
ール部の所定スイッチ操作またはタイプインメツセージ
等により、ステップ実行を指定すると、モニタMON−
P内のステップサービスルーチンSSRに制御が移され
、ユーザプログラムUSE−P実行のための内部レジス
タはセイブ(待避)される。
これによりスレーブプログラムカウンタSPCに指定さ
れる命令を所定のキー例えばリターンキーを操作する度
にシングルステップ実行するモードとなるものである。
れる命令を所定のキー例えばリターンキーを操作する度
にシングルステップ実行するモードとなるものである。
すなわちリターンキーが操作されることにより、5PC
−i番地にある命令をセイブし、その5PC−i番地に
割込可能命令EIを代入する。
−i番地にある命令をセイブし、その5PC−i番地に
割込可能命令EIを代入する。
次に割込マスク部2のステップコントロールに割当てら
れているレベル5割込マスクをリセットし、モニタ用内
部レジスタをセイブし、更にユーザプログラム用内部レ
ジスタをロードしてからs p c −i番地にジャン
プする。
れているレベル5割込マスクをリセットし、モニタ用内
部レジスタをセイブし、更にユーザプログラム用内部レ
ジスタをロードしてからs p c −i番地にジャン
プする。
而して命令実行制御部4により割込可能命令EI実行後
、スレーブプログラムカウンタSPCの指定番地の命令
(被実行命令)を実行すると、命令実行制御部4から割
込制御部3へ割込許可信号IRPが送られて、割込許可
状態となり、これによりレベル5割込みが発生し、ステ
ップサービスルーチンSSRに戻る。
、スレーブプログラムカウンタSPCの指定番地の命令
(被実行命令)を実行すると、命令実行制御部4から割
込制御部3へ割込許可信号IRPが送られて、割込許可
状態となり、これによりレベル5割込みが発生し、ステ
ップサービスルーチンSSRに戻る。
この際オペレータの選択により他の割込みが許可されて
いる場合にはレベル5より高い割込処理が先に実行され
てから戻る。
いる場合にはレベル5より高い割込処理が先に実行され
てから戻る。
またこれら低いレベルの割込みは実行されない。
而してステップサービスルーチンSSRに戻ると、ユー
ザプログラム用内部レジスタをセイブし、モニタ用内部
レジスタをロードしてから、5PC−i番地の内容をも
とに戻し、種種のレジスタ、特定メモリの内容を表示し
、スレーブプログラムカウンタSPCを更新する。
ザプログラム用内部レジスタをセイブし、モニタ用内部
レジスタをロードしてから、5PC−i番地の内容をも
とに戻し、種種のレジスタ、特定メモリの内容を表示し
、スレーブプログラムカウンタSPCを更新する。
而して再びリターンキーを操作することにより、上記し
た動作が繰返し実行される。
た動作が繰返し実行される。
このステップ実行モードから通常の実行モードに戻す際
はオペレータが所定のスイッチ操作またはタイプインメ
ツセージによりそのモードの切換えを指示することによ
り、ステップ実行モードから通常の実行モードに移され
る。
はオペレータが所定のスイッチ操作またはタイプインメ
ツセージによりそのモードの切換えを指示することによ
り、ステップ実行モードから通常の実行モードに移され
る。
上記したようなステップコントロール方式を採用するこ
とにより、ハードウェア的には、割込受付部1の一つの
割込要求を例えばプルアンプ抵抗等によりtt 、 n
レベルとし、割込要求を常にセット状態としておけばよ
く、従ってハードウェアは著しく簡素化される。
とにより、ハードウェア的には、割込受付部1の一つの
割込要求を例えばプルアンプ抵抗等によりtt 、 n
レベルとし、割込要求を常にセット状態としておけばよ
く、従ってハードウェアは著しく簡素化される。
一方、ソフトウェア的には、割込マスクの処理および割
込可能命令EIの処理が増えるのみであり、ステップ数
も殆ど増加させることなく実現できる。
込可能命令EIの処理が増えるのみであり、ステップ数
も殆ど増加させることなく実現できる。
以上詳記したようにこの発明によれば、モニタ制御のも
とに実行されるユーザプログラムのステップコントロー
ル方式に於いて、ユーザプログラムのステップ実行およ
びモニタリング等を簡単なハードウェア構成により実現
できるステップコントロール方式が提供できる。
とに実行されるユーザプログラムのステップコントロー
ル方式に於いて、ユーザプログラムのステップ実行およ
びモニタリング等を簡単なハードウェア構成により実現
できるステップコントロール方式が提供できる。
図はこの発明の一実施例を説明するためのもので、第1
図はマイクロプロセッサのこの発明に関係する部分をブ
ロック化して示す図、第2図は実施例の動作を説明する
ためのメモリ番地上の要部フローを示す図である。 1・・・・・・割込受付部、2・・・・・・割込マスク
部、3・・・・・・割込制御部、4・・・・・命令実行
制御部、5・・・・・・メモリ制御部、MON−P・・
・・・・モニタ、USE−P・・・・・・ユーザプログ
ラム、SSR・・・・・・ステップサービスルーチン、
SPC・・・・・・スレーブプログラムカウンタ、EI
・・・・・割込可能命令。
図はマイクロプロセッサのこの発明に関係する部分をブ
ロック化して示す図、第2図は実施例の動作を説明する
ためのメモリ番地上の要部フローを示す図である。 1・・・・・・割込受付部、2・・・・・・割込マスク
部、3・・・・・・割込制御部、4・・・・・命令実行
制御部、5・・・・・・メモリ制御部、MON−P・・
・・・・モニタ、USE−P・・・・・・ユーザプログ
ラム、SSR・・・・・・ステップサービスルーチン、
SPC・・・・・・スレーブプログラムカウンタ、EI
・・・・・割込可能命令。
Claims (1)
- 1 モニタプログラムの制御下で実行されるユーザプロ
グラムのステップコントロール方式に於いて、複数レベ
ルの割込受付部および各割込レベル毎の割込マスク部と
割込可能命令を実行した後の次の命令実行後、割込許可
状態となる機能とを有する処理装置を用い、この処理装
置の割込受付部にステップコントロール割込に割当てら
れる一つの割込要求を常にセント状態とする手段を設け
、モニタプログラムのステップコントロールルーチンに
於いてステップ処理を実行すべきユーザ命令の1番地手
前の内容を待避して当該番地に割込可能命令を代入し、
ステップコントロール割込ニ該当する割込マスクをリセ
ットした後、上記割込可能命令が代入された番地にジャ
ンプして割込可能命令および次番地のステップ実行すべ
きユーザ命令を実行し、このステップ実行すべきユーザ
命令実行後の割込で再びステップコントロールルーチン
に戻して上記待避した内容をもとの番地に戻すことによ
りステップコントロール処理を実行することを特徴とし
たステップコントロール方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53071799A JPS5850381B2 (ja) | 1978-06-14 | 1978-06-14 | ステツプコントロ−ル方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53071799A JPS5850381B2 (ja) | 1978-06-14 | 1978-06-14 | ステツプコントロ−ル方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54162942A JPS54162942A (en) | 1979-12-25 |
JPS5850381B2 true JPS5850381B2 (ja) | 1983-11-10 |
Family
ID=13470961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53071799A Expired JPS5850381B2 (ja) | 1978-06-14 | 1978-06-14 | ステツプコントロ−ル方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5850381B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5130962B2 (ja) * | 2008-03-10 | 2013-01-30 | 富士通株式会社 | デバッグ支援装置 |
-
1978
- 1978-06-14 JP JP53071799A patent/JPS5850381B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS54162942A (en) | 1979-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010978B1 (ko) | 개선된 입·출력 인터럽트 제어를 가지는 가상 컴퓨터 시스템 | |
JPH02267634A (ja) | 割込み処理装置 | |
JP2001265609A (ja) | 演算処理装置 | |
US4095268A (en) | System for stopping and restarting the operation of a data processor | |
EP0013740A1 (en) | Data processing apparatus having a system reset capability | |
EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
JPS5850381B2 (ja) | ステツプコントロ−ル方式 | |
JPS5925258B2 (ja) | プロセツサ制御システム | |
JPS5935451B2 (ja) | 汎用レジスタ・アクセス方式 | |
EP0306042B1 (en) | Microprocessor vectored interrupts | |
JPH0264740A (ja) | マイクロプロセッサ | |
JPS6120900B2 (ja) | ||
JP2695773B2 (ja) | マルチcpu制御方式 | |
JP2580962B2 (ja) | 集合パネル装置 | |
JP3085308B2 (ja) | 処理情報管理システム | |
JPH04235604A (ja) | プログラマブルコントローラ | |
JPH07182261A (ja) | 情報処理装置 | |
JPH05224894A (ja) | オペレーティングシステムの切替え方式 | |
JP2975094B2 (ja) | I/o装置の制御装置 | |
JP3270040B2 (ja) | バス制御方式 | |
JPH0431625Y2 (ja) | ||
JPH0378067A (ja) | 周辺装置制御方式 | |
JPH03225551A (ja) | 入出力装置アクセス制御方式 | |
JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
JPH0136126B2 (ja) |