JPS5850046A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS5850046A JPS5850046A JP14743881A JP14743881A JPS5850046A JP S5850046 A JPS5850046 A JP S5850046A JP 14743881 A JP14743881 A JP 14743881A JP 14743881 A JP14743881 A JP 14743881A JP S5850046 A JPS5850046 A JP S5850046A
- Authority
- JP
- Japan
- Prior art keywords
- maintenance
- panel
- command
- control memory
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、制御記憶と、命令コードの実行または割シ込
み処理等ｐ通常の命令実行のための上記制御記憶のアド
レスを発生する第１の制御記憶アドレス発生回ｄｙを有
する演算処理装置を備えたマイクロプログラム制御式の
情報処理装置に関し。
み処理等ｐ通常の命令実行のための上記制御記憶のアド
レスを発生する第１の制御記憶アドレス発生回ｄｙを有
する演算処理装置を備えたマイクロプログラム制御式の
情報処理装置に関し。
特に保守パネルを設け、該保守パネルから上記演算処理
装置に対して保守あるいは診断のためのデータの書き込
みまたは読み出しを制御するようにした情報処理装置に
関する。
装置に対して保守あるいは診断のためのデータの書き込
みまたは読み出しを制御するようにした情報処理装置に
関する。
一般に、この種の情報処理装置には、保守２診断あるい
は装置開発時の検査の為に保守パネルが設妙られている
。
は装置開発時の検査の為に保守パネルが設妙られている
。
従来、上述のごとき情報処理装置においては。
保守パネルは論理回路部を有しておシ、この論理回路部
の動作のみによって保守−母ネルの保守あるいは診断の
だめのデータの上記演算処理装置側への書き込みあるい
は上記演算処理装置側からの読み出しを制御していた。
の動作のみによって保守−母ネルの保守あるいは診断の
だめのデータの上記演算処理装置側への書き込みあるい
は上記演算処理装置側からの読み出しを制御していた。
即ち、従来の情報処理装置では、該演算処理装置内の制
御記憶は上述した通常の命令実行のためのマイクロプロ
グラムのみが格納され、保守あるいは診断の入めのプロ
グラムはオペレータ操作によって上記論理回路部におい
て実行されていた。
御記憶は上述した通常の命令実行のためのマイクロプロ
グラムのみが格納され、保守あるいは診断の入めのプロ
グラムはオペレータ操作によって上記論理回路部におい
て実行されていた。
ところが、情報処理装置の大規模化９機能の゛高度化に
伴い保守／母ネルの受は持つべき機能が複−軸化してき
ている。このような状況下で、従来通シ保守あるいは診
断機能を保守／ｆネルの論理回路部の動作のみによって
実現しようとすると、その機能の複雑化に対応して論理
回路部が大きくなる。
伴い保守／母ネルの受は持つべき機能が複−軸化してき
ている。このような状況下で、従来通シ保守あるいは診
断機能を保守／ｆネルの論理回路部の動作のみによって
実現しようとすると、その機能の複雑化に対応して論理
回路部が大きくなる。
そして論理回路部が大きくなると部品点数が増加して信
頼性が低下したシ、消費電力が大きくなったシ、設置場
所を大きくとったシ、さらにはコストアップになるなど
種々の欠点が生じることになる。
頼性が低下したシ、消費電力が大きくなったシ、設置場
所を大きくとったシ、さらにはコストアップになるなど
種々の欠点が生じることになる。
本発明の目的は、保守／ｆネルの論理回路部に保守ある
いは診断用の第２の制御記憶アドレス発生回路を設け、
保守パネルよシ与えられる保守ある一ムルーチンの開始
番地を得て、演算処理装置を該番地ヘブーンチさせ演算
処理装置に前記保守あるいは診断用マイクロプログラム
ルーチンを実行さ診断機能が実現される情報処理装置を
提供することにある。
いは診断用の第２の制御記憶アドレス発生回路を設け、
保守パネルよシ与えられる保守ある一ムルーチンの開始
番地を得て、演算処理装置を該番地ヘブーンチさせ演算
処理装置に前記保守あるいは診断用マイクロプログラム
ルーチンを実行さ診断機能が実現される情報処理装置を
提供することにある。
本発明によれば、制御記憶と、命令コードの実行または
割シ込み処理等の通常の命令実行のための上記制御記憶
のアドレスを発生する第１の制御記憶アドレス発生Ｗｍ
’ｌを有する演算処理装置を備えた情報処理装置におい
て、保守あるいは診断のためのコマンドを受けるコマン
ドレジスタと。
割シ込み処理等の通常の命令実行のための上記制御記憶
のアドレスを発生する第１の制御記憶アドレス発生Ｗｍ
’ｌを有する演算処理装置を備えた情報処理装置におい
て、保守あるいは診断のためのコマンドを受けるコマン
ドレジスタと。
該コマンドレジスタに格納された上記コマンドがら上記
制御記憶内に設けられた保守あるいは診断用マイクロゾ
ログラムルーチンの開始番地を発生する第２の制御記憶
アドレス発生回路とを、上記演算処理装置とは別個に設
けられた論理回路部に設けるとともに、上記第１及び第
２の制御記憶アドレス発生回路の発生するアドレスのう
ちいずれか一方を選択し°て上記制御記憶に与える制御
記憶アドレスセレクタを、上記演算処理装置に設け。
制御記憶内に設けられた保守あるいは診断用マイクロゾ
ログラムルーチンの開始番地を発生する第２の制御記憶
アドレス発生回路とを、上記演算処理装置とは別個に設
けられた論理回路部に設けるとともに、上記第１及び第
２の制御記憶アドレス発生回路の発生するアドレスのう
ちいずれか一方を選択し°て上記制御記憶に与える制御
記憶アドレスセレクタを、上記演算処理装置に設け。
上記コマンドが上記論理回路部の上記コマンドレジスタ
に格納されると、上記演算処理装置は、上記制御記憶ア
ドレスセレクタが上記第２の制御記憶アドレス発生回路
の発生するアドレスを選択することによって、上記制御
記憶内の上記保守あるいは診断用マイクロプログラムル
ーチンを実行することを特徴とする情報処理装置が得ら
れる。
に格納されると、上記演算処理装置は、上記制御記憶ア
ドレスセレクタが上記第２の制御記憶アドレス発生回路
の発生するアドレスを選択することによって、上記制御
記憶内の上記保守あるいは診断用マイクロプログラムル
ーチンを実行することを特徴とする情報処理装置が得ら
れる。
次に本発明の実施例について図面を参照して説明する。
□
第１図は本発明を実施した情報処理装置のブロック図で
ある。１は保守／４′ネルの操作・表示部であり、２は
保守パネルの論理回路部であシ、３は演算処理装置であ
シ、４は主記憶装置であシ、５は入出力チャネル装置を
示す。
ある。１は保守／４′ネルの操作・表示部であり、２は
保守パネルの論理回路部であシ、３は演算処理装置であ
シ、４は主記憶装置であシ、５は入出力チャネル装置を
示す。
保守パネルの操作・表示部１には２表示装置１０１と、
制御スイッチ１０２と、保守・診断用コマンドスイッチ
１０３と、７′＝タスイツチ１０４とが、設けられてい
る。
制御スイッチ１０２と、保守・診断用コマンドスイッチ
１０３と、７′＝タスイツチ１０４とが、設けられてい
る。
保守パネルの論理回路部２には９表示データを保持する
表示レジスタ２０１と、保守・診断用パネルコマントヲ
一時記憶スる／母ネルコマンドレジスタ２０４と、パネ
ルデータを一時記憶するパネルデータレジスタ２０５と
、 ／４？ネルコマンドレジスタ２０４の内容まタハパ
ネルデータレジスタ２０５の内容を選択して□演算処理
装置３に送る／やネルデータセレクタ２０６゛と、パネ
ルコマンドレジスタ２０４の内容から保守・診断用□マ
イクロプログラムルーチンの開始番地を発生する保守・
診断用制御記憶アドレス発生回路２０２と、パネル制御
スイッチ１０２によシ起動されパネル論理回路部全体特
にアドレス発生回路２０２．セレ゛クタ２０６、および
演算処理装置内のタイミング制御回路３０３を制御する
パネル論理回路部タイミング制御回路２０３と力；、設
けられている〇演算処理装置３には、上述した通常の命
令実行のため°の制御記憶アドレス発生回路３０１と、
この制御記憶アドレス発生回路３０１よシ与えられる、
制御記憶アドレスまたは保守・診断用制御記憶アドレス
発生回路２０２よシ、与えられる制御記憶アドレスを選
択する制御記憶アドレスセレクタ３０２と、タイミング
制御回路３０３を、通常の命令実行および保守・診断コ
マンドの実行の両方に用いられる制御記憶３０４と、制
御記憶出力レジスタ３０５とが、設けられている。
表示レジスタ２０１と、保守・診断用パネルコマントヲ
一時記憶スる／母ネルコマンドレジスタ２０４と、パネ
ルデータを一時記憶するパネルデータレジスタ２０５と
、 ／４？ネルコマンドレジスタ２０４の内容まタハパ
ネルデータレジスタ２０５の内容を選択して□演算処理
装置３に送る／やネルデータセレクタ２０６゛と、パネ
ルコマンドレジスタ２０４の内容から保守・診断用□マ
イクロプログラムルーチンの開始番地を発生する保守・
診断用制御記憶アドレス発生回路２０２と、パネル制御
スイッチ１０２によシ起動されパネル論理回路部全体特
にアドレス発生回路２０２．セレ゛クタ２０６、および
演算処理装置内のタイミング制御回路３０３を制御する
パネル論理回路部タイミング制御回路２０３と力；、設
けられている〇演算処理装置３には、上述した通常の命
令実行のため°の制御記憶アドレス発生回路３０１と、
この制御記憶アドレス発生回路３０１よシ与えられる、
制御記憶アドレスまたは保守・診断用制御記憶アドレス
発生回路２０２よシ、与えられる制御記憶アドレスを選
択する制御記憶アドレスセレクタ３０２と、タイミング
制御回路３０３を、通常の命令実行および保守・診断コ
マンドの実行の両方に用いられる制御記憶３０４と、制
御記憶出力レジスタ３０５とが、設けられている。
以下動作を詳細に説明する。先ず、／母ネルコマンドス
イッチ１０３に保守・診断のためのコマンドを設定し、
もしそのコマンドが書き込みタイプのコマンドで書き込
みデータを必要とすればパネルデータスイッチ１０４に
パネルデータを設定し。
イッチ１０３に保守・診断のためのコマンドを設定し、
もしそのコマンドが書き込みタイプのコマンドで書き込
みデータを必要とすればパネルデータスイッチ１０４に
パネルデータを設定し。
制御スイッチ１０２によシ起動信号をタイミング制御回
路２０３に送る。前記起動信号を受信したタイミング制
御回路２０３は、制御記憶アドレス発生回路２０２に対
してパネルコマンドレジスタ２０４の内容から対応する
制御記憶３０４内の保守・診断用ルーチンの開始アドレ
スの発生を指示（図示せず）シ、該アドレスが発生され
ると演算タイミング制御回路３０３を介して指示しつつ
。
路２０３に送る。前記起動信号を受信したタイミング制
御回路２０３は、制御記憶アドレス発生回路２０２に対
してパネルコマンドレジスタ２０４の内容から対応する
制御記憶３０４内の保守・診断用ルーチンの開始アドレ
スの発生を指示（図示せず）シ、該アドレスが発生され
ると演算タイミング制御回路３０３を介して指示しつつ
。
タイミング制御回路３０３に対して上記のように指定さ
れた制御記憶アドレスからマイクロ命令の実行を指示す
る。もし、コマンドが書き込みタイプのコマンドであれ
ば、パネルデータセレクタ２０６ａ、タイミング制御回
路２０３の指示（図示せず）に応じて適切なタイミング
でパネルコマンドレジスタ２０４から／やネルデータレ
ジスタ２０５へ切シ換えるのは特に説明をするまでもな
い。
れた制御記憶アドレスからマイクロ命令の実行を指示す
る。もし、コマンドが書き込みタイプのコマンドであれ
ば、パネルデータセレクタ２０６ａ、タイミング制御回
路２０３の指示（図示せず）に応じて適切なタイミング
でパネルコマンドレジスタ２０４から／やネルデータレ
ジスタ２０５へ切シ換えるのは特に説明をするまでもな
い。
このようにして、演算処理装置において、パネルから設
定された保守・診断コマンドが制御記憶内の保守・診断
用マイクロプログラムルーチンを使用して実施される。
定された保守・診断コマンドが制御記憶内の保守・診断
用マイクロプログラムルーチンを使用して実施される。
もしコマンドが読出しタイプのコマンドであれば最後に
パネル論理回路部の中の表示レジスタ２０１に取シ込ま
れＡ’ネル操作・表示部の表示装置１０１によって表示
される。
パネル論理回路部の中の表示レジスタ２０１に取シ込ま
れＡ’ネル操作・表示部の表示装置１０１によって表示
される。
また上記に述べたようなパネルコマンドの実行において
、保守・診断ルーチン自身の中に通常の命令実行に使用
される共通ルーチンが存在してもよいし、また１つのパ
ネルコマンドの実行の為に複数の保守・診断ルーチンが
縦続的に使用されてもよい。
、保守・診断ルーチン自身の中に通常の命令実行に使用
される共通ルーチンが存在してもよいし、また１つのパ
ネルコマンドの実行の為に複数の保守・診断ルーチンが
縦続的に使用されてもよい。
本発明は以上説明したように、保守パネルから設定され
た保守・診断用コマンドの実行において。
た保守・診断用コマンドの実行において。
パネル論理回路部に設けた第２の制御記憶アドレス発生
回路によシ該コマンドに対応する制御記憶内の保守ある
いは診断用マイクロプログラムルーチンの開始番地を得
、前記ルーチンを演算処理装置が実行するようにしたこ
とによシ、／母ネル論理回路部の部品点数を増大させる
ことなく信頼性を維持し、かつパネル論理回路部の電力
消費と実装スペースを増大させることなく、コストを低
く抑えて、複雑なパネル機能を実現することができる。
回路によシ該コマンドに対応する制御記憶内の保守ある
いは診断用マイクロプログラムルーチンの開始番地を得
、前記ルーチンを演算処理装置が実行するようにしたこ
とによシ、／母ネル論理回路部の部品点数を増大させる
ことなく信頼性を維持し、かつパネル論理回路部の電力
消費と実装スペースを増大させることなく、コストを低
く抑えて、複雑なパネル機能を実現することができる。
第１図は本発明の一実施例を示したブロック図である。
１・・・保守パネル操作・表示部、１ｏ１・・・表示装
置、１０２・・・制御スイッチ、１ｏ３・・・／母ネル
コマンドスイッチ、１ｏ４・・・パネルデータスイッチ
。 ２・・・パネル論理回路部、２ｏ１・・・表示レジスタ
。 ２０２・・・保守・診断用制御記憶アドレス発生回路。 ２０３・・・パネル論理回路部タイミング制御回路。 ２０４・・・パネルコマンドレジスタ、２ｏ５・・・パ
ネルデータレジスタ、２０６・・・パネルデータセレク
タ、３・・・演算処理装置、 ３０１ 可制御記憶アド
レス発生回路、 ３０２−制御記憶アドレスセレクタ。 ３０３・・・タイミング制御回路、３ｏ４・・・制御記
憶。 ３０５・・・制御記憶出力レジスタ、４・・・主記憶装
置。 ５・・・入出力チャネル装置。
置、１０２・・・制御スイッチ、１ｏ３・・・／母ネル
コマンドスイッチ、１ｏ４・・・パネルデータスイッチ
。 ２・・・パネル論理回路部、２ｏ１・・・表示レジスタ
。 ２０２・・・保守・診断用制御記憶アドレス発生回路。 ２０３・・・パネル論理回路部タイミング制御回路。 ２０４・・・パネルコマンドレジスタ、２ｏ５・・・パ
ネルデータレジスタ、２０６・・・パネルデータセレク
タ、３・・・演算処理装置、 ３０１ 可制御記憶アド
レス発生回路、 ３０２−制御記憶アドレスセレクタ。 ３０３・・・タイミング制御回路、３ｏ４・・・制御記
憶。 ３０５・・・制御記憶出力レジスタ、４・・・主記憶装
置。 ５・・・入出力チャネル装置。
Claims (1)
- １、 制御記憶と、命令コードの実行または割ル込み処
理等Ｏ通常の命令実行のための上記制御記憶のアドレス
を発生する第１の制御記憶アドレス発生回路ｌを有する
演算処理装置を備えた情報処理装置において、保守ある
いは診断のだめのコマンドを受けるコマンドレジスタと
、該コマンドレジスタに格納された上記コマンドから上
記制御記憶内に設けられた保守あるいは診断用マイクロ
プログラムルーチンの開始番地を発生する第２の制御記
憶アドレス発生回路とを、上記演算処理装置とは別個に
設けられた論理回路部に設けるとともに、上記第１及び
第２の制御記憶アドレス発生回路の発生するアドレスの
うちいずれか一方を選択して上記制御記憶に与える制御
記憶アドレスセレクタを、上記演算処理装置に設け、上
記コマンドが上記論理回路部の上記コマンドレジスタに
格納されると、上記演算処理装置は、上記制御記憶アド
レスセレクタが上記第２の制御記憶アドレス発生回路の
発生するアドレスを選択することによって、上記制御記
憶内の上記保守あるいは診断用マイクロゾロダラムルー
チンを実行すること全特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14743881A JPS5850046A (ja) | 1981-09-18 | 1981-09-18 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14743881A JPS5850046A (ja) | 1981-09-18 | 1981-09-18 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5850046A true JPS5850046A (ja) | 1983-03-24 |
Family
ID=15430332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14743881A Pending JPS5850046A (ja) | 1981-09-18 | 1981-09-18 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027337A (en) * | 1986-03-28 | 1991-06-25 | Csk Corporation | Optical recording medium and tracking method therefor |
-
1981
- 1981-09-18 JP JP14743881A patent/JPS5850046A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027337A (en) * | 1986-03-28 | 1991-06-25 | Csk Corporation | Optical recording medium and tracking method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237858B2 (ja) | 演算装置 | |
| US4764866A (en) | Data processing system with pre-decoding of op codes | |
| JPS5850046A (ja) | 情報処理装置 | |
| JP2918019B2 (ja) | シングルチップマイクロプロセッサのテスト回路 | |
| JPH0218729B2 (ja) | ||
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JP2754700B2 (ja) | Ｉ／ｏ装置 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JP2797674B2 (ja) | 初期設定方式 | |
| JPS62109137A (ja) | デ−タ処理システム | |
| JPH04140852A (ja) | 情報処理装置の診断方式 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPH04274520A (ja) | マイクロプログラム制御装置 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JPH0812600B2 (ja) | 並列データ処理制御方法 | |
| JPH04232536A (ja) | 診断制御システム | |
| JPS5839343A (ja) | 複数システムの初動装置 | |
| JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
| JPH0384639A (ja) | 情報処理装置用自己診断装置 | |
| JPH03129532A (ja) | マイクロシーケンス回路 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS59167764A (ja) | メモリアクセス方式 | |
| JPH04106634A (ja) | マイクロトレース制御方式 | |
| JPH07160496A (ja) | 制御記憶切替システム |